包含铁电存储器及用于访问铁电存储器的设备及方法与流程

本申请案涉及包含铁电存储器及用于刷新铁电存储器的设备及方法。

背景技术：

存储器装置广泛用于在例如计算机、无线通信装置、照相机、数字显示器及类似者的各种电子装置中存储信息。通过编程存储器装置的不同状态来存储信息。举例来说，二进制设备具有两种状态，通常由逻辑“1”或逻辑“0”表示。在其它系统中，可存储两种以上的状态。为访问存储的信息，电子装置可读取或感测存储器装置中的存储状态。为存储信息，电子装置可在存储器装置中写入或编程状态。

存在各种类型的存储器装置，其包含随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁ram(mram)、电阻ram(rram)、闪存及其它。存储器装置可为易失性的或非易失性的。即使在没有外部电力源的情况下，非易失性存储器(例如闪存)也可长时间存储数据。易失性存储器装置(例如dram)可能随时间丢失其存储状态，除非其被外部电力源周期性地刷新。二进制存储器装置可例如包含充电或放电电容器。然而，充电电容器可能随时间通过泄漏电流放电，从而导致存储信息的丢失。易失性存储器的某些特征可提供例如更快读取或写入速度的性能优势，而非易失性存储器的特征(例如在没有周期性刷新的情况下存储数据的能力)可能是有利的。

feram可使用与易失性存储器类似的装置架构，但是由于使用铁电电容器作为存储装置，因此可具有非易失性性质。因此，与其它非易失性及易失性存储器装置相比，feram装置可具有改进的性能。然而，希望改进feram装置的操作。举例来说，可能希望在存储器单元感测期间具有对温度改变及各个裸片特性稳健的改进的自参考电压电平，以用于feram装置的操作。

技术实现要素：

一方面，本申请案提供一种设备，其包括：字线；第一存储器单元，其耦合到第一数字线并且经配置以响应于处于活跃状态的所述字线而将第一数据存储在所述第一数字线上；及第二存储器单元，其耦合到第二数字线并且经配置以响应于处于所述活跃状态的所述字线而将第二数据存储在所述第二数字线上，其中在刷新操作中，所述第一数字线耦合到第一电力电势，并且所述第二数字线耦合到第二电力电势。

另一方面，本申请案提供一种方法，其包括：响应于处于活跃状态的字线而将第一数据存储在第一存储器单元中的第一数字线上，所述第一存储器单元耦合到所述第一数字线；以及响应于处于所述活跃状态的所述字线而将第二数据存储在第二存储器单元中的第二数字线上，所述第二存储器单元耦合到所述第二数字线，其中在刷新操作中，所述第一数字线耦合到第一电力电势，并且所述第二数字线耦合到第二电力电势。

另一方面，本申请案提供一种设备，其包括：第一数字线，其经配置以提供第一信号；第一开关，其耦合在所述第一数字线与第一电力电势之间，并且经配置以响应于参考模式中处于活跃状态的控制信号而将所述第一数字线耦合到所述第一电力电势；第二数字线，其经配置以提供第二信号；第二开关，其耦合在所述第二数字线与第二电力电势之间，并且经配置以响应于所述参考模式中处于所述活跃状态的所述控制信号而将所述第二数字线耦合到所述第二电力电势；字线，其经配置以在刷新操作中提供处于活跃状态的第三信号；第一存储器单元，其包含：第一电容器；及第三开关，其耦合在所述第一数字线与所述第一电容器之间，并且经配置以响应于所述第三信号而将所述第一数字线耦合到所述第一电容器；第二存储器单元，其包含：第二电容器；及第四开关，其耦合在所述第二数字线与所述第二电容器之间，并且经配置以响应于所述第三信号而将所述第二数字线耦合到所述第二电容器；感测放大器，其包含第一感测节点及第二感测节点，并且经配置以参考所述第二感测节点的参考电压来感测具有第一逻辑电平的所述第一感测节点的电压，并且进一步经配置以将具有所述第一逻辑电平的放大电压提供到所述第一感测节点，并且将具有与所述第一逻辑电平相反的第二逻辑电平的放大电压提供到所述第二感测节点；第一隔离开关，其经配置以将所述第一数字线耦合到所述第二感测节点；及第二隔离开关，其经配置以将所述第二数字线耦合到所述第二感测节点。

另一方面，本申请案提供一种存储器刷新方法，其包括：将第一信号提供到第一数字线；将第二信号提供到第二数字线；通过在所述活跃状态下提供处于活跃状态的控制信号来激活所述第一数字线与所述第一电力电势之间的第一开关，以耦合所述第一数字线及所述第一电力电势；通过提供处于所述活跃状态的所述控制信号来激活所述第二数字线与所述第二电力电势之间的第二开关，以耦合所述第二数字线及所述第二电力电势；在刷新操作中将第三信号提供到第一字线；当第一存储器单元处于参考模式时，响应于所述第三信号，激活所述第一数字线与所述第一存储器单元中的第一电容器之间的所述第一存储器单元中的第三开关，以将所述第一数字线耦合到所述第一电容器；当第二存储器单元处于参考模式时，响应于所述第三信号，激活所述第二数字线与所述第二存储器单元中的第二电容器之间的所述第二存储器单元中的第四开关，以将所述第二数字线耦合到所述第二电容器；及激活第一隔离开关及第二隔离开关，其中所述第一隔离开关经配置以将所述第一数字线耦合到感测放大器的参考感测节点，并且其中所述第二隔离开关经配置以将所述第二数字线耦合到所述感测放大器的所述参考感测节点。

附图说明

图1a是根据本发明的实施例的在读取操作期间包含一列存储器单元及感测放大器的实例电路的示意图。

图1b及1c是根据本发明的实施例的通过图1a中的实例电路在读取操作期间的各种信号的时序图。

图2是根据本发明的实施例的感测放大器的示意图。

图3a是根据本发明的实施例的在一个数字线中的刷新操作期间包含所述列存储器单元及感测放大器的实例电路的示意图。

图3b及3c是根据本发明的实施例的通过图3a中的实例电路在刷新操作期间的各种信号的时序图。

图4a是根据本发明的实施例的在一个数字线中的刷新操作期间包含所述列存储器单元及感测放大器的实例电路的示意图。

图4b及4c是根据本发明的实施例的通过图4a中的实例电路在刷新操作期间的各种信号的时序图。

图5是根据本发明的实施例的通过实例电路在刷新操作期间的各种信号的时序图。

图6是根据本发明的各种实施例的支持铁电存储器的存储器阵列的框图。

图7是根据本发明的各种实施例的支持铁电存储器的系统的框图。

具体实施方式

下文将参考附图详细解释本发明的各种实施例。以下详细描述参考附图，其通过说明的方式展示其中可实践本发明的特定方面及实施例。足够详细地描述这些实施例，以使所属领域的技术人员能够实践本发明。可利用其它实施例，并且可在不脱离本发明的范围的情况下进行结构、逻辑及电改变。本文揭示的各种实施例不必相互排斥，因为一些揭示的实施例可与一或多个其它揭示的实施例组合以形成新的实施例。

图1a是根据本发明的实施例的在读取操作期间包含一列存储器单元及感测放大器的实例电路100的示意图。电路100可包含存储器单元区域100l及100r以及感测放大器区域100s。举例来说，包括在存储器单元区域100l及100r中的存储器单元可为feram存储器单元。举例来说，每一feram存储器单元可包含可充当开关的晶体管(例如，n型场效应晶体管)，可存储数据的电容器(包含铁电材料)及耦合到共享板线的单元板(cp)节点。举例来说，存储器单元区域100l包含多个目标存储器单元sn0l、sn1l、sn2l及sn3l以及多个参考存储器单元esn0l、esn1l、esn2l及esn3l。举例来说，存储器单元区域100l可进一步包含字线wll及用于耗损均衡的额外字线ewll。“耗损均衡”方案用于通过在刷新周期中用具有不同地址的单元替换某个单元来减少由于重复访问某个单元而导致的非易失性存储器单元的劣化。字线wll可耦合到多个目标存储器单元sn0l、sn1l、sn2l及sn3l，并且额外字线ewll可耦合到多个参考存储器单元esn0l、esn1l、esn2l及esn3l。存储器单元区域100l可进一步包含分别耦合到sn0l及esn0l、sn1l及esn1l、sn2l及esn2l以及sn3l及esn3l的数字线dl0l、dl1l、dl2l及dl3l。类似地，存储器单元区域100r包含多个目标存储器单元sn0r、sn1r、sn2r及sn3r以及多个参考存储器单元esn0r、esn1r，esn2r及esn3r。举例来说，存储器单元区域100r可进一步包含字线wlr及用于耗损均衡的额外字线ewlr。字线wlr可耦合到多个目标存储器单元sn0r、sn1r、sn2r及sn3r，并且字线ewlr可耦合到多个参考存储器单元esn0r、esn1r、esn2r及esn3r。存储器单元区域100r可进一步包含分别耦合到sn0r及esn0r、sn1r及esn1r、sn2r及esn2r以及sn3r及esn3r的数字线dl0r、dl1r、dl2r及dl3r。举例来说，额外字线ewll及ewlr可用于通过将访问页数据复制到目的地地址(例如，汇集地址)来汇集页单元数据。

感测放大器区域100s可包含感测放大器102及用于检测及放大信号差异的各种晶体管，其可包含锁存放大差异。举例来说，各种晶体管可包含多个隔离开关iso0l、iso1l，iso2l及iso3l。多个隔离开关iso0l、iso1l、iso2l及iso3l中的每一者具有耦合感测放大器102的gutl节点的一个节点，及另一节点，其分别耦合到对应数字线dl0l、dl1l、dl2l及dl3l，并且选择性地将对应数字线耦合到感测放大器102或将对应数字线从感测放大器102去耦合。举例来说，各种晶体管可包含多个隔离开关iso0r、iso1r、iso2r及iso3r。多个隔离开关iso0r、iso1r、iso2r及iso3r中的每一者具有耦合感测放大器102的gutr节点的一个节点，及另一节点，其分别耦合到对应数字线dl0r、dl1r、dl2r及dl3r，并且选择性地将对应数字线耦合到感测放大器102或将对应数字线从感测放大器102去耦合。各种晶体管还可包含电力晶体管，每一电力晶体管耦合在对应数字线与电力供应节点(例如，阵列电压(vary)供应节点或接地电势(vss)供应节点)之间。举例来说，每一电力晶体管的栅极节点可耦合到控制线pre1l、pre0l、pre1r及pre0r中的一者，以便将数字线耦合到阵列电压(vary)或接地电势(vss)，以响应于预充电(pre)命令而预充电。

图1b及1c是根据本发明的实施例的图1a中的通过实例电路在读取操作期间的各种信号的时序图。举例来说，图1b表示目标存储器单元sn0l存储逻辑低电平“l”的数据，且图1c表示目标单元sn0l存储逻辑高电平“h”的数据。举例来说，参考存储器单元esn0r及esn1r可分别存储逻辑高电平(例如，“h”、“1”)及逻辑低电平(例如，“l”、“0”)的数据。在来自目标存储器单元sn0l的读取操作中，隔离开关iso0l、iso0r及iso1r(如虚线圆圈所展示)，可通过将隔离开关iso0l、iso0r及iso1r的栅极节点的电压电平增加到逻辑高电平(例如，“h”)来激活以响应于活跃(act)命令同时访问目标存储器单元sn0l及参考存储器单元esn0r及esn1r。耦合到sn0l的数字线dl0l可耦合到感测放大器102的gutl节点，并且耦合到sn0r及sn1r的数字线dl0r及dl1r可耦合到感测放大器102的gutr节点。在激活隔离开关iso0l、iso0r及iso1r之后，共同耦合到共享板线的cp节点的电压可增加到阵列电压(vary)。此处，参考存储器单元esn0r可存储逻辑低电平“l”，并且参考存储器单元esn1r可存储逻辑高电平“h”。在cp节点的电压增加之后，可通过响应于读取(read)命令而激活(例如，增加其电压电平)存储器单元区域100l中的字线wll及存储器单元区域100r中的扩展字线ewlr来访问目标存储器单元sn0l及参考存储器单元esn0r及esn1r。响应于字线wll及扩展字线ewlr的激活，目标存储器单元sn0l及参考存储器单元esn0r及en1r的数据可分别被转移到数字线dl0l、dl0r及dl1r。因此，扩展字线ewlr的激活可提供位于感测放大器102的gutr节点上的目标存储器单元sn0l的逻辑高电平及逻辑低电平的中间(例如，平均)的数字线参考电压电平vdlref，而字线wll的激活可从感测放大器102的gutl节点上的目标存储器单元sn0l提供电压以用于感测。举例来说，在图1b中，当目标存储器单元sn0l存储逻辑低电平“l”的数据时，通过数字线dl0l耦合到目标存储器单元sn0l的gutl节点的电压电平低于耦合到数字线dl0r及dl1r的gutr节点的电压电平。另一方面，在图1c中，当目标单元sn0l存储逻辑高电平“h”的数据时，通过数字线dl0l耦合到目标存储器单元sn0l的gutl节点的电压电平高于耦合到数字线dl0r及dl1r的gutr节点的电压电平。

在将数据转移到数字线dl0l、dl0r及dl1r之后，可通过将隔离开关iso0l、iso0r及iso1r的栅极节点的电压电平降低到逻辑低电平(例如，“l”)来去激活隔离开关iso0l、iso0r及iso1r以同时将目标存储器单元sn0l及参考存储器单元esn0r及esn1r从感测放大器102去耦合。感测放大器102可基于参考gutr节点的数字线参考电压电平vdlref的gutl节点的电压电平(例如，来自目标存储器单元sn0l的电压电平参考)来执行感测操作。例如，如果gutl节点的电压具有高于gutb节点上的数字线参考电压电平vdlref的电压，那么感测放大器102可将gutl节点驱动到更高的供应电压(例如，阵列电压vary)，并且将gutr节点驱动到较低供应电压(例如，接地电势vss)。感测放大器102可锁存感测放大器的状态(例如，gutl节点及/或gutr节点的电压)，其可用于确定目标存储器单元sn0l的存储状态及逻辑值，例如“h”。替代地，如果gutl节点具有比gutr节点上的数字线参考电压电平vdlref更低的电压，那么感测放大器102可将gutl节点驱动到较低供应电压并将gutr节点驱动到较高供应电压。感测放大器102还可锁存感测放大器状态，用于确定目标存储器单元sn0l的存储状态及逻辑值，例如“l”。存储状态可表示目标存储器单元sn0l的逻辑值，然后可例如通过列解码器(未展示)作为数据输出来提供所述逻辑值。

图2是根据本发明的实施例的感测放大器电路200的示意图。举例来说，感测放大器电路200可包含在图1a中的感测放大器102中。可基于比较将gutt节点驱动到更高(例如，正)或更低(例如，负或接地)供应电压，并且可将gutb节点驱动到互补电压(例如，正供应电压与负或接地电压互补，且负或接地电压与正供应电压互补)。举例来说，在感测放大器电路200中，阵列电压vary可被提供为较高供应电压，且接地电势(vss)可被提供为较低供应电压。举例来说，感测放大器电路200的gutt节点可耦合到感测放大器102的gutl节点，并且感测放大器电路200的gutb节点可耦合到感测放大器102的gutr节点，反之亦然。举例来说，感测放大器电路200可包含感测电路250及电压均衡电路260。感测电路250可包含p型场效应晶体管251及252以及n型场效应晶体管262及266。晶体管251及晶体管253的栅极耦合到gutt节点。晶体管252及晶体管254的栅极耦合到gutb节点。n型场效应晶体管210经配置以耦合到较高供应电压(例如，阵列电压)并且耦合到晶体管251及252的公共节点。晶体管210由活跃psa信号激活(例如，活跃高逻辑)。另一n型场效应晶体管220经配置以耦合到较低供应电压(例如，接地电势vss)并且耦合到晶体管253及254的公共节点。晶体管220由活跃nsa信号(例如，活跃高逻辑)激活。将参考信号(例如，数字线参考电压电平vdlref)提供给gutb节点。电压均衡电路260可接收在预充电操作中活跃的均衡信号eq(例如，活跃高逻辑)。响应于均衡信号eq，n型场效应晶体管261可耦合gutt节点及gutb节点，n型场效应晶体管262及263可将gutt节点及gutb节点分别耦合到较低供应电压(例如，接地电势)。感测放大器200还可包含n型场效应晶体管271及272。晶体管271及晶体管272的栅极可共同地接收一列选择线信号csl。晶体管271及晶体管272可响应于活跃列选择线信号csl而将gutt及gutb节点分别耦合到一对互补位读取线iot及iob。所述对互补位读取线iot及iob分别将gutt及gutb节点上的电压传输到列解码器(未展示)。因此，响应于在感测放大器102中的感测放大器电路200中接收活跃psa及nsa信号的晶体管210及220的激活，可放大感测放大器中的gutl及gutr节点。举例来说，在图1b中，当目标存储器单元sn0l存储“l”电平时，gutl节点的电压可降低到接地电势，并且gutr节点的电压可被放大到阵列电压(vary)，可经由所述对互补位读取线iot及iob将其传输到列解码器。如图1c中，当目标存储器单元sn0l存储“h”电平时，gutl节点的电压可被放大到阵列电压(vary)，并且gutr节点的电压可减小到接地电势，经由所述对互补位读取线iot及iob可将其传输到列解码器。

响应于预充电操作，可激活隔离开关iso0l。响应于激活隔离开关iso0l，gutl节点上的放大数据可恢复到目标存储器单元sn0l。举例来说，在图1b中，目标存储器单元sn0l可耦合到在接地电势的数字线dl0l。另一方面，在图1c中，目标存储器单元sn0l可在阵列电压vary处耦合到数字线dl0l。在预充电操作中，预充电信号pre0r可为活跃。响应于活跃预充电信号pre0r(例如，活跃逻辑高)，可恢复参考存储器单元esn0r及esn1r。举例来说，活跃预充电信号pre0r可分别将数字线dl0r耦合到接地电势vss并将数字线dl1r耦合到阵列电压vary。在恢复具有“l”电平的存储器单元之后，通常耦合到共享板线的cp节点的电压可降低到接地电势，并且恢复具有“h”电平的存储器单元。在cp节点的电压降低之后，字线wll、ewlr被去激活(例如，逻辑低电平)，并且隔离开关iso0l及预充电信号pre0r可被去激活(例如，逻辑电平低)。

图3a是根据本发明的实施例的在一个数字线中的刷新操作期间包含所述列存储器单元及感测放大器的实例电路100的示意图。将不重复对应于包含在图1a中的组件的组件的描述，且将描述从包含额外参考存储器单元esn0l的指示的图1a的改变。图3b及3c是根据本发明的实施例的通过图3a中的实例电路100在刷新操作期间的各种信号的时序图。响应于活跃(act)命令直到接收活跃psa及nsa信号的组件的信号的行为的描述也包含在参考图1a的描述中，并且将不再重复。与在读取操作中接收预充电(pre)命令不同，通过在刷新周期中将目标存储器单元上的复制数据替换为另一地址，可利用“耗损均衡方案”执行刷新操作。举例来说，耗损均衡方案可使用额外字线(例如，相同感测放大器(sa)区域100s的额外字线ewll)来汇集目标存储器单元的数据(sn0l到sn3l、sn0r到sn3r)到耦合到额外字线(例如，ewll)的目的地地址(例如，汇集地址)的对应参考存储器单元(例如，esn0l到esn3l、esn1r到esn3r)。

当放大感测放大器102的gutl节点及gutr节点上的信号时，可激活隔离开关iso0l及预充电信号pre0r。响应于活跃预充电信号pre0r(例如，活跃逻辑高)，可恢复参考存储器单元esn0r及esn1r。举例来说，活跃预充电信号pre0r可分别将数字线dl0r耦合到接地电势vss并将数字线dl1r耦合到阵列电压vary。同时，响应于激活的隔离开关iso0l，gutl节点上的放大数据可恢复到目标存储器单元(例如，sn0l)。还可选择用于目标存储器单元sn0l的对应参考存储器单元esn0l的汇集地址(例如，目的地地址)，并且可在激活隔离开关iso0l之后激活额外字线(例如，ewll)。因此，在感测放大器102中放大的数据信号可经由数字线dl0l提供到对应参考存储器单元esn0l，并且数据可保存在对应参考存储器单元esn0l中。举例来说，响应于额外字线ewll的激活，目标存储器单元sn0l的数据被保存在参考存储器单元esn0l中。举例来说，如图3b中所展示，如果目标存储器单元sn0l的数据信号处于“l”电平，那么参考存储器单元esn0l的信号电平可保持在逻辑低电平。如图3c所展示，如果目标存储器单元sn0l的数据信号处于“h”电平，那么参考存储器单元esn0l的信号电平可增加到逻辑高“h”电平(例如，阵列电压vary)。在恢复具有“l”电平的存储器单元之后，通常耦合到共享板线的cp节点的电压可降低到接地电势，并且恢复具有“h”电平的存储器单元。在cp节点的电压降低之后，字线wll、ewlr可被去激活(例如，逻辑低电平)，并且隔离开关iso0l及预充电信号pre0r可被去激活(例如，逻辑电平低)。图5是根据本发明的实施例的通过实例电路100在刷新操作期间的各种信号的时序图。举例来说，以sn0l、sn1l、sn0r、sn1r、sn2l、sn3l、sn2r及sn3r的顺序对八个存储器单元执行刷新操作。

在存储器单元sn0l的前半个刷新周期中，字线wll及隔离开关iso0l被激活，并且存储在存储器单元sn0l上的数据d0l被提供在数字线dl0l上。隔离开关iso2r、iso3r及额外字线ewlr可在存储器单元sn0l的前半个刷新周期中被激活，并且参考存储器单元esn2r及esn3r可分别通过数字线dl2r及dl3r提供存储参考电平“l(0)”及“h(1)”，以将数字线参考电压电平vdlref提供到gutr节点。在存储器单元sn0l的后半个刷新周期中，可激活额外字线ewll以将数字线dl0l上的数据d0l存储到参考存储器单元esn0l。预充电信号pre2r可在存储器单元sn0l的后半个刷新周期中被激活，并且通过数字线dl2r及dl3r分别将参考电平“l(0)”及“h(1)”恢复到参考存储器单元esn2r及esn3r。因此，存储器单元sn0l中的数据d0l存储在参考存储器单元esn0l中。在存储器单元sn0l的刷新周期之后，如果执行对存储器单元区域100r中的存储器单元的存储器访问，那么参考存储器单元esn2l及esn3l可提供数字线参考电压电平vdlref，因为sn1l仍存储数据d1l。接下来，在存储器单元sn1l的刷新周期中，存储在存储器单元sn1l上的数据d1l被保存在参考存储器单元esn1l上，类似于存储器单元sn0l的刷新。

在存储器单元sn0r的前半个刷新周期中，字线wlr及隔离开关iso0r被激活，并且存储在存储器单元sn0r上的数据d0r被提供在数字线dl0r上。可在存储器单元sn0r的前半个刷新周期中激活隔离开关iso2l、iso3l及额外字线ewll，并且参考存储器单元esn2l及esn3l可分别通过数字线dl2l及dl3l提供存储参考电平“l(0)”及“h(1)”以将数字线参考电压电平vdlref提供到gutl节点。在存储器单元sn0r的后半个刷新周期中，可激活额外字线ewlr以将数字线dl0r上的数据d0r存储到参考存储器单元esn0r。预充电信号pre2l可在存储器单元sn0r的后半个刷新周期中被激活，并且通过数字线dl2l及dl3l分别将参考电平“l(0)”及“h(1)”恢复到参考存储器单元esn2l及esn3l。因此，存储器单元sn0r中的数据d0r存储在参考存储器单元esn0r中。在存储器单元sn0r的刷新周期之后，如果执行对存储器单元区域100l中的存储器单元的存储器访问，那么参考存储器单元esn2r及esn3r可提供数字线参考电压电平vdlref，因为sn1r仍存储数据d1r。接下来，在存储器单元sn1r的刷新周期中，存储在存储器单元sn1r上的数据d1r被保存在参考存储器单元esn1r上，类似于存储器单元sn0r的刷新。

接下来，在存储器单元sn1r的刷新周期中，存储在存储器单元sn1r上的数据d1r被保存在参考存储器单元esn1r上，类似于存储器单元sn0r的刷新。图4a是根据本发明的实施例的在一个数字线中的刷新操作期间包含所述列存储器单元及感测放大器的实例电路100的示意图。将不重复对应于包含在图1a及3a中的组件的组件的描述，且将描述从包含额外参考存储器单元esn0l的指示的图1a及3a改变。图4b及4c是根据本发明的实施例的通过图4a中的实例电路100在刷新操作期间的各种信号的时序图。

响应于活跃(act)命令直到接收到活跃psa及nsa信号的组件的信号的行为的描述是类似的，除目标单元是响应于隔离开关iso1r的激活的sn1r，而不是响应于参考图1的描述中的隔离开关iso0l的激活的sn0l，且将不再重复。与在读取操作中接收预充电(pre)命令不同，通过在刷新周期中将目标存储器单元上的复制数据替换为另一地址，可利用“耗损均衡方案”执行刷新操作。在以耗损均衡方案存储用于汇集在参考存储器单元中的数据之后，可能没有可用于存储参考逻辑电平“l”及“h”的参考存储器单元对用于提供数字线参考电压电平vdlref。

举例来说，当放大感测放大器102的gutl节点及gutr节点上的信号时，可激活隔离开关iso1r及预充电信号pre0l。响应于激活隔离开关iso1r，可在数据模式中经由数字线dl1r将gutr节点上的放大数据恢复到目标存储器单元(例如，sn1r)。举例来说，dl1r的电压可降低到图4b中的接地电势(vss)，并且可增加到图4c中的阵列电压(vary)。还可选择用于目标存储器单元(例如，sn2l)的对应参考存储器单元(例如，esn1r)的汇集地址(例如，目的地地址)，并且可在隔离开关iso1r的激活之后激活额外字线(例如，ewlr)。举例来说，响应于额外字线ewlr的激活，目标存储器单元sn1r的数据以汇集模式保存在参考存储器单元esn1r中。因此，在感测放大器102中放大的数据信号可经由数字线dl1r提供到对应参考存储器单元esn1r，并且数据可保存在对应参考存储器单元esn1r中。举例来说，如图4b所展示，如果目标存储器单元sn1r的数据信号处于“l”电平，那么参考存储器单元esn1r的信号电平可保持在逻辑低电平。如图4c中所展示，如果目标存储器单元sn1r的数据信号处于“h”电平，那么参考存储器单元esn1r的信号电平可增加到逻辑高“h”电平(例如，阵列电压vary)。在恢复具有“l”电平的存储器单元之后，共同耦合到共享板线的cp节点的电压可降低到接地电势，并且恢复具有“h”电平的存储器单元。在cp节点的电压降低之后，字线wll、wlr及ewlr可被去激活(例如，逻辑低电平)并且隔离开关iso1r及预充电信号pre0r可被去激活(例如，逻辑低电平)。

如图4b及4c中所展示，在存储数据d1r的同时，响应于在存储器单元sn1r的前半个刷新周期中隔离开关iso2l及iso3l的激活，可通过电压电平的降低来破坏参考存储器单元esn2l及esn3l上的数据，并且可将新参考数据写入到存储器单元sn0l及sn1l。举例来说，在存储器单元sn1r的后半个刷新周期中，可激活字线wll及预充电信号pre0l。响应于活跃预充电信号pre0l(例如，活跃逻辑高)，可恢复参考存储器单元sn0l及sn1l。举例来说，活跃预充电信号pre0l可分别将数字线dl0l耦合到接地电势vss及将数字线dl1l耦合到阵列电压vary。通过数字线dl0l及dl1l的参考电平“l(0)”及“h(1)”可分别存储到存储器单元sn0l及sn1l。因此，数字线参考电压电平vdlref可由以参考模式存储“l”及“h”电平的目标存储器单元sn0l及sn1l提供，不同于如图1a及3a中所展示的以数据模式存储数据的目标存储器单元sn0l及sn1l。

在存储器单元sn2l的前半个刷新周期中，字线wll及隔离开关iso2l被激活，并且存储在存储器单元sn2l上的数据d2l被提供在数字线dl2l上。隔离开关iso2r、iso3r及额外字线ewlr可在存储器单元sn2l的前半个刷新周期中被激活，并且参考存储器单元esn2r及esn3r可分别通过数字线dl2r及dl3r提供存储参考电平“l(0)”及“h(1)”以将数字线参考电压电平vdlref提供到gutr节点。在存储器单元sn2l的后半个刷新周期中，可激活额外字线ewll以将数字线dl2l上的数据d2l存储到参考存储器单元esn2l。预充电信号pre2r可在存储器单元sn2l的后半个刷新周期中被激活，并且通过数字线dl2r及dl3r分别将参考电平“l(0)”及“h(1)”恢复到参考存储器单元esn2r及esn3r。因此，存储器单元sn2l中的数据d2l存储在参考存储器单元esn2l中。在存储器单元sn2l的刷新周期之后，如果执行对存储器单元区域100r中的存储器单元的存储器访问，那么存储器单元sn0l及sn1l可提供数字线参考电压电平vdlref，因为存储器单元sn2l仍可存储数据d2l。接下来，在存储器单元sn3l的刷新周期中，存储在存储器单元sn3l上的数据d3l被保存在参考存储器单元esn3l上，类似于存储器单元sn2l的刷新。

在存储器单元sn2r的前半个刷新周期中，激活字线wlr及隔离开关iso2r，并且在数字线dl2r上提供存储在存储器单元sn2r上的数据d2r。隔离开关iso0l、iso1l及额外字线wll可在存储器单元sn2r的前半个刷新周期中被激活，并且存储器单元sn0l及sn1l可分别通过数字线dl0l及dl1l提供存储参考电平“l(0)”及“h(1)”以将数字线参考电压电平vdlref提供到gutl节点。在存储器单元sn2r的后半个刷新周期中，可激活额外字线ewlr以将数字线dl2r上的数据d2r存储到参考存储器单元esn2r。预充电信号pre0l可在存储器单元sn2r的后半个刷新周期中被激活，并且通过数字线dl0l及dl1l分别将参考电平“l(0)”及“h(1)”恢复到存储器单元sn0l及sn1l。因此，存储器单元sn2r中的数据d2r存储在参考存储器单元esn2r中。在存储器单元sn2r的刷新周期之后，如果执行对存储器单元区域100l中的存储器单元的存储器访问，那么存储器单元sn0r及sn1r可提供数字线参考电压电平vdlref，因为esn1r仍然存储数据d1r。接下来，在存储器单元sn3r的刷新周期中，存储在存储器单元sn3r上的数据d3r被保存在参考存储器单元esn3r上，类似于存储器单元sn3r的刷新。因此，参考电压电平从参考存储器单元、esn2l、esn3l、esn2r、esn3r转移到存储器单元sn0l、sn1l、sn0r、sn1r。

图6是根据本发明的各种实施例的包括支持铁电存储器的存储器阵列100'的存储器装置500的框图。存储器阵列100'可为被称为电子存储器设备的实例电路100，并且包含存储器控制器140及多个存储器单元105。举例来说，多个存储器单元105可包含图1a、3a及4a中的存储器单元区域100l及100r中的多个目标存储器单元及参考存储器单元。举例来说，多个隔离开关231可包含隔离开关iso0l、iso1l、iso2l及iso3l以及iso0r、iso1r、iso2r及iso3r。感测组件125可包含图1a、3a及4a中的感测放大器102。

存储器控制器140可包含偏置组件505及定时组件510，并且可如图1中所描述那样操作存储器装置500。存储器控制器140可与字线wll、wlr、ewll及ewlr电子通信，数字线115包含bl-ct(例如，dl0l、dl1l、dl2l、dl3l)及bt-cb(例如，dl0r、dl1r、dl2r及dl3r)，且感测组件125包含参考图1a、3a及4a描述的感测放大器102。存储器控制器140还可与多个隔离开关231及多个开关235电子通信。

存储器控制器140可经配置以通过向字线及数字线施加电压来激活字线wll、wlr、ewll及ewlr或数字线115。举例来说，偏置组件505可经配置以施加电压来操作存储器单元105以读取或写入存储器单元105，如上文所描述。在一些情况下，存储器控制器140可包括行解码器、列解码器或两者，并且存储器控制器140可经配置以响应于行解码器及列解码器的解码结果来分别激活字线及位线。这可使存储器控制器140能够访问一或多个存储器单元105。偏置组件505可为感测组件125的操作提供电压电势。偏置组件505可包含例如经配置以在被激活时将阵列电压提供到一些数字线的驱动器电路，及/或经配置以在被激活时将其它数字线驱动到接地电势的驱动器电路。

存储器控制器140可基于接收对铁电存储器单元105的访问操作请求来激活隔离开关231-即，存储器控制器140可将存储器单元105电耦合到感测组件125，如上文所描述。存储器控制器140可进一步基于活跃感测组件125确定铁电存储器单元105的逻辑状态，并且将铁电存储器单元105的逻辑状态写回到铁电存储器单元105。

在一些情况下，存储器控制器140可使用定时组件510来执行其操作。举例来说，定时组件510可控制各种字线选择或单元顶部偏置的定时，其包含用于切换及电压施加以执行例如读取及刷新的存储器功能的定时，如本文所论述。在一些情况下，定时组件510可控制偏置组件505的操作。举例来说，存储器控制器140可控制偏置组件505以将阵列电压vary提供到数字线bl-ct以改变存储器单元的电压、数字线bl-cb及感测组件125的感测节点a。然后，存储器控制器140可控制偏置组件505以将数字线bl-cb驱动到接地以改变存储器单元的电压、数字线bl-ct及感测节点b。在数字线bl-cb被驱动到接地之后，存储器控制器140可控制感测组件125以将感测节点b的电压与感测节点a的电压进行比较，感测节点a的电压处于自提供参考电压。

感测组件125可将来自存储器单元105的信号(通过数字线115)与参考电压进行比较。如先前所讨论的，在一些实施例中，参考电压可为自提供的，例如使用由存储器单元105的一对存储器单元产生的感测节点的参考电压。在确定及放大电压差时，感测组件125可锁存状态，其中可根据存储器阵列100'是其一部分的电子装置的操作来使用它。

图7是根据本发明的各种实施例的支持铁电存储器的系统600的框图。系统600包括装置605，装置605可为或包含印刷电路板以连接或物理支持各种组件。装置605可为计算机、笔记型计算机、膝上型计算机、平板计算机、移动电话或类似者。装置605可包含存储器阵列100'，其可为参考图1a、3a、4a及5描述的实例电路100。存储器阵列100'可含有存储器控制器140及多个存储器单元105，其可为参考图5描述的存储器控制器140的实例以及参考图1a、3a、4a及5描述的多个存储器单元105。装置605还可包含处理器610、bios组件615、外围组件620及输入/输出控制组件625。装置605的组件可通过总线630彼此进行电子通信。

处理器610可经配置以通过存储器控制器140操作存储器阵列100'。在一些情况下，处理器610可执行参考图5描述的存储器控制器140的功能。在其它情况下，存储器控制器140可集成到处理器610中。处理器610可为通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、分立栅极或晶体管逻辑、分立硬件组件或者其可为这些类型组件的组合。处理器610可执行各种功能并且如本文所描述那样操作存储器阵列100'。举例来说，处理器610可经配置以执行存储在存储器阵列100'中的计算机可读指令，以使装置605执行各种功能或任务。

bios组件615可为包含作为固件操作的基本输入/输出系统(bios)的软件组件，其可初始化并运行系统600的各种硬件组件。bios组件615还可管理处理器610与各种组件(例如外围组件620、输入/输出控制组件625等)之间的数据流。bios组件615可包含存储在只读存储器(rom)、闪存或任何其它非易失性存储器中的程序或软件。

外围组件620可为集成到装置605中的任何输入或输出装置或用于此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(usb)控制器、串行或并行端口或外围卡插槽，例如外围组件互连件(pci)或加速图形端口(agp)插槽。

输入/输出控制组件625可管理处理器610与外围组件620、输入装置635或输出装置640之间的数据通信。输入/输出控制组件625还可管理未集成到装置605中的外围设备。在一些情况下，输入/输出控制组件625可表示到外部外围设备的物理连接或端口。

输入635可表示装置605外部的装置或信号，其将输入提供到装置605或其组件。这可包含用户接口或与其它装置的接口或与其它装置之间的接口。在一些情况下，输入635可为经由外围组件620与装置605介接或者可由输入/输出控制组件625管理的外围设备。

输出640可表示装置605外部的装置或信号，其经配置以从装置605或其组件中的任何者接收输出。输出640的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在一些情况下，输出640可为经由外围组件620与装置605介接或由输入/输出控制组件625管理的外围设备。

存储器控制器140、装置605及存储器阵列100'的组件可由经设计以实行其功能的电路组成。这可包含各种电路元件，例如导线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件，其经配置以实行本文所描述的功能。

从前述内容将了解，尽管已出于说明的目的在本文中描述本发明的特定实施例，但是在不脱离本发明的精神及范围的情况下可进行各种修改。因此，除受所附权利要求书限制之外，本发明不受限制。