电荷泵和具有电荷泵的高电压产生器和闪速存储器装置的制作方法

相关申请的交叉引用

该申请要求于2018年7月31日提交的韩国专利申请no.10-2018-0088948和于2018年12月21日提交的韩国专利申请no.10-2018-0167133的优先权，该申请的公开以引用方式全文并入本文中。

符合示例实施例的装置和设备涉及一种电荷泵以及包括电荷泵的高电压产生器和闪速存储器装置。

背景技术：

在闪速存储器装置中，可能需要高于或低于从外部施加的电压的正高电压和负高电压。这样，闪速存储器装置可包括通过泵浦所施加的电压产生正高电压的正高电压产生器和泵浦所施加的电压产生负高电压的负高电压产生器。因此，闪速存储器装置的电路构造可能较复杂。

技术实现要素：

根据示例实施例，提供了一种电荷泵，该电荷泵包括：第一泵浦电容器，其被构造为响应于第一时钟信号泵浦第一节点的电压；栅极泵浦电容器，其被构造为响应于第二时钟信号泵浦第二节点的第二电压；电荷转移晶体管，其包括连接至第一节点和第三节点中的一者的第一源极、连接至第二节点的第一栅极以及连接至第一节点和第三节点中的另一者的第一漏极；栅极控制晶体管，其包括连接至第一节点和第三节点中的所述一者的第二源极、连接至第一节点和第三节点中的所述另一者的第二栅极和连接至第二节点的第二漏极；以及栅极放电或充电单元，其被构造为对第二节点的电荷放电或充电。

根据示例实施例，提供了一种高电压产生器，该高电压产生器包括：第一预定数量的升压或降压泵，其被构造为通过泵浦经输入端子施加的输入电压，经第一输出端子输出正或负中间高电压，第一预定数量的升压或降压泵在输入端子与第一输出端子之间串联连接；以及第二预定数量的升压或降压泵，其被构造为通过泵浦正或负中间高电压，经第二输出端子输出正或负最终高电压，第二预定数量的升压或降压泵在第一输出端子与第二输出端子之间串联连接。第一预定数量的升压或降压泵和第二预定数量的升压或降压泵中的每一个包括：泵浦电容器，其被构造为响应于第一时钟信号或第三时钟信号泵浦第一节点的第一电压；栅极泵浦电容器，其被构造为响应于第二时钟信号或第四时钟信号泵浦第二节点的第二电压；电荷转移晶体管，其包括连接至第一节点和第三节点中的一者的第一源极、连接至第二节点的第一栅极以及连接至第一节点和第三节点中的另一者的第一漏极。第一预定数量的升压或降压泵和第二预定数量的升压或降压泵中的每一个还包括：栅极控制晶体管，其包括连接至第一节点和第三节点中的所述一者的第二源极、连接至第一节点和第三节点中的所述另一者的第二栅极以及连接至第二节点的第二漏极；以及栅极放电或充电单元，其被构造为对第二节点的电荷放电或充电。

根据示例实施例，提供了一种高电压产生器，该高电压产生器包括：预定数量的升压和降压泵，其被构造为：通过将经输入端子施加的输入电压升压，经输出端子输出正高电压，并且通过将经输出端子施加的输出电压降压，经输入端子输出负高电压。所述预定数量的升压和降压泵在输入端子与输出端子之间串联连接。所述预定数量的升压和降压泵中的每一个包括：第一泵浦电容器，其被构造为响应于第一时钟信号泵浦第一节点的第一电压；第二泵浦电容器，其被构造为响应于第三时钟信号泵浦第三节点的第三电压；以及栅极泵浦电容器，其被构造为响应于第二时钟信号或第四时钟信号泵浦第二节点的第二电压。预定数量的升压和降压泵中的每一个还包括电荷转移晶体管，其包括连接至第三节点的第一源极、连接至第二节点的第一栅极和连接至第一节点的第一漏极，栅极控制晶体管，其包括连接至第三节点的第二源极、连接至第一节点的第二栅极以及连接至第二节点的第二漏极，以及栅极放电或充电单元，其被构造为对第二节点的电荷放电或充电。

根据示例实施例，提供了一种闪速存储器装置，该闪速存储器装置包括闪速存储器单元阵列，其包括多个闪速存储器单元，以及第一高电压产生器，其包括第一电荷泵，第一电荷泵包括串联连接的第一预定数量的第一升压泵，第一高电压产生器被构造为：在编程操作期间，通过将经第一输入端子施加的输入电压升压，经第一输出端子输出中间高电压，并且在擦除操作期间，通过将经第一输入端子施加的输入电压升压，经第二输出端子输出第一正高电压。所述闪速存储器装置还包括第二高电压产生器，其包括第二电荷泵，第二电荷泵包括串联连接的第二预定数量的第二升压和降压泵，第二高电压产生器被构造为：在编程操作期间，通过将经第二输入端子施加的输入电压升压，经第三输出端子输出第二正高电压，并且在擦除操作期间，通过将经第三输出端子施加的输出电压降压，经第二输入端子输出负高电压。所述闪速存储器装置还包括行驱动器，其被构造为：在编程操作期间，将中间高电压和第二正高电压施加至闪速存储器单元阵列，并且在擦除操作期间，将第一正高电压和负高电压施加至闪速存储器单元阵列。

附图说明

图1是示出根据示例实施例的电荷泵的电路图。

图2是示出施加至图1所示的电荷泵的第一时钟信号clk1至第四时钟信号clk4的时序图。

图3是示出根据示例实施例的高电压产生器的示图。

图4是示出包括在图3所示的高电压产生器中的电荷泵的框图。

图5是示出根据示例实施例的高电压产生器的示图。

图6是示出包括在图5所示的高电压产生器中的电荷泵的框图。

图7是示出根据示例实施例的高电压产生器的示图。

图8是示出根据示例实施例的高电压产生器的示图。

图9是示出根据示例实施例的高电压产生器的示图。

图10是根据示例实施例的高电压产生器的电荷泵的第一体控制晶体管的剖视图。

图11是示出根据示例实施例的闪速存储器装置的框图。

图12是示出根据示例实施例的图11所示的闪速存储器单元阵列的结构的电路图。

具体实施方式

本发明构思的示例实施例致力于提供一种产生不同的正(负)高电压或者正高电压或负高电压的电荷泵以及包括电荷泵的高电压产生器和闪速存储器装置。

下文中，下面将参照附图描述根据本发明构思的示例实施例的电荷泵以及包括电荷泵的高电压产生器和闪速存储器装置。

图1是示出根据示例实施例的电荷泵的电路图，图2是示出施加至图1所示的电荷泵的第一时钟信号clk1至第四时钟信号clk4的时序图。

参照图1，电荷泵10可包括第一升压泵pu1和第二升压泵pu2、第一降压泵pd1和第二降压泵pd2以及第一开关sw1和第二开关sw2。

第一升压泵pu1可包括第一泵浦电容器cp1、第一栅极泵浦电容器cb1、第一电荷转移晶体管ct1、第一栅极控制晶体管gc1、第一体(body)控制晶体管bc1和第二体控制晶体管bc2以及第一栅极放电或充电晶体管dt1和第二栅极放电或充电晶体管dt2。排除第一升压泵pu1的第一泵浦电容器cp1，第二降压泵pd2还可包括第三泵浦电容器cp3和第一开关sw1。第一栅极放电或充电晶体管dt1和第二栅极放电或充电晶体管dt2可为栅极放电或充电单元的实施例。与图中示出的不同，第一栅极放电或充电晶体管dt1和第二栅极放电或充电晶体管dt2可包括一个栅极放电或充电晶体管或可包括串联的至少三个栅极放电或充电晶体管。也就是说，第一栅极放电或充电晶体管dt1和第二栅极放电或充电晶体管dt2可包括至少一个放电或充电晶体管。

第二升压泵pu2可包括第二泵浦电容器cp2、第二栅极泵浦电容器cb2、第二电荷转移晶体管ct2、第二栅极控制晶体管gc2、第三体控制晶体管bc3和第四体控制晶体管bc4、第三栅极放电或充电晶体管dt3和第四栅极放电或充电晶体管dt4以及第二开关sw2。排除第二升压泵pu2第二泵浦电容器cp2和开关sw2，第一降压泵pd1还可包括第一升压泵pu1的第一泵浦电容器cp1。第三栅极放电或充电晶体管dt3和第四栅极放电或充电晶体管dt4可为栅极放电或充电单元的实施例。与图中示出的不同，第三栅极放电或充电晶体管dt3和第四栅极放电或充电晶体管dt4可包括一个栅极放电或充电晶体管或可包括串联的至少三个栅极放电或充电晶体管。也就是说，第三栅极放电或充电晶体管dt3和第四栅极放电或充电晶体管dt4可包括至少一个栅极放电或充电晶体管。

第一电荷转移晶体管ct1、第一栅极控制晶体管gc1、第一体控制晶体管bc1和第二体控制晶体管bc2、第二电荷转移晶体管ct2、第二栅极控制晶体管gc2以及第三体控制晶体管bc3和第四体控制晶体管bc4中的每一个可为n型金属氧化物半导体(nmos)晶体管。

参照图1和图2，当模式信号m处于“低”电平时，第一开关sw1可断开并且第二开关sw2可接通。当第二时钟信号clk2处于“低”电平(例如，地电压vss)时，第一时钟信号clk1可处于“高”电平(例如，电源电压vdd或者电压2vdd)，并且当第一时钟信号clk1处于“低”电平时，第二时钟信号clk2可处于“高”电平。相似地，当第四时钟信号clk4处于“低”电平时，第三时钟信号clk3可处于“高”电平，并且当第三时钟信号clk3可处于“低”电平时，第四时钟信号clk4可处于“高”电平。第一升压泵pu1和第二升压泵pu2可响应于第一时钟信号clk1至第四时钟信号clk4，通过使经输入/输出端子vin/vout供应的电压(例如，电源电压vdd)升压，执行经输出/输入端子vout/vin产生正高电压(例如，电压3vdd)的升压操作。

相反，当模式信号m处于“高”电平时，第一开关sw1可接通，并且第二开关sw2可断开。第一降压泵pd1和第二降压泵pd2可响应于第一时钟信号clk1至第四时钟信号clk4，通过使经输出/输入端子vout/vin供应的电压(例如，地电压vss)降压，执行经输入/输出端子vin/vout产生负高电压(例如，-2vdd)的降压操作。

下面将描述图1所示的组件的功能。

第一泵浦电容器cp1可连接至第一节点n11并且可响应于第一时钟信号clk1泵浦第一节点n11的第一电压。

第一栅极泵浦电容器cb1可连接至第二节点n12并且可响应于第二时钟信号clk2泵浦第二节点n12的第二电压。

第一电荷转移晶体管ct1可包括连接至第三节点n13的第一源极、连接至第二节点n12的第一栅极、连接至第一节点n11的第一漏极和连接至第四节点n14的第一体，并且可响应于第二节点n12的第二电压而导通，以将电荷从作为输入端子的第三节点n13转移至第一节点n11。

第一栅极控制晶体管gc1可包括连接至第一节点n11的第二栅极、连接至第三节点n13的第二源极、连接至第二节点n12的第二漏极以及连接至第四节点n14的第二体，并且可响应于第一节点n11的第一电压而导通，以将电荷从第三节点n13转移至第二节点n12。

第一体控制晶体管bc1可包括连接至第三节点n13的第四源极、连接至第一节点n11的第四栅极以及连接至第四节点n14的第四漏极和第四体，并且可响应于第三节点n13的第三电压而导通，以将电荷从第三节点n13转移至连接至第四体的第四节点n14。

第二体控制晶体管bc2可包括连接至第一节点n11的第五源极、连接至第三节点n13的第五栅极以及连接至第四节点n14的第五漏极和第五体，并且可响应于第三节点n13的第三电压而导通，以将电荷从第一节点n13转移至第四节点n14。

第三泵浦电容器cp3可连接至第三节点n13并且可响应于第三时钟信号clk3泵浦第三节点n13的第三电压。

第一栅极放电或充电晶体管dt1和第二栅极放电或充电晶体管dt2可在第二节点n12与第一节点n11之间串联，并且各自可包括连接至第四节点n14的第三体。例如，第一栅极放电或充电晶体管dt1可包括连接至第二节点n12的第三栅极和第三源极，并且第二栅极放电或充电晶体管dt2可包括连接至第一节点n11的第三漏极。第一栅极放电或充电晶体管dt1和第二栅极放电或充电晶体管dt2可具有二极管构造，并且可对第二节点n12的电荷放电或充电。在放电操作或者充电操作期间，第二节点n12的第二电压可等于第一节点n11的第一电压与2vth(这里，vth可表示第一栅极放电或充电晶体管dt1和第二栅极放电或充电晶体管dt2中的每一个的阈电压)之和。除非第一节点n11的第一电压比第二节点n12的电压高2vth，否则第一栅极放电或充电晶体管dt1和第二栅极放电或充电晶体管dt2可不被操作。也就是说，第一栅极放电或充电晶体管dt1和第二栅极放电或充电晶体管dt2可仅在泵浦操作(升压操作或降压操作)之后的放电操作或充电操作期间被操作，并且可在泵浦操作期间被操作。与图中示出的不同，三个或更多个栅极放电和充电晶体管可连接在第二节点n12与第一节点n11之间。

总而言之，第一升压泵pu1可响应于第一时钟信号clk1和第二时钟信号clk2执行升压操作，并且将升压电压输出至第一节点n11，并且第二降压泵pd2可响应于第三时钟信号clk3和第二时钟信号clk2执行降压操作，并且将降压电压输出至第三节点n13。

第二升压泵pu2可为被构造为在第一节点n11、第五节点n15、第六节点n16和第七节点n17之间与第一升压泵pu1相同。相似地，第一降压泵pd1可为被构造为在第一节点n11、第五节点n15、第六节点n16和第七节点n17之间与第二降压泵pd2相同。第二泵浦电容器cp2、第二栅极泵浦电容器cb2、第二电荷转移晶体管ct2、第二栅极控制晶体管gc2、第三体控制晶体管bc3和第四体控制晶体管bc4、第三栅极放电或充电晶体管dt3和第四栅极放电或充电晶体管dt4以及第一泵浦电容器cp1的操作可对应于上述第一泵浦电容器cp1、第一栅极泵浦电容器cb1、第二电荷转移晶体管ct1、第二栅极控制晶体管gc1、第一体控制晶体管bc1和第二体控制晶体管bc2、第一栅极放电或充电晶体管dt1和第二栅极放电或充电晶体管dt2和第三泵浦电容器cp3的操作。

总而言之，第二升压泵pu2可响应于第三时钟信号clk3和第四时钟信号clk4执行升压操作，并且产生到第五节点n15的升压电压，并且第一降压泵pd1可响应于第一时钟信号clk1和第四时钟信号clk4执行降压操作并且产生到第一节点n11的降压电压。

下面将参照图1和图2描述根据本发明构思的实施例的电荷泵10执行的升压操作。在第二时段t2中，当第一时钟信号clk1处于“高”电平并且第二时钟信号clk2处于“低”电平时，第一泵浦电容器cp1可执行泵浦操作，以将第一节点n11(之前充电至电源电压vdd)泵浦至电压2vdd，并且第一栅极泵浦电容器cb1可为第二节点n12提供0v。第一栅极控制晶体管gc1可被导通，以将电源电压vdd的电荷转移至第二节点n12。第一电荷转移晶体管ct1可被断开。

在这种情况下，第一节点n11的第一电压可比第三节点n13的电压更高。因此，第一体控制晶体管bc1可被导通，因此连接至其第四体的第四节点n14可被电源电压vdd偏置。因此，可防止由于第一栅极控制晶体管gc1的体效应导致不期望地增大阈电压vth。

此外，在第二时段t2中，当第三时钟信号clk3处于“低”电平并且第四时钟信号clk4处于“高”电平时，第二栅极泵浦电容器cb2可执行泵浦操作，以将第六节点n16(之前充电至电压2vdd)泵浦至电压3vdd。因此，第二电荷转移晶体管ct2可被导通，以将电荷从第一节点n11转移至第五节点n15。因此，第二栅极控制晶体管gc2可被断开。

在这种情况下，第一节点n11的第一电压可比第五节点n15的电压更高。因此，第四体控制晶体管bc4可被导通，因此第七节点n17可被电压2vdd偏置。因此，可防止由于第二电荷转移晶体管ct2的体效应导致不期望地增大阈电压。

在第三时段t3中，当第一时钟信号clk1处于“低”电平并且第二时钟信号clk2处于“高”电平时，第一栅极泵浦电容器cb1可执行泵浦操作以将第二节点n12(之前充电至电源电压vdd)泵浦至电压2vdd。第一电荷转移晶体管ct1可被导通以将电荷从第三节点n13转移至第一节点n11。因此，第一栅极控制晶体管gc1可被断开。

在这种情况下，第三节点n13的第三电压可比第一节点n11的第一电压更高。因此，第二体控制晶体管bc2可被导通，因此第四节点n14可被电源电压vdd偏置。因此，可防止由于第一电荷转移晶体管ct1的第一体的效应的导致不期望地增大阈电压。

此外，在第三时段t3中，当第三时钟信号clk3处于“高”电平并且第四时钟信号clk4处于“低”电平时，第二泵浦电容器cp2可执行泵浦操作以将第五节点n15(之前充电至电压2vdd)泵浦至电压3vdd，并且第二栅极泵浦电容器cb2可为第六节点n16提供0v。第二电荷转移晶体管ct2可被断开。第二栅极控制晶体管gc2可被导通，以向第六节点n16提供电压2vdd。

在这种情况下，第五节点n15的电压可比第一节点n12的电压更高。因此，第三体控制晶体管bc3可被导通，因此第七节点n17可被电压2vdd偏置。因此，可防止由于第二栅极控制晶体管gc2的体效应导致不期望地增大阈电压。

第一升压泵pu1和第二升压泵pu2可响应于第一时钟信号clk1至第四时钟信号clk4重复地执行升压操作，以将第一节点n11的第一电压升压至电压2vdd，并且将第五节点n15的电压升压至电压3vdd。

下面将参照图1和图2描述通过根据本发明构思的实施例的电荷泵10执行的降压操作。

在第二时段t2中，当第一时钟信号clk1处于“高”电平并且第四时钟信号clk4处于“高”电平时，第二栅极泵浦电容器cb2可为第六节点n16(之前放电至电压-vdd)提供0v。第二电荷转移晶体管ct2可被导通，以将电荷从第一节点n11转移至第五节点n15。第一泵浦电容器cp1可执行泵浦操作，以将第一节点n11泵浦至电压-vdd。在这种情况下，第二栅极控制晶体管gc2可被导通，以将电压–vdd的电荷转移至第六节点n16。第二电荷转移晶体管ct2可被断开。

在这种情况下，第五节点n11的电压可比第一节点n15的电压更高。因此，第三体控制晶体管bc3可被导通，因此第七节点n17可被电压-vdd偏置。因此，可防止由于第二栅极控制晶体管gc2的体效应导致不期望地增大阈电压。

此外，在第二时段t2中，当第二时钟信号clk2处于“高”电平并且第三时钟信号clk3处于“低”电平时，第三泵浦电容器cp3和第一栅极泵浦电容器cb1可不执行泵浦操作。

在第三时段t3中，当第一时钟信号clk1处于“低”电平并且第四时钟信号clk4处于“低”电平时，第一泵浦电容器cp1和第二栅极泵浦电容器cb2可不执行泵浦操作。

此外，在第三时段t3中，当第二时钟信号clk2处于“高”电平并且第三时钟信号clk3处于“高”电平时，第一栅极泵浦电容器cb1可执行泵浦操作，以将第二节点n12(之前放电至电压-2vdd)泵浦至电压-vdd。第一电荷转移晶体管ct1可被导通，以将电荷从第三节点n13转移至第一节点n11。第三泵浦电容器cp3可执行泵浦操作以将第三节点n13(之前放电至电压-vdd)泵浦至电压-2vdd。在这种情况下，第一栅极控制晶体管gc1可被导通以将电压-2vdd转移至第二节点n12。第一电荷转移晶体管ct1可被断开。

在这种情况下，第三节点n13的第三电压可比第一节点n11的第一电压更高。因此，第一体控制晶体管bc1可被导通，因此第四节点n14可被电压-2vdd偏置。因此，可防止由于第一栅极控制晶体管gc1的体效应导致不期望地增大阈电压。

第一降压泵pd1和第二降压泵pd2可响应于第一时钟信号clk1至第四时钟信号clk4重复地执行降压操作，并且为第三节点n13提供电压-2vdd。

在升压操作或降压操作之后，电荷泵10可执行放电操作或充电操作。在放电操作或充电操作期间，可将电荷从输入/输出端子vin/vout经第一电荷转移晶体管ct1和第二电荷转移晶体管ct2放电或充电至输出/输入端子vout/vin。

在放电操作期间，随着第一节点n11和第五节点n15的电压降低，第二节点n12和第六节点n16的电压可被第一栅极放电或充电晶体管dt1和第二栅极放电或充电晶体管dt2以及第三栅极放电或充电晶体管dt3和第四栅极放电或充电晶体管dt4降低。例如，当第一节点n11的电压和第五节点n15的电压降低至1v时，第二节点n12的电压和第六节点n16的电压可降低至电压1v+2vth。在充电操作期间，随着第一节点n11的电压和第五节点n15的电压增大，第二节点n12的电压和第六节点n16的电压可被第一栅极放电或充电晶体管dt1和第二栅极放电或充电晶体管dt2以及第三栅极放电或充电晶体管dt3和第四栅极放电或充电晶体管dt4增大。例如，当第一节点n11的电压和第五节点n15的电压增大至1v时，第二节点n12的电压和第六节点n16的电压可增大至电压1v+2vth。

因此，在根据本发明构思的实施例的电荷泵10中，在升压操作之后的放电操作期间和在降压操作之后的充电操作期间，不仅第一节点n11和第五节点n15而且第二节点n12和第六节点n16均被放电或充电，从而精确地执行升压操作和降压操作。

虽然以上为了便于解释通过将电荷泵与升压泵和降压泵区分开来示出和描述了本发明构思，实际上，根据本发明构思的实施例的电荷泵可具有多个升压泵串联的结构。

虽然上述图1的电荷泵10示为包括二级升压泵pu1和pu2以及二级降压泵pd1和pd2，但是，与图1所示的不同，根据本发明构思的实施例的电荷泵可包括一级升压泵pu1、一级降压泵pd1或者一级升压泵pu1和一级降压泵pd2二者。当图1的电荷泵10包括一级升压泵pu1和一级降压泵pd2时，第一节点n11可用作输出/输入端子vout/vin。当图1的电荷泵10包括一级升压泵pu1和一级降压泵pd2时，可响应于图2所示的处于“高”电平的第一时钟信号clk1和处于“低”电平的第二时钟信号clk2执行升压操作，并且可响应于图2所示的处于“高”电平的第三时钟信号clk3和处于“高”电平的第二时钟信号clk2执行降压操作，从上述升压操作和降压操作中可清楚地看出这些。

另外，上述图1的电荷泵10包括第一体控制晶体管bc1和第二体控制晶体管bc2以及第三体控制晶体管bc3和第四体控制晶体管bc4，但是与图1所示的不同，可省略第一体控制晶体管bc1至第四体控制晶体管bc4。

图3是示出根据示例实施例的高电压产生器的示图，图4是示出包括在图3所示的高电压产生器中的电荷泵的框图。

参照图3，高电压产生器100可包括电荷泵10’、时钟产生器12、第一比较器14、第一调节器16和高电压放电器18。第一调节器16可包括第一电阻器r1和第二电阻器r2以及第三开关sw3。

下面将描述图3所示的块的功能。

电荷泵10’可响应于第一时钟信号clk1至第四时钟信号clk4通过泵浦经输入端子vin施加的电压(例如，电源电压vdd)来经输出端子vout输出正高电压。电荷泵10’可包括图1所示的第一升压泵pu1和第二升压泵pu2，但是可不包括第二开关sw2，并且第二泵浦电容器cp2可直接连接至第五节点n15。

如图4所示，电荷泵10’可具有第一升压泵pu1至第n升压泵pun串联的结构。在这种情况下，第一升压泵pu1至第n升压泵pun中的奇数序号的升压泵中的每一个可响应于第一时钟信号clk1和第二时钟信号clk2执行升压操作，并且其他的偶数序号的升压泵中的每一个可响应于第三时钟信号clk3和第四时钟信号clk4执行升压操作，从而当经输入端子vin施加电源电压vdd时，正高电压(n+1)vdd可经输出端子vout输出。例如，当n为十时，电荷泵10’可产生正高电压11vdd。

再参照图3，时钟产生器12能够响应于第一使能信号en1产生如图2所示的第一时钟信号clk1至第四时钟信号clk4。

第一比较器14可将第八节点n18的电压与第一参考电压vref1进行比较，并且可在第八节点n18的电压低于第一参考电压vref1时激活第一使能信号en1，并且可在第八节点n18的电压等于或大于第一参考电压vref1时，将第一使能信号en1去激活。

当第三开关sw3响应于第一调节器使能信号ren1被接通时，可使第一调节器16能够通过第一电阻器r1和第二电阻器r2划分输出端子vout的电压，并且经第八节点n18产生分电压。

高电压放电器18可将输出端子vout的电压放电。例如，在输出端子vout的电压达到目标正高电压vpp之后，当第三开关sw3响应于第一调节器使能信号ren1被断开时，可将正高电压vpp放电至输出端子vout。

图5是示出根据示例实施例的高电压产生器的示图，并且图6是示出包括在图5所示的高电压产生器中的电荷泵的框图。

参照图5，高电压产生器200可包括电荷泵10”、时钟产生器12’、第二比较器20、第二调节器22和高电压充电器24。第二调节器22可包括第四开关sw4以及第三电阻器r3和第四电阻器r4。

下面将描述图5所示的块的功能。

电荷泵10”可响应于第一时钟信号clk1至第四时钟信号clk4通过泵浦经输入端子vin施加的电压(例如，地电压vss)来经输出端子vout产生负高电压。电荷泵10”可包括图1所示的第一降压泵pd1和第二降压泵pd2，而不包括第二开关sw2，并且第三泵浦电容器cp3可连接至第三节点n13。

如图6所示，电荷泵10”可具有第一降压泵pd1至第k降压泵pdk串联的结构。在这种情况下，第一降压泵pd1至第k降压泵pdk中的奇数序号的降压泵中的每一个可响应于第一时钟信号clk1和第四时钟信号clk4执行降压操作，并且其他的偶数序号的降压泵中的每一个可响应于第三时钟信号clk3和第二时钟信号clk2执行降压操作，从而当经输入端子vin施加地电压vss时，可经输出端子vout输出负高电压-kvdd。例如，当k为十时，电荷泵10”可产生负高电压-10vdd。

再参照图5，时钟产生器12能够响应于第二使能信号en2产生第一时钟信号clk1至第四时钟信号clk4，如图2所示。

第二比较器20可将第九节点n19的电压与第二参考电压vref2进行比较，并且可在第九节点n19的电压高于第二参考电压vref2时激活第二使能信号en2，并且可在第九节点n19的电压小于或等于第二参考电压vref2时，将第二使能信号en2去激活。

当第四开关sw4响应于第二调节器使能信号ren2被接通时，可使第二调节器22能够通过第三电阻器r3和第四电阻器r4划分输入端子vin的电压，并且经第九节点n19输出分电压。

高电压充电器24可通过负高电压为输入端子vin充电。例如，在输入端子vin的电压达到目标负高电压之后，当第四开关sw4响应于第二调节器使能信号ren2被断开时，可将输入端子vin充电至负高电压。

图7是示出根据示例实施例的高电压产生器的示图。

参照图7，高电压产生器300可包括第一高电压产生器310和第二高电压产生器320以及开关单元330。开关单元330可包括第五开关sw5至第八开关sw8。

下面将描述图7所示的块的功能。

第一高电压产生器310可通过泵浦经输入端子in施加的输入电压(例如，电源电压vdd)来产生中间高电压vm。

第二高电压产生器320可通过泵浦输入电压in或经第五开关sw5施加的中间高电压vm来产生最终高电压vp。

第一高电压产生器310和第二高电压产生器320中的每一个可具有与图3的高电压产生器100或者图5的高电压产生器200相同构造。

第五开关sw5可在模式信号m处于“低”电平时将输入端子in的电压输出至第二高电压产生器320，并且可在模式信号m处于“高”电平时将中间高电压vm输出至第二高电压产生器320。

当模式信号m处于“低”电平时，第六开关sw6可接通以经第一输出端子out1输出中间高电压vm。

当模式信号m处于“低”电平时，第七开关sw7可接通以经第一输出端子out1输出中间高电压vm。

当模式信号m处于“高”电平时，第八开关sw8可接通以经第二输出端子out2输出最终高电压vp。

也就是说，图7的高电压产生器300可在模式信号m处于“低”电平时，经第一输出端子out1输出从第一高电压产生器310和第二高电压产生器320输出的中间高电压vm，并且可在模式信号m处于“高”电平时，经第二输出端子out2输出从第一高电压产生器310和第二高电压产生器320输出的最终高电压vp。

图7的高电压产生器300可根据模式信号m产生两个不同的正高电压或者两个不同的负高电压。例如，中间高电压vm可为5vdd，并且最终高电压vp可为10vdd。可选地，中间高电压vm可为-5vdd，并且最终高电压vp可为-10vdd。

图7的高电压产生器300可具有产生相同的中间高电压vm的第一高电压产生器310和第二高电压产生器320并联以产生中间高电压vm的结构。可替换地，与图7所示的不同，第一高电压产生器310和第二高电压产生器320之一可为被构造为通过泵浦输入端子in的电压来产生中间高电压vm。

图8是示出根据示例实施例的高电压产生器的示图。

参照图8，除图3所示的高电压产生器100的构造之外，高电压产生器400还可包括图5所示的第二比较器20、第二调节器22和高电压充电器24。

通过参照图3和图5所示的块的上述功能，将容易地理解图8所示的块的功能，因此将省略对其的描述。

当模式信号m处于“低”电平时，电荷泵10可响应于第一时钟信号clk1至第四时钟信号clk4，通过使经输入端子vin施加的输入电压(例如，电源电压vdd)升压来经输出端子vout输出正高电压。

相反，当模式信号m处于“高”电平时，电荷泵10可响应于第一时钟信号clk1至第四时钟信号clk4，通过使经输出端子vout施加的输入电压(例如，地电压vss)降压，来经输入端子vin输出负高电压。

电荷泵10可如图1所示被构造或者可具有图1所示不同的i个升压泵pu1至pui或者i个降压泵pd1至pdi串联的结构。

时钟产生器12可在模式信号m处于“高”电平时，响应于第一使能信号en1产生第一时钟信号clk1至第四时钟信号clk4，并且可在模式信号m处于“低”电平时，响应于第二使能信号en2产生第一时钟信号clk1至第四时钟信号clk4。可如图2所示的那样产生第一时钟信号clk1至第四时钟信号clk4。

当模式信号m处于“低”电平时，第一比较器14、第一调节器16和高电压放电器18可执行如上参照图3所述的操作。

当模式信号m处于“高”电平时，第二比较器20、第二调节器22和高电压充电器24可执行如上参照图5所述的操作。

也就是说，当模式信号m处于“低”电平时，图8的高电压产生器400可通过使经输入端子vin施加的输入电压(例如，电源电压vdd)升压，来经输出端子vout输出正高电压。当模式信号m处于“高”电平时，高电压产生器400可通过使经输出端子vout施加的输入电压(例如，地电压vss)降压，来经输入端子vin输出负高电压。

图9是示出根据示例实施例的高电压产生器的示图。

参照图9，高电压产生器500可包括高电压产生器510和开关单元520。开关单元520可包括第九开关sw9至第十二开关sw12。

下面将描述图9所示的块的功能。

当模式信号m处于“低”电平时，高电压产生器510可通过泵浦经第一输入端子in1施加的第一输入电压(例如，电源电压vdd)来产生正高电压。当模式信号m处于“高”电平时，高电压产生器510可通过泵浦第二输入电压(例如，地电压vss)来产生负高电压。

当模式信号m处于“低”电平时，第九开关sw9可接通，以将第一输入电压转移至高电压产生器510。

当模式信号m处于“高”电平时，第十开关sw10可接通，以将从高电压产生器510输出的负高电压转移至第二输出端子out2。

当模式信号m处于“低”电平时，第十一开关sw11可接通，以将从高电压产生器510输出的正高电压转移至第一输出端子out1。

当模式信号m处于“高”电平时，第十二开关sw12可接通，以将经第二输入端子in2施加的第二输入电压in2转移至高电压产生器510。

也就是说，图9的高电压产生器500可在模式信号m处于“低”电平时，通过使第一输入电压in1升压，来经第一输出端子out1输出正高电压，并且可在模式信号m处于“高”电平时，通过使第二输入电压降压，来经第二输出端子out2输出负高电压。

图10是根据示例实施例的高电压产生器的电荷泵的第一体控制晶体管的剖视图。

参照图10，第一体控制晶体管bc1可形成在p+阱中，其具有包括形成在p型衬底psub中的n+阱和形成在n+阱中的p+阱的三阱结构。第一体控制晶体管bc1可包括形成在p+阱中的n+源极s和n+漏极d、形成在n+源极s与n+漏极d之间的p+阱的上部上的栅极g和p+体b1。p+体b1可连接至第一体节点，例如，第四节点n14或第七节点n17。形成在n+阱中的n+体b2可连接至产生最高电压的端子(例如，输出端子vout或输入端子vin)。可将地电压施加至形成在p型衬底psub中的p+体b3。

虽然未示出，但是包括在作为电荷泵的一个升压泵或一个降压泵中的第一栅极控制晶体管gc1、第一电荷转移晶体管ct1和第二体控制晶体管bc2可以以与第一体控制晶体管bc1相似的三阱结构形成。也就是说，电荷泵的升压泵或降压泵中的每一个的nmos晶体管可以在具有相同三阱结构的p+阱中形成。

虽然未示出，但是第一栅极控制晶体管gc1、第一电荷转移晶体管ct1、第一体控制晶体管bc1和第二体控制晶体管bc2、第二电荷转移晶体管ct2、第二栅极控制晶体管gc2以及第三体控制晶体管bc3和第四体控制晶体管bc4可实现为p型金属氧化物半导体(pmos)晶体管。在这种情况下，在图10的三阱结构中，p型衬底、n+阱和p+阱可分别由n型衬底、p+阱和n+阱替代。形成在p+阱中的n+源极s、n+漏极d、p+体b1可分别由p+漏极、p+源极和n+体替代。形成在n+阱中的n+体b2可由p+体替代，并且形成在n型衬底中的p+体b3可由n+体替代。

图11是示出根据示例实施例的闪速存储器装置的框图。

参照图11，闪速存储器装置600可包括行解码器60、行驱动器62、驱动电压产生器64、控制逻辑单元66、闪速存储器单元阵列68、列解码器70和页缓冲器72。行驱动器62可包括擦除线驱动器62-2、源极线驱动器62-4、耦合线驱动器62-6和字线驱动器62-8。驱动电压产生器64可包括第一高电压产生器64-2、第二高电压产生器64-4和电压产生器64-6。

下面将描述图11所示的块的功能。

行解码器60可对行地址ra进行解码，以产生用于选择行线的行选择信号rl。虽然未示出，但是行线可包括字线、耦合线、源极线和擦除线。

擦除线驱动器62-2可响应于行选择信号rl产生擦除线选择信号el。

源极线驱动器62-4可响应于行选择信号rl产生源极线选择信号sl。

耦合线驱动器62-6可响应于行选择信号rl产生耦合线选择信号cl。

字线驱动器62-8可响应于行选择信号rl产生字线选择信号wl。

第一高电压产生器64-2可响应于编程命令pgm通过使电源电压vdd升压来产生中间高电压vm，并且可响应于擦除命令ers通过使电源电压vdd升压来产生第一正高电压vp1。第一高电压产生器64-2可实施为图7所示的高电压产生器。例如，第一高电压产生器64-2可响应于编程命令pgm(当图7所示的模式信号m处于“低”电平时)产生5v的中间高电压vm，并且可响应于擦除命令ers(当图7的模式信号m处于“高”电平时)产生10v的第一正高电压vp1。

第二高电压产生器64-4可响应于编程命令pgm通过使电源电压vdd升压来产生第二正高电压vp2，并且可响应于擦除命令ers通过使地电压vss升压来产生负高电压vn。第二高电压产生器64-4可响应于编程命令pgm(当图9的模式信号m处于“低”电平时)产生第二正高电压vp2，并且可响应于擦除命令ers(当图9的模式信号m处于“高”电平时)产生-8v的负高电压vn。

电压产生器64-6可响应于编程命令pgm接收电源电压vdd并产生字线选择电压vh，并且可响应于擦除命令ers接收并产生地电压vss。

控制逻辑单元66可通过对命令信号com进行解码来产生编程命令pgm和擦除命令ers。虽然未示出，但是控制逻辑单元66还可通过对命令信号com进行解码来产生读命令。另外，控制逻辑单元66可接收地址信号add并且产生行地址ra和列地址ca。

闪速存储器单元阵列68可响应于编程命令pgm对通过字线选择信号wl、耦合线选择信号cl、源极线选择信号sl、擦除线选择信号el和列选择信号csl选择的存储器单元中的数据进行编程，并且可响应于擦除命令ers擦除在所有存储器单元中的编程后的数据。

列解码器70可通过对列地址ca进行解码来产生列选择信号csl。

页缓冲器72可响应于编程命令pgm暂时存储数据，并且可经数据线dl将数据data发送至闪速存储器单元阵列68的选择的存储器单元。另外，页缓冲器72可暂时存储经数据线dl从闪速存储器单元阵列68的选择的存储器单元输出的数据，并且可响应于读命令(未示出)输出数据data。

图12是示出根据示例实施例的图11所示的闪速存储器单元阵列68的结构的电路图。闪速存储器单元阵列68可包括按照矩阵形式排列的(x×y)个单位存储器单元um11至umxy。单位存储器单元um11至umxy中的每一个可包括两个存储器单元。

参照图12，单位存储器单元um11至umxy中的每一个可包括第一字栅极晶体管wt1、第一耦合栅极晶体管ct1、擦除栅极晶体管et、第二耦合栅极晶体管ct2和第二字栅极晶体管wt2。第一字栅极晶体管wt1可包括连接至对应的字线wl1、wl2、…或wlx的栅极和连接至对应的位线bl1、bl2、…或bly的漏极。第二字栅极晶体管wt2可包括连接至对应的字线wl1’、wl2’、…或wlx’的栅极和连接至对应的位线bl1、bl2、…或bly的漏极。擦除栅极晶体管et可包括连接至对应的擦除线eg1、eg2、…或egx的栅极以及连接至对应的源极线sl1、sl2、…或slx的源极和漏极。第一耦合栅极晶体管ct1可为在对应的第一字栅极晶体管wt1与对应的源极线sl1、sl2、…或slx之间连接的浮栅晶体管。第二耦合栅极晶体管ct2可为在对应的第二字栅极晶体管wt2与对应的源极线sl1、sl2、…或slx之间连接的浮栅晶体管。

下面将参照图11和图12描述闪速存储器装置的编程操作。

可响应于行选择信号rl选择字线wl1、耦合线cg1、擦除线eg1和源极线sl1。在这种情况下，可响应于编程命令pgm将字线选择电压vh(例如，0.7v)施加至字线wl1，可将第二正高电压vp2(例如，10v)施加至耦合线cl1，并且可将中间高电压vm(例如，5v)施加至擦除线eg1和源极线sl1。响应于列选择信号csl，可选择j条位线bl1至bl16(例如，j表示小于y的数并且可为16(即，一个字))，并且可经位线bl1至bl16施加特定电压(例如，0.3v)。在这种情况下，特定电压(例如，0v)可提供至未选择的字线、耦合线、擦除线和源极线。在这种情况下，可通过热载体注入(hci)在单位存储器单元um11至um16的第一耦合栅极晶体管ct1的浮栅中执行编程操作。也就是说，可在单位存储器单元um11至um16的第一耦合栅极晶体管ct1中对数据(例如，“0”)进行编程。

下面将参照图11和图12描述闪速存储器装置的擦除操作。

可将地电压(0v)施加至字线wl1至wlx和wl1’至wlx’以及源极线sl1至slx，可将负高电压vn(例如，-8v)施加至耦合线cg1至cgx和cg1’至cgx’，并且可将第一正高电压vp1(例如，10v)施加至擦除线eg1至egx。可将地电压(0v)施加至位线bl1至bly。在这种情况下，由于fowler-nordheim隧道效应，所有单位存储器单元um11至umxy的第一耦合栅极晶体管ct1和第二耦合栅极晶体管ct2的浮栅中的电子可能丢失。因此，可擦除所有单位存储器单元um11至umxy的数据。也就是说，可擦除所有单位存储器单元um11至umxy的第一耦合栅极晶体管ct1和第二耦合栅极晶体管ct2的数据(即，可在其中编程数据(例如，“1”))。

如上所述，对于编程操作和擦除操作，在根据本发明构思的实施例的闪速存储器装置中，可使用两个第一高电压产生器64-2和第二高电压产生器64-4产生中间高电压vm、第一正高电压vp1和第二正高电压vp2以及负高电压vn。

上述根据本发明构思的实施例的第一高电压产生器或第二高电压产生器可应用于其它类型的闪速存储器装置。第一高电压产生器或第二高电压产生器不仅可以应用于闪速存储器装置，也还可应用于根据操作模式使用不同的正高电压或者使用正高电压或负高电压的其它装置或者电子装置。

根据本发明构思的示例实施例，高电压产生器能够产生不同正(负)高电压或者根据模式产生正高电压或负高电压。在这种情况下，高电压产生器的电荷泵能够在升压操作或者降压操作之后对电荷转移晶体管的栅极的电荷放电充电，从而在升压操作之后精确执行降压操作或者在降压操作之后执行升压操作。

根据本发明构思的示例实施例，闪速存储器装置能够在编程操作和擦除操作中，通过使用一个高电压产生器，产生不同的正高电压或者产生正高电压和负高电压，从而简化了电路结构。

虽然已经参照附图描述了本发明构思的实施例，但是本领域技术人员应该理解，在不脱离本发明构思的范围和不改变其主要特征的情况下，可作出各种修改。因此，上述实施例应仅被认为是描述性的含义，而不是为了限制的目的。