磁性随机存储器的读出电路的制作方法

1.本发明涉及磁性随机存储器领域，特别涉及一种用于读取磁性随机存储器磁性存储单元信息的读出电路前级设计方案。


背景技术：

2.近年来，采用磁性隧道结(magnetic tunnel junction,mtj)的磁性随机存储器(magnetic radomaccess memory，mram)被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性mtj通常为三明治结构，其中有磁性自由层(free layer，fl)，磁性自由层可以改变磁化方向以记录不同的数据；位于中间的绝缘隧道势垒层(tunnel barrier layer，tbl)；磁性参考层(reference layer，rl)位于隧道势垒层的另一侧，它的磁化方向不变。
3.为能在这种磁电阻组件中记录信息，使用基于自旋动量转移或称自旋转移矩(stt，spin transfer torque)转换技术的写方法，这样的mram称为stt-mram。根据磁极化方向的不同，stt-mram又分为面内stt-mram和垂直stt-mram(即pstt-mram)，后者有更好的性能。在具有垂直各向异性(perpendicular magnetic anisotropy，pma)的磁性隧道结(mtj)中，作为存储信息的自由层，在垂直方向拥有两个磁化方向，即：向上和向下，分别对应二进制中的“0”和“1”或“1”和“0”。
4.磁性随机存储器(mram)作为一种非易失性存储器应用于电子设备的集成电路中，并提供数据存储功能，其中数据通过编程作为mram位单元的一部分的磁性隧道结(mtj)来存储。磁性随机存储器(mram)的优点在于，即使在断电状态下，磁性隧道结(mtj)的位单元仍可以正常保持所存储的信息，这是因为，数据作为磁性元件存储在磁性隧道结(mtj)中。
5.读取mram的过程就是对mtj的电阻进行测量。使用比较新的stt-mram技术，写mram也比较简单：使用比读更强的电流穿过mtj进行写操作。一个自下而上的电流把可变磁化层置成与固定层平行的方向，自上而下的电流把它置成反平行的方向。
6.最基本的磁性随机存储器(mram)单元，由一个磁性隧道结(mtj)和一个存取晶体管组成。存取晶体管的栅极(gate)连接到芯片的字线(word line，wl)负责接通或切断这个存取晶体管，磁性隧道结(mtj)和存取晶体管串接在芯片的位线(bit line，bl)上，读写操作在位线(bl)上进行。存取晶体管的源极(source)接在芯片的源极线(source line，sl)上。
7.一个磁性随机存储器(mram)芯片由一个或多个磁性随机存储器(mram)存储单元的阵列组成，每个阵列有若干外部电路，如行地址解码器用以把收到的地址变成字线(wl)的选择，列地址解码器用以将收到的地址变成位线(bl)的选择，读写控制器用以控制位线(bl)上的读(测量)写(加电流)操作，输入输出控制用以和外部交换数据。现有技术大多读写电路是独立分开的，读取和写入操作时分别采用不同的电路设计。
8.mram的读出电路需要检测mram记忆单元mtj的电阻。由于mtj的电阻随着温度等而漂移，一般的方法是使用芯片上的一些已经被写成高阻态或低阻态记忆单元作为参考单
元，再使用读出放大器(senseamplifier)来比较记忆单元和参考单元的电阻。
9.mram的读出过程是对存储单元电阻的检测和比较。一般通过多个参考单元组合成为一个标准电阻来和存储单元(mtj)进行比较来判定存储单元(mtj)是处于高阻态还是低阻态。
10.读出电路分为前后两个部分，前级首先把两个电阻(待测存储单元电阻和参考标准电阻)的差转变为一个模拟电压信号。如图1为典型磁性随机存储器的读出电路前级示意图，其来自美国专利us08693273。电路设计中，作为电流源工作的读通路负载管p1、p2和p3是相同的pmos管形成电流镜，对每一路提供相同的读电流i
read
。钳位晶体管n1、n2和n3是相同的nmos管，将电阻的差值放大并转换为电压差值v
sense-v
ref
，作为读出电路后级读出放大器(sense amplifier)的输入。其中钳位电压v
clamp
用来控制n1、n2和n3等nmos管的电阻，从而保护存储参考单元mtj
ref_ap
及mtj
ref_p
不被施加高电压影响稳定性，一般采用固定电压。存取晶体管n4，n5和n6是同样的nmos管用来选通或者断开对指定存储单元mtj、mtj
ref_ap
及mtj
ref_p
的访问。图1中的实施例是一路存储单元，对比一路置于p状态(低阻态)的参考单元和一路ap状态(高阻态)下的参考单元mtj
ref_p
及mtj
ref_ap
。实际使用中可以有多路存储单元对比并联的m路ap状态和n路p状态的参考单元。
11.读出电路的后级则是把前一级输出的模拟信号进一步放大为数字信号。为了提高磁性随机存储器(mram)的良率，后级放大器一般使用差分放大器，用于分辨由前级输出微小的电压信号差，以便能正确读出少数离中心值偏离比较大的存储单元。
12.但即使使用差分放大器，由于制造工艺难免有元器件偏差，造成前级读通路输出信号自身的偏差，继而导致读取单元存储状态错误的发生。这个偏差主要由于制造工艺在钳位晶体管(如图1中的n1、n2和n3)上的偏差造成。为了减小偏差，往往将这些mos晶体管做的很大，占用芯片面积，增加了成本。
13.另一方面，在已知设计中，钳位晶体管n1、n2和n3(nmos)被设置工作在饱和放大区。mos晶体管源漏极之间的偏压v
ds
至少需要大于其过驱动电压v
d,sat.
。这样占用了一定的电源电压余量，提高了电路对工作电压的要求。


技术实现要素：

14.为了解决现有技术的问题，本发明提供了一种磁性随机存储器(mram)的读出电路，利用存储单元自身存取晶体管的信号放大特性，放大并读取待测存储单元的状态。从而以更小的电路面积，在更低的可工作电压下，实现对存储单元的读取操作。
15.本技术的目的及其所解决的技术问题，是采用以下技术方案来实现的。一种磁性随机存储器的读出电路，用于读取磁性随机存储器磁性存储单元信息的前级读出电路，所述磁性存储单元包括磁性隧道结和存取晶体管，其特征在于，一读通路负载管用以提供读操作的基准电流至待测的磁性存储单元；所述磁性存储单元的存取晶体管串联连接所述读通路负载管，存取晶体管另一端电性连接磁性隧道结的一端，且在给定的字线电压偏置下，所述存取晶体管被设置于饱和区，形成共栅极放大器。藉此所述读通路负载管与存取晶体管连接节点形成放大输出的读取电压，所述读取电压和参考电压一起作为读通路下一级电压灵敏放大器的输入。
16.在本技术的实施例中，所述读通路负载管为p沟道金属氧化物半导体场效应晶体
管(pmos)，所述存取晶体管为n沟道金属氧化物半导体场效应(mos)晶体管(nmos)，且所述存取晶体管的漏极耦合到读通路负载管的漏极，所述存取晶体管的源极耦合到磁性隧道结的一端。
17.在本技术的实施例中，所述参考电压可以在给定的读电流下，通过多路预先被设置为平行态电阻(rp)和反平行态电阻(rap)的磁性隧道结参考存储单元并联形成标准电阻而形成；或所述参考电压也可以在给定的读电流下，通过配置高精度薄膜电阻产生。
18.在本技术的实施例中，所述电压灵敏放大器将输入的读取电压和参考电压完成大小比较，再由一锁存器接受比较结果转换成数字信号，从而完成对所选中磁性存储单元阻态信息的读取操作。
19.本技术的磁性随机存储器的读出电路，用于读取磁性随机存储器磁性存储单元信息的前级读出电路，方案利用存储单元自身存取晶体管的信号放大特性，同时作为选通开关和放大器，放大并读取待测存储单元的状态。这样减少了前级读通路所用到的金属-氧化物-半导体(mos)晶体管数目。在实际存储芯片的设计中，对于一个完整的存储阵列，往往配置有多条读通路，本发明技术将会减小芯片的整体面积。且本发明由于复用了存储单元自身的存取nmos晶体管，减少了读通路上的元器件占用的电源电压余量，从而降低了可工作电压。
附图说明
20.图1为典型磁性随机存储器的读出电路前级示意图。图2为本发明磁性随机存储器的读出电路示意图。图3为本发明读出电路的实施例示意图。图4为本发明实施例中的电路放大灵敏度与存取晶体管(nmos)栅极电压曲线关系图。图5为本发明实施例电路工作的时序图。符号说明
21.(习知)读通路负载管p1、p2、p3，钳位晶体管n1、n2、n3，存取晶体管n4、n5、n6，待测存储单元mtj，存储参考单元mtj
ref_ap
、mtj
ref_p
。
22.(本发明)前级读出电路100，电压灵敏放大器200，锁存器300，磁性隧道结mtj、mtj
ref
，存取晶体管n10、n20，读通路负载管p10、p20，数字信号data，传输门开关t1、t2、t3、t4。
具体实施方式
23.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
24.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清
楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
25.如图2为本发明磁性随机存储器的读出电路示意图，本发明读通路前级的设计主要包括，用于读取磁性随机存储器(mram)磁性存储单元信息的前级读出电路100，所述磁性存储单元包括磁性隧道结mtj和存取晶体管n10，读通路负载管p10用以提供读操作的基准电流至待测的磁性存储单元；所述磁性存储单元的存取晶体管n10串联连接所述读通路负载管p10，存取晶体管n10另一端电性连接磁性隧道结mtj的一端，且在给定的字线电压v
wl
偏置下，所述存取晶体管n10被设置于饱和区，利用自身做为存取开关的所述存取晶体管n10的信号放大特性，同时作为选通开关和放大器。藉此所述读通路负载管p10与存取晶体管n10连接节点形成放大输出的读取电压v
sense
，所述读取电压v
sense
和参考电压v
ref
一起作为读通路下一级电压灵敏放大器200的输入。
26.所述读通路负载管p10为p沟道金属氧化物半导体场效应晶体管(pmos)，所述存取晶体管n10为n沟道金属氧化物半导体场效应(mos)晶体管(nmos)，且所述存取晶体管n10的漏极耦合到读通路负载管p10的漏极，所述存取晶体管n10的源极耦合到磁性隧道结mtj的一端。
27.在给定的电压vp偏置下，pmos管的读通路负载管p10提供对mtj读操作的基准电流i
read
。在给定的字线电压v
wl
偏置下，nmos管的存取晶体管n10被设置于饱和区。读出电路前级被配置为一个经典的共栅极放大器，此放大器的输出v
sense
和参考电压vref一起作为读通路下一级电压灵敏放大器200的输入。
28.在本技术的实施例中，所述参考电压v
ref
系在给定的读电流i
read
下，通过多路预先被设置为平行态电阻(rp)和反平行态电阻(rap)的参考用磁性隧道结参考存储单元并联形成标准电阻而形成；或所述参考电压v
ref
系在给定的读电流i
read
下，通过配置高精度薄膜电阻产生。所述磁性隧道结mtj的组态为“p”平行态及“ap”反平行态，其中“p”状态“0”，“ap”状态为“1”，平行态电阻为rp和反平行态电阻为rap。
29.在实施中，所述电压灵敏放大器200将输入的读取电压v
sense
和参考电压v
ref
完成大小比较，再由一锁存器300接受比较结果并转换成数字信号data，从而完成所选中磁性存储单元组态(“p”状态或“ap”状态)信息的读取操作。
30.以下给出一个本发明的具体实施例，进一步阐述电路设计原理。请再参阅图3为本发明读出电路的实施示意图，图4为本发明实施例中的电路放大灵敏度与存取晶体管(nmos)栅极电压曲线关系图。
31.以磁性随机存储器(mram)存储阵列选中第i行、第j列为待测存储单元对象为例。具体实施例中前级读通路包括电流镜、传输门开关管、待测存储单元(包括磁性隧道结mtj和存取晶体管n10)以及用于产生v
ref
信号的参考单元(包括磁性隧道结mtj
ref
和存取晶体管n20)。读通路负载管p10和p20是相同的pmos晶体管，构成电流镜提供读电流i
read
。传输门开关t1，t2，t3和t4是相同的互补金属氧化物半导体(mos)传输门，作为列译码器的开关管选通存储阵列中的第j列以及相对应的参考单元列。存取晶体管n10和n20是相同的nmos晶体管，在本发明中被复用为存储单元的开关晶体管(选通阵列中的第i行)和信号放大器。mtj
ref
是参考标准电阻，在实施列中被设置为6.5kohm。电压灵敏放大器200和锁相器300作为读电路的后级，将前级输入的模拟电压信号v
sense-v
ref
放大并转换成数字信号data，完成对待测存储单元磁性隧道结mtj阻态信息的读取操作。
32.字线电压v
wl[i]
偏置的选择，决定了存取晶体管n10和n20的工作区域和放大特性，也就是读出前级放大器的灵敏度。通过调制字线电压v
wl[i]
，使得开关晶体管n10和n20的mos晶体管工作在饱和区，同时满足v
sense
节点上下电阻接近相等时，前级电路的灵敏度接近最大值。如图4所示，在mtj
ref
＝6.5k，v
wl[i]
＝0.9v时，nmos晶体管工作在饱和放大区(saturation region)，电路灵敏度为0.15mv/ohm，接近最优值。当v
wl[i]
＝1.2v时，nmos晶体管工作在线性区(linear region)，不具备放大特性，电路灵敏度很小。标准电压vbl偏置可设置为电源电压vdd或更低。逻辑信号bit[j]电平设置为vdd或gnd，用来打开或关断传输门开关t1，t2，t3和t4。
[0033]
图5为本发明实施例电路工作的时序图。当逻辑信号bit[j]为高电平时，传输门开关t1，t2，t3和t4被打通，存储阵列中的第j列以及对应的用于产生参考电压v
ref
的参考单元列被选中。之后标准电压vbl和字线电压v
wl[i]
依次被设置为高电平，存储单元的第i行被选中。随后读通路上，基准读电流i
read
产生。此时刻，待测单元电阻与参考电阻的差值通过存取晶体管n10和n20放大并转换成电压差值v
out
＝v
sense-v
ref
。当v
out
信号稳定建立后，电压灵敏放大器200的使能信号d1被置为高电平，电压灵敏放大器200将读通路前级的模拟输出信号进一步放大，并将比较结果送至锁存器300。使能信号d2为高电平时，锁存器300将输入信号转换成数字信号data。若磁性隧道结mtj为r
p
态，所以v
sense
–
v
ref
<0，得到的数字信号data为低电平(read”0”)。若磁性隧道结mtj为r
ap
态，所以v
sense
–
v
ref
>0，得到的数字信号data为高电平(read”1”)。
[0034]
整体而言本发明相比于当前读出电路前级的设计，本发明有以下优点。1.更小的电路面积，且降低了成本。与美国专利us patent 08693273技术相比，本发明未使用尺寸较大的钳位晶体管，而是复用了存储单元自身的存取晶体管同时作为单元选通开关和放大器来放大存储单元电阻与参考标准电阻的差值。这样减少了前级读通路所用到的晶体管(nmos)数目。更重要的，在实际磁性随机存储器(mram)芯片的设计中，对于一个完整的存储阵列，往往配置有多条读通路。本发明设计的实施将会减小芯片的整体面积。2.更低的可工作电压，可降低功耗。如前面所述，相比于现有技术，本发明由于复用了存储单元自身的存取晶体管，减少了读通路上的元器件占用的电源电压余量，从而降低了可工作电压。
[0035]
本技术的“一实施例中”及“在各种实施例中”等用语被重复地使用。此用语通常不是指相同的实施例；但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。
[0036]
以上所述，仅是本技术的具体实施例而已，并非对本技术作任何形式上的限制，虽然本技术已以具体实施例揭露如上，然而并非用以限定本技术，任何熟悉本专业的技术人员，在不脱离本技术技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本技术技术方案的内容，依据本技术的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本技术技术方案的范围内。