存储器系统、存储器控制器以及操作存储器系统的方法与流程

存储器系统、存储器控制器以及操作存储器系统的方法
1.相关申请的交叉引用
2.本技术要求于2020年3月9日提交的申请号为10-2020-0028860的韩国专利申请的优先权，该韩国专利申请通过引用整体并入本文。
技术领域
3.本公开的实施例涉及一种存储器系统、存储器控制器以及操作存储器系统的方法。


背景技术：

4.例如存储装置的存储器系统基于诸如计算机、移动终端(例如，智能电话或平板电脑)或各种其它电子装置中的任意一种的主机的请求来存储数据。存储器系统可以是被配置成诸如硬盘驱动器(hdd)的将数据存储在磁盘中的类型，或者被配置成诸如固态驱动器(sdd)、通用闪存(ufs)装置或嵌入式mmc(emmc)装置的将数据存储在非易失性存储器中的类型。
5.存储器系统可以进一步包括用于控制存储器装置的存储器控制器。存储器控制器可以接收从主机输入的命令，并且可以基于所接收的命令执行或控制用于读取、写入或擦除存储器系统中包括的易失性存储器或非易失性存储器中的数据的操作。存储器控制器可以驱动用于执行逻辑运算的固件以用于运行或控制这些操作。
6.当由于读取(或尝试读取)存储器装置中的数据的进程中的阈值电压分布的劣化导致读取操作失败时，存储器系统可以执行读取重试操作。当执行读取重试操作时，存储器系统可以在改变用于读取数据的读取偏压之后执行读取重试操作。


技术实现要素：

7.本公开的实施例可以提供一种能够使在阈值电压分布劣化的情况下由于读取重试操作导致的读取性能的劣化最小化的存储器系统、存储器控制器以及操作存储器系统的方法。
8.另外，本公开的实施例可以提供一种能够减少读取重试操作期间的不必要的读取次数的存储器系统、存储器控制器以及操作存储器系统的方法。
9.在一方面，本公开的实施例可以提供一种存储器系统，包括：存储器装置，包括多个存储器区域；以及存储器控制器，被配置成控制存储器装置。
10.当对多个存储器区域的目标存储器区域执行读取重试操作时，存储器控制器可以使用读取重试表中的多个读取偏压之中的、优先读取偏压组中的多个读取偏压中的至少一个来对目标存储器区域执行第一读取重试操作。
11.存储器控制器可以根据第一读取重试操作的结果，使用在读取重试表中的、未在优先读取偏压组中的一个或多个剩余的读取偏压来对目标存储器区域执行第二读取重试操作。
12.此时，当对目标存储器区域执行读取重试操作时，可以在剩余的读取偏压之前选择读取偏压组中的读取偏压。
13.存储器控制器可以控制存储器装置执行第一读取重试操作，直到使用优先读取偏压组中的读取偏压中的一个从目标存储器区域读取数据成功为止，或者直到对于优先读取偏压组中的所有读取偏压从目标存储器区域读取数据都失败为止。
14.例如，当执行第一读取重试操作时，可以基于从多个存储器区域中的任意一个读取数据成功的时间来选择第一读取偏压。
15.作为另一示例，当执行第一读取重试操作时，可以基于在设定时间段期间从多个存储器区域中的任意一个中读取数据成功的次数来选择第一读取偏压。
16.存储器控制器可以基于第一读取重试操作的结果和第二读取重试操作的结果中的至少一个来更新关于优先读取偏压组的信息。
17.在第二读取重试操作中，当基于剩余的读取偏压之中的第二读取偏压从目标存储器区域读取数据成功时，存储器控制器可以将第二读取偏压添加到优先读取偏压组。
18.在这种情况下，当优先读取偏压组中的读取偏压的数量超过读取偏压的阈值数量时，存储器控制器可以将优先读取偏压组中包括的读取偏压之中的一个牺牲读取偏压从优先读取偏压组中逐出。
19.例如，可以基于从多个存储器区域中的任意一个读取数据成功的时间来选择牺牲读取偏压。
20.作为另一示例，可以基于在设定时间段期间从多个存储器区域中的任意一个读取数据成功的次数来选择牺牲读取偏压。
21.在另一方面，本公开的实施例可以提供一种存储器控制器，包括：存储器接口，与包括多个存储器区域的存储器装置通信；以及控制电路，被配置成控制存储器装置。
22.当对多个存储器区域之中的目标存储器区域执行读取重试操作时，控制电路可以使用读取重试表中的多个读取偏压之中的、优先读取偏压组中的多个读取偏压中的至少一个来对目标存储器区域执行第一读取重试操作。
23.控制电路可以根据第一读取重试操作的结果，使用在读取重试表中的、未在优先读取偏压组中的一个或多个剩余的读取偏压对目标存储器区域执行第二读取重试操作。
24.此时，当对目标存储器区域执行读取重试操作时，可以在剩余的读取偏压之前选择优先读取偏压组中的读取偏压。
25.控制电路可以控制存储器装置执行第一读取重试操作，直到使用优先读取偏压组中的读取偏压中的一个从目标存储器区域读取数据成功为止，或者直到对于优先读取偏压组中的所有读取偏压从目标存储器区域读取数据都失败为止。
26.例如，当执行第一读取重试操作时，可以基于从多个存储器区域中的任意一个读取数据成功的时间来选择第一读取偏压。
27.作为另一示例，当执行第一读取重试操作时，可以基于在设定时间段期间从多个存储器区域中的任意一个读取数据成功的次数来选择第一读取偏压。
28.控制电路可以基于第一读取重试操作的结果和第二读取重试操作的结果中的至少一个来更新关于优先读取偏压组的信息。
29.当执行第二读取重试操作时使用剩余的读取偏压中的第二读取偏压从目标存储
器区读取数据成功时，控制电路可以将第二读取偏压添加到优先读取偏压组。
30.在这种情况下，当优先读取偏压组中的读取偏压的数量超过读取偏压的阈值数量时，控制电路可以将一个牺牲读取偏压从优先读取偏压组中逐出。
31.例如，可以基于从多个存储器区域中的任意一个读取数据成功的时间来选择牺牲读取偏压。
32.作为另一示例，可以基于在设定时间段期间从多个存储器区域中的任意一个读取数据成功的次数来选择牺牲读取偏压。
33.一种用于操作存储器系统的方法可以包括以下步骤：使用读取重试表中的多个读取偏压之中的、优先读取偏压组中的多个读取偏压中的至少一个来对目标存储器区域执行第一读取重试操作。
34.操作存储器系统的该方法可以包括以下步骤：根据第一读取重试操作的结果，使用在读取重试表中的、未在优先读取偏压组中的一个或多个剩余的读取偏压对目标存储器区域进一步执行第二读取重试操作。
35.当对目标存储器区域执行读取重试操作时，可以在剩余的读取偏压之前选择优先读取偏压组中的读取偏压。
36.例如，执行第一读取重试操作可以包括基于从多个存储器区域中的任意一个读取数据成功的时间来选择第一读取偏压。
37.作为另一示例，执行第一读取重试操作可以包括基于在设定时间段期间从多个存储器区域中的任意一个读取数据成功的次数来选择第一读取偏压。
38.操作存储器系统的方法可以进一步包括以下步骤：基于第一读取重试操作的结果和第二读取重试操作的结果中的至少一个来更新关于优先读取偏压组的信息。
39.在另一方面，本公开的实施例可以提供一种控制器的操作方法。
40.该操作方法可以包括：控制存储器装置以根据最近成功方案和最多成功的方案中的一种，顺序地使用读取重试表内的组中的一个或多个优先级读取偏压对存储区域执行优先读取重试操作。
41.该操作方法可以包括：当优先读取重试操作失败时，控制存储器装置以使用读取重试表内的普通读取偏压来对存储区域执行普通读取重试操作。
42.该操作方法可以包括：当普通读取重试操作成功时，将普通读取偏压移动到组。
43.移动可以包括：当组中充满现有优先读取偏压时，根据最不近成功方案和最少成功方案中的一种，将现有优先读取偏压中的一个从该组中移出。
44.根据本公开的实施例，可以使在阈值电压分布劣化的情况下由于读取重试操作导致的读取性能的劣化最小化。
45.另外，根据本公开的实施例，可以减少读取重试操作期间不必要的读取次数。
附图说明
46.从结合附图的下列详细描述中，本公开的上述和其它方面、特征和优点将更显而易见，在附图中：
47.图1是示出根据本公开的实施例的存储器系统的配置的示意图；
48.图2是示意性地示出根据本公开的实施例的存储器装置的框图；
49.图3是示意性地示出根据本公开的实施例的存储器装置的存储块的示图；
50.图4是示出根据本公开的实施例的存储器装置的字线和位线的结构的示图；
51.图5是示出根据本公开的实施例的存储器系统执行第一读取重试操作的示例的示图；
52.图6是示出根据本公开的实施例的存储器系统执行第二读取重试操作的示例的示图；
53.图7是示出根据本公开的实施例的存储器系统生成优先读取偏压组的示例的示图；
54.图8是示出根据本公开的实施例的存储器系统对目标存储器区域执行读取重试操作的示例的流程图；
55.图9是示出根据本公开的实施例的存储器系统对目标存储器区域执行第一读取重试操作的示例的流程图；
56.图10是示出根据本公开的实施例的在存储器系统中选择第一读取偏压的标准的示例的示图；
57.图11是示出根据本公开的实施例的在存储器系统中选择第一读取偏压的标准的另一示例的示图；
58.图12是示出根据本公开的实施例的存储器系统将新的读取偏压添加到优先读取偏压组的示例的示图；
59.图13是示出根据本公开的实施例的存储器系统将一个牺牲读取偏压从优先读取偏压组中逐出的示例的示图；
60.图14是示出根据本公开的实施例的在存储器系统中选择牺牲读取偏压的标准的示例的示图；
61.图15是示出根据本公开的实施例的在存储器系统中选择牺牲读取偏压的标准的另一示例的示图；
62.图16是示出根据本公开的实施例的操作存储器系统的方法的流程图；并且
63.图17是示出根据本公开的实施例的计算系统的配置的示图；
具体实施方式
64.在下文中，参照附图详细地描述本公开的实施例。在整个说明书中，对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任意这种短语的不同参考不一定针对相同的实施例。
65.图1是示出根据本公开的实施例的存储器系统100的配置的示意图。
66.参照图1，存储器系统100可以包括被配置成存储数据的存储器装置110以及被配置成控制存储器装置110的存储器控制器120。
67.存储器装置110可以包括多个存储块。存储器装置110可以被配置成响应于从存储器控制器120接收的控制信号而操作。例如，存储器装置110的操作可以包括读取操作、编程操作(也称为“写入操作”)和擦除操作。
68.存储器装置110可以包括存储器单元阵列，该存储器单元阵列包括被配置成存储数据的多个存储器单元(也简称为“单元”)。存储器单元阵列可以存在于存储块内部。
69.例如，存储器装置110可以通过诸如以下的各种类型的存储器中的任意一种来实施：双倍数据速率同步动态随机存取存储器(ddr sdram)、低功率双倍数据速率第四代(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)、rambus动态随机存取存储器(rdram)、nand闪速存储器、垂直nand闪速存储器、nor闪速存储器、电阻式随机存取存储器(rram)、相变存储器(pram)、磁阻随机存取存储器(mram)、铁电随机存取存储器(fram)或自旋转移力矩随机存取存储器(stt-ram)。
70.存储器装置110可以以三维阵列结构来实施。本公开的实施例不仅可适用于具有被配置成导电浮栅的电荷存储层的闪速存储器装置，而且可适用于具有电荷撷取闪存(ctf)的闪速存储器装置，ctf具有被配置为绝缘膜的电荷存储层。
71.存储器装置110可以被配置成从存储器控制器120接收命令和地址，并且访问存储器单元阵列中的、由地址选择的区域。也就是说，存储器装置110可以对存储器装置的、具有与从控制器接收的地址相对应的物理地址的存储器区域执行与所接收的命令相对应的操作。
72.例如，存储器装置110可以执行编程操作、读取操作、擦除操作等。在编程操作期间，存储器装置110可以将数据编程在由地址选择的区域中。在读取操作期间，存储器装置110可以从由地址选择的区域读取数据。在擦除操作期间，存储器装置110可以擦除由地址选择的区域中存储的数据。
73.存储器控制器120可以控制针对存储器装置110的写入(编程)操作、读取操作、擦除操作和后台操作。例如，后台操作可以包括垃圾收集操作(gc)、损耗均衡(wl)操作和/或坏块管理(bbm)操作。
74.存储器控制器120可以在主机的请求下控制存储器装置110的操作。可选地，存储器控制器120可以在没有主机的请求的情况下，诸如例如当对存储器装置110执行一个或多个后台操作时，控制存储器装置110的操作。
75.存储器控制器120和主机可以是分开的装置。在另一实施例中，存储器控制器120和主机可被集成并且被实施成单个装置。在下面的描述中，存储器控制器120和主机是分开的装置。
76.参照图1，存储器控制器120可以包括存储器接口122、控制电路123和主机接口121。
77.主机接口121可以被配置成提供用于与主机通信的接口。
78.当从主机(host)接收命令时，控制电路123可以通过主机接口121接收命令并且可以执行处理所接收的命令的操作。
79.存储器接口122可以连接到存储器装置110以提供用于与存储器装置110通信的接口。也就是说，存储器接口122可以被配置成响应于控制电路123的控制而向存储器装置110和存储器控制器120提供接口。
80.控制电路123可以被配置成通过执行用于对存储器控制器120的整体控制的操作来控制存储器装置110的操作。例如，控制电路123可以包括处理器124和工作存储器125。控制电路123可以进一步包括错误检测/校正电路(ecc电路)126等。
81.处理器124可以控制存储器控制器120的全部操作。处理器124可以执行逻辑运算。处理器124可以通过主机接口121与主机通信。处理器124可以通过存储器接口122与存储器
装置110通信。
82.处理器124可以执行闪存转换层(ftl)的功能。处理器124可以通过ftl将主机提供的逻辑块地址(lba)转换成物理块地址(pba)。ftl可以接收lba并且使用映射表将lba转换为pba。
83.根据映射单位，ftl可以采用各种地址映射方法。典型的地址映射方法包括页面映射方法、块映射方法和混合映射方法。
84.处理器124可以被配置成使从主机接收的数据随机化。例如，处理器124可以使用随机化种子来使从主机接收的数据随机化。经随机化的数据作为待存储的数据被提供到存储器装置110，并且编程在存储器单元阵列中。
85.在读取操作期间，处理器124可以被配置成使从存储器装置110接收的数据去随机化。例如，处理器124可以使用去随机化种子来使从存储器装置110接收的数据去随机化。经去随机化的数据可以被输出到主机。
86.处理器124可以运行固件(fw)以控制存储器控制器120的操作。换言之，处理器124可以控制存储器控制器120的全部操作，并且为了执行逻辑运算，可以在启动期间运行(驱动)加载到工作存储器125中的固件。
87.固件是指在存储器系统100内部运行的程序，并且可以包括各种功能层。
88.例如，固件可以包括闪存转换层(ftl)、主机接口层(hil)和/或闪存接口层(fil)，闪存转换层(ftl)被配置成在由主机host请求存储器系统100来提供的逻辑地址与存储器装置110的物理地址之间转换，主机接口层(hil)被配置成解释由主机向存储器系统100(存储装置)发出的命令并且将该命令传递到ftl，并且闪存接口层(fil)被配置成将由ftl发出的命令传递到存储器装置110。
89.例如，固件可以存储在存储器装置110中，然后被加载到工作存储器125。
90.工作存储器125可以存储驱动存储器控制器120的固件、程序代码、命令或数据条。例如，工作存储器125可以包括作为易失性存储器的静态ram(sram)、动态ram(dram)和/或同步ram(sdram)。
91.错误检测/校正电路126可以被配置成使用错误校正码来检测目标数据的错误位，并且校正检测到的错误位。例如，目标数据可以是工作存储器125中存储的数据或从存储器装置110检索的数据。
92.错误检测/校正电路126可以被实施成使用错误校正码来解码数据。错误检测/校正电路126可以使用各种代码解码器来实施。例如，可以使用执行非系统代码解码的解码器或执行系统代码解码的解码器。
93.例如，错误检测/校正电路126可以针对每条读取数据逐区段地检测错误位。也就是说，每条读取数据可以包括多个区段。如本文所使用的，区段可以指小于闪速存储器的读取单位(页面)的数据单位。构成每条读取数据的区段可以经由地址而相互对应。
94.错误检测/校正电路126可以计算误码率(ber)并且确定是否可以逐区段地进行校正。例如，如果ber高于参考值，则错误检测/校正电路126可以确定相应区段不可校正或“失败”。例如，如果ber低于参考值，则错误检测/校正电路126可以确定相应扇区可校正或“通过”。
95.错误检测/校正电路126可以对所有读取数据条连续地执行错误检测和校正操作。
当读取数据中的区段是可校正的时，错误检测/校正电路126可以省略关于针对下一条读取数据的相应区段的错误检测和校正操作。以这种方式结束针对所有的读取数据条的错误检测和校正操作之后，错误检测/校正电路126可以检测到始终被认为不可校正的区段。可能存在被认为不可校正的一个或多个区段。错误检测/校正电路126可以将关于被认为不可校正的区段的信息(例如，地址信息)传递到处理器124。
96.总线127可以被配置成提供存储器控制器120的构成元件121、122、124、125和126之间的通道。例如，总线127可以包括用于传递各种控制信号和命令的控制总线以及用于传递各种数据的数据总线。
97.上述存储器控制器120的构成元件121、122、124、125和126仅作为示例提供。可以省略上述构成元件中的一个或多个，并且/或者一个或多个这些构成元件可以被集成到单个元件。而且，在一些情况下，除了存储器控制器120的上述构成元件之外，可以添加一个或多个其它构成元件。
98.在下文中，将参照图2更详细地描述存储器装置110。
99.图2是示意性地示出根据本公开的实施例的存储器装置110的框图。
100.参照图2，存储器装置110可以包括存储器单元阵列210、地址解码器220、读取/写入电路230、控制逻辑240和电压生成电路250。
101.存储器单元阵列210可以包括多个存储块blk1至blkz(z是等于或大于2的自然数)。
102.在多个存储块blk1至blkz中，可以设置多条字线wl和多条位线bl，并且可以布置多个存储器单元mc。
103.多个存储块blk1-blkz可以通过多条字线wl连接到地址解码器220。多个存储块blk1-blkz可以通过多条位线bl连接到读取/写入电路230。
104.多个存储块blk1至blkz中的每一个可以包括多个存储器单元。例如，多个存储器单元是非易失性存储器单元，并且可以包括具有垂直沟道结构的非易失性存储器单元。
105.存储器单元阵列210可以被配置成具有二维结构的存储器单元阵列，并且在一些情况下，存储器单元阵列210可以被配置成具有三维结构的存储器单元阵列。
106.存储器单元阵列210中的多个存储器单元中的每一个可以存储至少一位数据。例如，存储器单元阵列210中的多个存储器单元中的每一个存储器单元可以是被配置成存储一位数据的单层单元(slc)、被配置成存储两位数据的多层单元(mlc)或被配置成存储三位数据的三层单元(tlc)。作为另一示例，存储单元阵列210中的多个存储单元中的每一个可以是被配置成存储四位数据的四层单元(qlc)。作为另一示例，存储器单元阵列210可以包括多个存储器单元，该多个存储器单元中的每一个被配置成存储至少五位数据。
107.参照图2，地址解码器220、读取/写入电路230、控制逻辑240和电压生成电路250可以作为被配置成驱动存储器单元阵列210的外围电路而协同操作。
108.地址解码器220可以通过多条字线wl连接到存储器单元阵列210。
109.地址解码器220可以被配置成响应于控制逻辑240的控制而操作。
110.地址解码器220可以通过存储器装置110内部的输入/输出缓冲器来接收地址。地址解码器220可以被配置成解码所接收的地址之中的块地址。地址解码器220可以根据经解码的块地址来选择至少一个存储块。
111.地址解码器220可以从电压生成电路250接收读取电压vread和通过电压vpass。
112.在读取操作期间，地址解码器220可以将读取电压vread施加到被选择存储块内部的被选择字线wl，并且可以将通过电压vpass施加到剩余的未选择字线wl。
113.在编程验证操作期间，地址解码器220可以将由电压生成电路250生成的验证电压施加到被选择存储块内部的被选择字线wl，并且可以将通过电压vpass施加到剩余的未选择字线wl。
114.地址解码器220可以被配置成解码所接收的地址之中的列地址。地址解码器220可以将经解码的列地址传输到读取/写入电路230。
115.存储器装置110可以逐页面地执行读取操作和编程操作。当请求读取操作和编程操作时接收到的地址可以包括块地址、行地址和列地址中的至少一个。
116.地址解码器220可以根据块地址和行地址选择一个存储块和一条字线。列地址可以由地址解码器220解码并且被提供到读取/写入电路230。
117.地址解码器220可以包括块解码器、行解码器、列解码器、和/或地址缓冲器。
118.读取/写入电路230可以包括多个页面缓冲器pb。当存储器单元阵列210执行读取操作时，读取/写入电路230可以作为“读取电路”而操作，并且当存储器单元阵列210执行写入操作时，读取/写入电路230可以作为“写入电路”而操作。
119.读取/写入电路230也被称为包括多个页面缓冲器pb的页面缓冲器电路或数据寄存器电路。读取/写入电路230可以包括参与数据处理功能的数据缓冲器，并且在一些情况下，读取/写入电路230可以进一步包括参与高速缓存功能的高速缓存缓冲器。
120.多个页面缓冲器pb可以通过多条位线bl连接到存储器单元阵列210。为了在读取操作和编程验证操作期间感测存储器单元的阈值电压vth，多个页面缓冲器pb可以将感测电流连续地供应到与存储器单元连接的位线bl，可以根据相应存储器单元的编程状态通过感测节点来感测流动的电流量的变化，并且可以将该电流量的变化作为感测数据而锁存。
121.读取/写入电路230可以响应于从控制逻辑240输出的页面缓冲器控制信号而操作。
122.在读取操作期间，读取/写入电路230感测存储器单元中的数据，临时地存储检索到的数据，并且将数据data输出到存储器装置110的输入/输出缓冲器。在实施例中，除了页面缓冲器pb或页面寄存器之外，读取/写入电路230还可以包括列选择电路。
123.控制逻辑240可以连接到地址解码器220、读取/写入电路230以及电压生成电路250。控制逻辑240可以通过存储器装置110的输入/输出缓冲器接收命令cmd和控制信号ctrl。
124.控制逻辑240可以被配置成响应于控制信号ctrl来控制存储器装置110的全部操作。控制逻辑240可以输出用于调整多个页面缓冲器pb的感测节点的预充电电位电平的控制信号。
125.控制逻辑240可以控制读取/写入电路230以在存储器单元阵列210中执行读取操作。电压生成电路250可以响应于从控制逻辑240输出的电压生成电路控制信号来生成在读取操作期间使用的读取电压vread和通过电压vpass。
126.图3是示意性地示出根据本公开的实施例的存储器装置110存储块blk的示图。
127.参照图3，可以布置并配置存储块blk使得多个页面pg和多个串str相交。
128.多个页面pg对应于多条字线wl，并且多个串str对应于多条位线bl。
129.在存储块blk中，可以将多条字线wl和多条位线bl布置成相交。例如，多条字线wl中的每一条可以沿行方向布置，并且多条位线bl中的每一条可以沿列方向布置。作为另一示例，多条字线wl中的每一条可以沿列方向布置，并且多条位线bl中的每一条可以沿行方向布置。
130.多条字线wl和多条位线bl可以彼此相交，从而定义多个存储器单元mc。每个存储器单元mc可以具有布置在其中的晶体管tr。
131.例如，晶体管tr可以包括漏极、源极和栅极。晶体管tr的漏极(或源极)可以直接地或者经由另一个晶体管tr连接到相应位线bl。晶体管tr的源极(或漏极)可以直接地或者经由另一个晶体管tr连接到源极线(可以是接地)。晶体管tr的栅极可以包括被绝缘体包围的浮栅(fg)和施加来自字线wl的栅电压的控制栅极(cg)。
132.在多个存储块blk1至blkz中的每一个中，第一选择线(也被称为源极选择线或漏极选择线)可以另外地布置在两个最外侧字线之中的更靠近读取/写入电路230的第一最外侧字线的外侧，并且第二选择线(也被称为漏极选择线或源极选择线)可以另外地布置在另一个第二最外侧字线的外侧。
133.在一些情况下，可以在第一最外侧字线和第一选择线之间另外地布置至少一条虚设字线。另外，可以在第二最外侧字线和第二选择线之间另外地布置至少一条虚设字线。
134.在如图3所示的存储块结构的情况下，可以逐页面地执行读取操作和编程操作(写入操作)，并且可以逐存储块地执行擦除操作。
135.图4是示出根据本公开的实施例的存储器装置100的字线wl和位线bl的结构的示图。
136.参照图4，存储器装置110具有其中存储器单元mc集中的内核区域以及对应于除了该内核区域之外的剩余区域的辅助区域。辅助区域支持存储器单元阵列210的操作。
137.内核区域可以包括页面pg和串str。在内核区域中，多条字线wl1至wl9和多条位线bl被布置成相交。
138.字线wl1至wl9可以连接到行解码器410。位线bl可以连接到列解码器420。对应于图2的读取/写入电路230的数据寄存器430可以存在于在多条位线bl和列解码器420之间。
139.多条字线wl1至wl9可以对应于多个页面pg。
140.例如，如图4所示，多条字线wl1至wl9中的每一条可以对应于一个页面pg。相反，当多条字线wl1至wl9中的每一条具有较大大小时，多条字线wl1至wl9中的每一条可以对应于至少两个(例如，两个或四个)页面pg。每个页面pg是与进行编程操作和读取操作有关的最小单位，并且在进行编程操作和读取操作时，相同页面pg内的所有存储器单元mc可以同时执行操作。
141.多条位线bl可以连接到列解码器420。在位线bl之中，奇数编号的位线bl与偶数编号的位线bl区分开。
142.为了访问存储器单元mc，地址可以首先通过输入/输出端，然后通过行解码器410和列解码器420进入到内核区域，从而可以指定相应目标存储器单元。如本文所使用的，指定目标存储器单元是指访问在连接到行解码器410的字线wl1至wl9和连接到列解码器420的位线bl之间的相交点处的存储器单元mc中的一个，以用于将数据编程在该存储器单元mc
中或从该存储器单元mc中读取经编程的数据。
143.第一方向(例如，x轴方向)上的页面pg由被称为字线wl的公用线来界定，并且第二方向(例如，y轴方向)上的串str由被称为位线bl的公用线来界定(连接)。如本文所使用的，共同界定是指通过相同的材料在结构上连接，并且在电压施加期间同时接收相同的电压。由于先前存储器单元mc两端的电压降，所以施加到串联地连接的存储器单元mc之中的中间位置或最后位置处的存储器单元mc的电压可能与施加到处于第一位置的存储器单元mc的电压和施加到处于最后位置的存储器单元mc的电压略有不同。
144.因为通过存储器装置110的包括编程操作和读取操作的所有数据处理均经由数据寄存器430进行，所以数据寄存器430发挥了重要作用。如果通过数据寄存器430的数据处理被延迟，则所有其它区域需要等待，直到数据寄存器430完成数据处理为止。另外，数据寄存器430的性能的劣化可能使存储器装置110的整体性能劣化。
145.参照图4示出的示例，在一个串str中，可以存在连接到多条字线wl1至wl9的多个晶体管tr1至tr9。存在多个晶体管tr1至tr9的区域对应于存储器单元mc。如本文所使用的，多个晶体管tr1至tr9是指包括控制栅极cg和浮栅fg的晶体管。
146.多条字线wl1至wl9包括两个最外侧字线wl1和wl9。第一选择线dsl可以另外地布置在两个最外侧字线wl1和wl9之中就信号路径而言更靠近数据寄存器430的第一最外侧字线wl1的外侧，并且第二选择线ssl可以另外地布置另一个第二最外侧字线wl9的外侧。
147.由第一选择线dsl控制导通/关断的第一选择晶体管d-tr具有与第一选择线dsl连接的栅电极，但不包括浮栅fg。由第二选择线ssl控制导通/关断的第二选择晶体管s-tr具有与第二选择线ssl连接的栅电极，但不包括浮栅fg。
148.第一选择晶体管d-tr起到接通或断开相应串str和数据寄存器430之间的连接的开关的作用。第二选择晶体管s-tr起到接通或断开相应串str和源极线sl之间的连接的开关的作用。也就是说，第一选择晶体管d-tr和第二选择晶体管s-tr起到位于相应串str的两端并且传递/阻挡信号的网守的作用。
149.在编程操作期间，存储器系统100需要用电子填充位线bl的目标存储器单元mc以进行编程。因此，存储器系统100将导通电压vcc施加到第一选择晶体管d-tr的栅电极，从而导通第一选择晶体管d-tr，并且向第二选择晶体管s-tr的栅电极施加关断电压(例如，0v)，从而关断第二选择晶体管s-tr。
150.在读取操作或验证操作期间，存储器系统100导通第一选择晶体管d-tr和第二选择晶体管s-tr两者。因此，电流可以流经相应串str并流向对应于地的源极线sl，从而可以测量位线bl的电压电平。然而，在读取操作期间，第一选择晶体管d-tr和第二选择晶体管s-tr之间的通/断定时可能存在时间差。
151.在擦除操作期间，存储器系统100可以通过源极线sl将电压(例如，+20v)供应到衬底。在擦除操作期间，存储器系统100使第一选择晶体管d-tr和第二选择晶体管s-tr两者都浮置，从而生成无限电阻。因此，可以逐出第一选择晶体管d-tr和第二选择晶体管s-tr的作用，并且电子可以由于电势差而仅在浮栅fg和衬底之间操作。
152.图5是示出根据本公开的实施例的存储器系统100执行第一读取重试操作的示例的示图。
153.参照图5，存储器系统100的存储器装置110可以包括多个存储器区域，每个存储器
区域表示为mem_area。多个存储器区域中的每一个的大小可以固定(例如，是存储块或页面)。
154.存储器系统100的存储器控制器120可以对多个存储器区域中的一个(在图5中用tgt_mem_area表示的目标存储器区域)执行读取重试操作。如果从目标存储器区域读取数据失败，也就是说，如果在从目标存储器区域读取数据时发生错误，则存储器控制器120可以执行读取重试操作，以从目标存储器区域读取无错误的数据。
155.存储器控制器120可以控制存储器装置110以基于读取重试表rrt对目标存储器区域执行读取重试操作。读取重试表可以包括多个读取偏压值，并且存储器控制器120可以控制存储器装置110以使用读取重试表中的多个读取偏压值中的一个来重复从目标存储器区域读取数据的操作。
156.在这种情况下，当对目标存储器区域执行的读取操作的次数增加时，用于从目标存储器区域读取数据的时间也可能增加，从而使存储器系统100的读取性能劣化。特别地，在存储器装置110中使用诸如tlc/qlc等的更高存储容量的存储器单元的情况下，用于从一个存储器单元读取数据的阈值电压的数量增加，这增加了读取重试表的大小。对目标存储器区域执行的针对相同数据的读取操作的次数也增加，使得存储器系统100的读取性能可能显著劣化。
157.因此，当对目标存储器区域执行读取重试操作时，存储器系统100需要将对目标存储器区域执行读取重试操作的次数最小化。
158.在存储器装置110中的所有存储器区域中可能类似地发生由于应力和其它因素导致的阈值电压分布的劣化。也就是说，劣化不限于特定的存储器区域，甚至不限于存储器装置110的所有存储器区域的子集。因此，当对任意一个存储器区域执行读取重试操作时成功地读取数据的至少一个读取偏压很大可能被包括在读取偏压表中的读取偏压之中。
159.如果存储器系统100选择这种(这些)特定读取偏压作为优先读取偏压组rb_grp_pre，并且首先使用优先读取偏压组中的(多个)读取偏压执行读取重试操作，则可以使存储器系统100对目标存储器区域执行读取重试操作的次数最小化。
160.因此，当对目标存储器区域执行读取重试操作时，存储器系统100的存储器控制器120可以控制存储器装置110以通过使用读取重试表中的所有读取偏压之中的、优先读取偏压组中的(多个)读取偏压对目标存储器区域执行第一读取重试操作。在图5所示的示例中，当对目标存储器区域执行读取重试操作时，可以在读取重试表内的在其它读取偏压之前选择优先读取偏压组中的读取偏压。
161.图6是示出根据本公开的实施例的存储器系统100执行第二读取重试操作的示例的示图。
162.参照图6，由于使用来自rb_grp_pre的读取偏压的第一读取重试操作已经失败，因此存储器系统100的存储器控制器120可以控制存储器装置110以基于剩余的读取偏压，即读取重试表内的、未在优先读取偏压组中的读取偏压对目标存储器区域执行第二读取重试操作。注意的是，当第一读取重试操作成功时，不需要第二读取重试操作。在这种情况下，存储器控制器120可以控制存储器装置110不执行第二读取重试操作。然而，当第一读取重试操作失败时，存储器控制器120可以控制存储器装置110执行第二读取重试操作。
163.下面参照图7描述存储器系统100从读取重试表rrt中的多个读取偏压之中配置优
先读取偏压组rb_grp_pre的示例。
164.图7是示出根据本公开的实施例的存储器系统100生成优先读取偏压组rb_grp_pre的示例的示图。
165.在图7中，读取重试表rrt包括50个读取偏压rb0至rb49。然而，读取重试表rrt中包括的读取偏压值的数量并不限于任意特定数量；根据本公开的实施例，读取重试表可以包括任意合适数量的读取偏压值。
166.存储器系统100的存储器控制器120可以生成优先读取偏压组rb_grp_pre，该优先读取偏压组rb_grp_pre包括读取重试表rrt中的读取偏压rb0至rb49中的至少一个。在图7的示例中，优先读取偏压组可以包括三个读取偏压rb30、rb40和rb20。如同读取重试表中的读取偏压的总数量的情况一样，优先读取偏压组中的读取偏压的数量不限于任意特定数量。
167.存储器系统100的存储器控制器120可以通过各种类型的数据结构中的任意一种来对优先读取偏压组进行管理。例如，存储器控制器120可以使用诸如队列、列表和阵列等的数据结构来对优先读取偏压组进行管理。
168.存储器控制器120可以对优先读取偏压组进行管理，使得优先读取偏压组中的读取偏压的数量小于或等于读取偏压的阈值数量(例如，3个)。根据本文的教导，可以使用其它阈值。
169.当执行读取重试操作时，存储器控制器120可以首先选择优先读取偏压组中的读取偏压rb30、rb40和rb20。也就是说，选择比未在优先读取偏压组中的其它读取偏压具有更高优先级的rb30、rb40和rb20。
170.在下文中，参照图8的流程图描述存储器系统100首先使用优先读取偏压组中的读取偏压，然后使用未包括在优先读取偏压组rb_grp_pre中的剩余的读取偏压对目标存储器区域执行读取重试操作的示例。
171.图8是示出存储器系统100对目标存储器区域执行读取重试操作的示例的流程图。
172.首先，存储器系统100的存储器控制器120可以控制存储器装置110，以使用在读取重试表rrt中的多个读取偏压之中的、优先读取偏压组中的(多个)读取偏压来对目标存储器区域执行第一读取重试操作(s810)。在这种情况下，存储器控制器120可以将指示存储器装置110执行第一读取重试操作的命令、数据或信号输出到存储器装置110。
173.参照图9描述与步骤s810有关的附加细节。
174.之后，根据步骤s810中的第一读取重试操作的结果，存储器控制器120可以控制存储器装置110以基于剩余的读取偏压，即未在优先读取偏压组中但在读取重试表内的读取偏压对目标存储器区域执行第二读取重试操作。
175.具体地，存储器控制器120可以确定第一读取重试操作中的从目标存储器区域读取数据是否已经失败(s820)。
176.如果从目标存储器区域的数据读取已经失败(s820-是)，则存储器控制器120可以控制存储器装置110以基于剩余的读取偏压来进一步对目标存储器区域tgt_mem_area执行第二读取重试操作(s830)。在这种情况下，存储器控制器120可以将指示存储器装置110执行第二读取重试操作的命令、数据或信号输出到存储器装置110。
177.另一方面，如果从目标存储器区域的数据读取已经成功(s820-否)，则存储器控制
器120可能不对目标存储器区域执行第二读取重试操作，而是可以终止读取重试操作(s840)。
178.图9是示出根据本公开的实施例的存储器系统100对目标存储器区域执行第一读取重试操作的示例的流程图。
179.首先，存储器系统100的存储器控制器120可以选择优先读取偏压组中的读取偏压中的一个作为第一读取偏压(s910)。
180.然后，存储器控制器120可以控制存储器装置110以使用第一读取偏压对目标存储器区域执行数据读取操作(s920)。
181.另外，存储器控制器120确定在步骤s920中对目标存储器区域执行的读取操作是否已经成功(s930)。
182.如果从目标存储器区域读取数据已经成功(s930-是)，则存储器控制器120终止第一读取重试操作(s940)。
183.另一方面，如果从目标存储器区域读取数据已经失败(s930-否)，则存储器控制器120可以确定对于优先读取偏压组中的所有读取偏压是否失败(s950)。
184.如果对于优先读取偏压组中的所有读取偏压，读取数据已经失败(s950-是)，则存储器控制器120终止第一读取重试操作。之后，存储器控制器120可以控制存储器装置110执行第二读取重试操作。
185.另一方面，如果优先读取偏压组中仍然存在一个或多个未尝试的读取偏压(s950-n)，则存储器控制器120可以选择优先读取偏压组中的尚未尝试的读取偏压中的一个。
186.换言之，存储器控制器120可以从优先读取偏压组中逐一地选择读取偏压，并且控制存储器装置110使用被选择的读取偏压来执行第一读取重试操作，直到从目标存储器区域成功地读取数据或已经尝试过优先读取偏压组中的所有读取偏压为止。
187.在步骤s910中，可以用各种方法的任意一种中来确定由存储器控制器120使用的、从优先读取偏压组中的所有读取偏压之中选择应用于从目标存储器区域读取数据的第一读取偏压的标准。
188.在下文中，参照图10和11描述用于选择第一读取偏压的标准的示例。
189.图10是示出根据本公开的实施例的在存储器系统100中选择第一读取偏压的标准的示例的示图。
190.例如，可以基于从多个存储器区域中的任意一个读取数据成功(通过)的时间来选择第一读取偏压。例如，可以选择最近成功地(通过)从多个存储器区域中的任意一个读取数据的读取偏压作为针对是当前读取操作的目标的存储器区域的第一读取偏压。
191.在图10中，假设优先读取偏压组rb_grp_pre包括读取偏压rb30、读取偏压rb40和读取偏压rb20。
192.在这种情况下，假设在时间t11使用读取偏压rb30从多个存储器区域中的任意一个读取数据已经成功。
193.另外，假设在时间t12使用读取偏压rb30从多个存储器区域中的任意一个读取数据已经失败，而使用读取偏压rb40读取数据已经成功。
194.另外，假设在时间t13使用读取偏压rb40和读取偏压rb30从多个存储器区域中的任意一个读取数据已经失败，而使用读取偏压rb20读取数据已经成功。
195.在这种情况下，时间t13比时间t11和时间t12更近。因此，可以从读取偏压rb20、rb30和rb40之中优先地选择在t13时成功的读取偏压rb20，即最近成功的读取偏压来作为用于从目标存储器区域读取数据的第一读取偏压。
196.如果使用读取偏压rb20从目标存储器区域读取数据已经失败，则然后可以选择读取偏压rb40以从目标存储器区域读取数据。这是由于使用读取偏压rb40从存储器区域读取数据成功的时间t12比使用读取偏压rb30从存储器区域读取数据成功的时间t11更近的事实。如果使用rb40从目标存储器区读取数据失败，则施加rb30。
197.将优先读取偏压组中的读取偏压进行排序以应用于对目标存储器区域的读取操作中的上述方案被称为最近成功方案。
198.图11是示出根据本公开的实施例的在存储器系统100中选择第一读取偏压的标准的另一示例的示图。
199.作为另一示例，可以基于在设定时间段内使用读取偏压从多个存储器区域中的任意一个成功地读取数据的次数来选择第一读取偏压。例如，可以选择在设定时间段期间获得从多个存储器区域中的任意一个成功读取数据的最高次数的读取偏压作为第一读取偏压。
200.参照图11，存储器控制器120可以对在设定时间段tp期间使用优先读取偏压组中的读取偏压的每一个从存储器装置110中的存储器区域的任意一个成功地读取数据的次数进行计数。
201.在图11中，假设优先读取偏压组rb_grp_pre包括读取偏压rb30、读取偏压rb40和读取偏压rb20。
202.如图11所示，在时间t21，使用读取偏压rb30从存储器区域成功地读取数据。
203.另外，在时间t22，使用读取偏压rb30从存储器区域成功地读取数据。
204.另外，在时间t23，使用读取偏压rb30从存储器区读取数据失败，而使用读取偏压rb40从存储器区域成功地读取数据。
205.更进一步地，在时间t24，rb30获得不成功的数据读取，而rb40获得成功的数据读取。
206.在时间t25，尝试三次数据读取。使用rb20的数据读取成功，而使用rb30和rb40的数据读取失败。
207.最后，在时间t26，使用读取偏压rb30从存储器区域成功地读取数据。
208.汇总结果，可以看出，读取偏压rb30在时间段tp期间获得三次成功的数据读取、读取偏压rb40获得两次成功的数据读取并且读取偏压rb20获得一次成功的数据读取。因此，可以优先选择读取偏压rb30作为用于从目标存储器区域读取数据的第一读取偏压。
209.在这种情况下，如果使用读取偏压rb30从目标存储器区域读取数据失败，则然后可以选择读取偏压rb40以从目标存储器区域读取数据。这是因为在时间段tp期间rb40比读取偏压rb20获得更多次成功的数据读取。
210.将优先读取偏压组中的读取偏压进行排序以应用于对目标存储器区域的读取操作中的上述方案被称为最多成功方案。
211.如上所述，根据第一读取重试操作的结果，存储器控制器120可以对目标存储器区域进一步执行第二读取重试操作。也就是说，如果尝试过优先读取偏压组中的所有读取偏
压并且没有一个获得成功的数据读取，则然后，存储器控制器120可以使用未在优先读取偏压组中的读取偏压来执行第二读取重试操作。
212.存储器控制器120可以更新关于优先读取偏压组的信息以反映第一读取重试操作的结果和(如果执行)第二读取重试操作的结果。
213.例如，针对优先读取偏压组中的每个读取偏压，存储器控制器120可以更新关于使用该读取偏压从存储器装置110中的多个存储器区域中的任意一个读取数据成功的时间的信息。
214.作为另一示例，针对优先读取偏压组中的每个读取偏压，存储器控制器120可以更新关于使用该读取偏压从存储器装置110中的多个存储器区域中的任意一个读取数据成功的次数的信息。
215.作为又一示例，如果当执行第二读取重试操作时，使用未在优先读取偏压组中而是在读取重试表rrt内的剩余的读取偏压中的任意一个来从目标存储器区域tgt_mem_area读取数据成功，则存储器控制器120可以将该读取偏压添加到优先读取偏压组。
216.具体地，在对于优先读取偏压组中的所有读取偏压从目标存储器区域gt_mem_area读取数据失败之后，存储器控制器120可以控制存储器装置110执行第二读取重试操作。
217.另外，当在执行第二读取重试操作时，使用在读取重试表rrt内的、剩余的读取偏压之中的第二读取偏压从目标存储器区读取数据成功时，存储器控制器120可以将第二读取偏压添加到优先读取偏压组。
218.图12是示出根据本发明的实施例的存储器系统100将新的读取偏压添加到优先读取偏压组的示例的示图。
219.在图12中，假设当执行第一读取重试操作时，对于优先读取偏压组中的所有读取偏压rb30、rb40和rb20从目标存储器区域读取数据都已经失败。
220.在下文中，如图12中所示，在各自第二读取重试操作中分别尝试优先读取偏压组中不包括的两个读取偏压(rb0和rb1)。如图所示，读取操作均未成功。使用优先读取偏压组外部的第三读取偏压(rb10)从目标存储器区域成功地读取数据。作为该成功的结果，将rb10添加到优先读取偏压组。
221.在将新的读取偏压添加到优先读取偏压组的过程中，监控该组中的读取偏压的数量，以避免优先读取偏压组中具有过多的读取偏压。即，如果在将另一读取偏压添加到优先读取偏压组之后，该组中的读取偏压的数量超过读取偏压的阈值数量，则存储器控制器120可以将一个牺牲读取偏压从优先读取偏压组中的读取偏压之中逐出。
222.图13是示出根据本公开的实施例的存储器系统100将一个牺牲读取偏压从优先读取偏压组中逐出的示例的示图。
223.在图13的示例中，读取偏压的阈值数量是3个。当读取偏压rb10被新添加到优先读取偏压组中时，优先读取偏压组中的读取偏压的数量变为4个，这超过读取偏压的阈值数量，即在该示例中阈值数量为3个。因此，存储器控制器120可以选择优先读取偏压组中的读取偏压rb30、rb40和rb20中的任意一个作为牺牲读取偏压，并且可以将牺牲读取偏压从该组中逐出。例如，在图13中，选择读取偏压rb30作为牺牲读取偏压。
224.在下文中，参照图14和图15描述选择牺牲读取偏压的标准。
225.图14是示出根据本公开的实施例的在存储器系统中选择牺牲读取偏压的标准的示例的示图。
226.例如，可以基于从多个存储器区域中的任意一个读取数据成功的时间来选择牺牲读取偏压。例如，可以选择在最早时间从多个存储器区域中的任意一个中成功地读取数据的读取偏压作为牺牲读取偏压。
227.在图14中，假设在优先读取偏压组中存在读取偏压rb30、rb40和rb20。
228.在这种情况下，假设在时间t31使用读取偏压rb30从多个存储器区域中的任意一个读取数据成功。
229.另外，假设在时间t32使用读取偏压rb30从多个存储器区域中的任意一个读取数据失败，而使用读取偏压rb40读取数据成功。
230.另外，假设在时间t33使用读取偏压rb40和rb30从多个存储器区域中的任意一个读取数据失败，而使用读取偏压rb20读取数据成功。
231.进一步地，假设在时间t34使用读取偏压rb30、读取偏压rb40、读取偏压rb20、读取偏压rb0和读取偏压rb1从多个存储器区域中的任意一个读取数据失败，而使用读取偏压rb10读取数据成功。
232.在这种情况下，时间t31是多个读取时间中最早的，并且此时使用rb30来成功地从存储器区域读取数据。因此，可以选择读取偏压rb30作为牺牲读取偏压。
233.从优先读取偏压组中逐出最早的成功读取偏压的上述方案称为最不近成功方案。
234.图15是示出根据本公开的实施例的在存储器系统100中选择牺牲读取偏压的标准的另一示例的示图。
235.作为另一示例，可以基于在设定时间段期间从多个存储器区域中的任意一个中成功地读取数据的次数来选择牺牲读取偏压。
236.在图15中，假设优先读取偏压组包括读取偏压rb20、rb30和rb40。
237.在这种情况下，假设在时间t41使用读取偏压rb30从多个存储器区域中的任意一个成功地读取数据。
238.另外，假设在时间t42使用读取偏压rb30从多个存储器区域中的任意一个成功地读取数据。
239.另外，假设在时间t43使用读取偏压rb30从多个存储器区域中的任意一个读取数据失败，而使用读取偏压rb40读取数据成功。
240.另外，假设在时间t44使用读取偏压rb30从多个存储器区域中的任意一个中读取数据失败，而使用读取偏压rb40读取数据成功。
241.另外，假设在时间t45使用读取偏压rb40和rb30从多个存储器区域中的任意一个读取数据失败，而使用读取偏压rb20读取数据成功。
242.进一步地，假设在时间t46使用读取偏压rb30、读取偏压rb40、读取偏压rb20和读取偏压rb0从多个存储器区域中的任意一个读取数据失败，而使用读取偏压rb10读取数据成功。
243.在这种情况下，在时间段tp期间，在所有使用的读取偏压中，产生三次成功读取的读取偏压rb30是最多成功的，而只产生一次成功读取的读取偏压rb20最少成功的。因此，可以选择读取偏压rb20作为牺牲读取偏压。
244.从优先读取偏压组中逐出读取偏压的上述方案称为最少成功方案。
245.图16是示出根据本公开的实施例的操作存储器系统100的方法的流程图。
246.一种操作存储器系统100的方法可以包括以下步骤：基于例如使用读取重试表中的多个读取偏压之中的、优先读取偏压组中的读取偏压来对目标存储器区域tgt_mem_area执行第一读取重试操作(s1610)。当对存储器区域执行读取重试操作时，可以在优先读取偏压组中不包括的剩余的读取偏压之前选择优先读取偏压组中的读取偏压。
247.在这种情况下，可以执行第一读取重试操作，直到使用优先读取偏压组rb_grp_pre中的读取偏压中的一个从目标存储器区域tgt_mem_area读取数据成功为止，或者直到尝试过优先读取偏压组中的所有读取偏压，但都没有成功地从目标存储器区域读取数据为止。
248.例如，当执行第一读取重试操作时，可以基于从多个存储器区域中的任意一个读取数据成功的时间来选择第一读取偏压。
249.作为另一示例，当执行第一读取重试操作时，可以基于在设定时间段期间从多个存储器区域中的任意一个中读取数据成功的次数来选择第一读取偏压。
250.另外，操作该存储器系统100的方法可以包括以下步骤：根据第一读取重试操作的结果，对目标存储器区域执行第二读取重试操作。如果执行第二读取重试操作，则使用未在优先读取偏压组中的一个或多个读取偏压进行第二读取重试操作(s1620)。
251.在尝试过优先读取偏压组中的所有读取偏压，但都没有成功地从目标存储器区域读取数据之后，可以执行第二读取重试操作。
252.除了上述步骤s1610和s1620之外，操作存储器系统100的方法可以进一步包括以下步骤：基于第一读取重试操作的结果，以及如果执行第二读取重试操作，则还基于第二读取重试操作的结果，更新关于优先读取偏压组的信息。
253.例如，当执行第二读取重试操作时，如果使用优先读取偏压组中不包括的剩余的读取偏压之中的读取偏压从目标存储器区域读取数据成功，则可以将该读取偏压添加到优先读取偏压组中。
254.另外，如果优先读取偏压组中的读取偏压的数量超过读取偏压的阈值数量，则可以将优先读取偏压组中的读取偏压之中的一个牺牲读取偏压从该组中逐出。
255.例如，可以基于从多个存储器区域中的任意一个中读取数据成功的时间来选择牺牲读取偏压。
256.作为另一示例，可以基于在设定时间段期间从多个存储器区域中的任意一个中读取数据成功的次数来选择牺牲读取偏压。
257.上述存储器控制器120的操作可以以处理器124执行(驱动)固件的方式由控制电路123控制，该固件被编程为控制存储器控制器120的全部操作。
258.图17是示出根据本公开的实施例的计算系统1700的配置的示图。
259.参照图17，计算系统1700可以包括：存储器系统100，电连接到系统总线1760；中央处理单元(cpu)1310，被配置成控制计算系统1700的全部操作；随机存取存储器(ram)1720，被配置成存储与计算系统1700的操作有关的数据和信息；用户界面/用户体验(ui/ux)模块1730，被配置成向用户提供用户环境；通信模块1740，被配置成以有线和/或无线类型与外部装置通信；以及电源管理模块1750，被配置成管理计算系统1700所使用的电力。
260.计算系统1700可以是个人计算机(pc)或者可以包括诸如智能电话、平板电脑或各种其它电子装置的任意一种的移动终端。
261.计算系统1700可以进一步包括用于供应操作电压的电池、应用芯片组、图形相关模块、相机图像处理器和动态ram(dram)。如本领域技术人员将理解的是，计算系统1700可以也包括其它元件。
262.存储器系统100可以被实施成被配置成诸如硬盘驱动器(hdd)的将数据存储在磁盘中的装置，或被配置成诸如固态驱动器(ssd)、通用闪存装置或嵌入式mmc(emmc)装置的将数据存储在非易失性存储器中的装置。非易失性存储器的示例包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪速存储器、相变ram(pram)、磁性ram(mram)、电阻式ram(rram)和铁电ram(fram)等。另外，存储器系统100可以被实施成各种类型的存储装置中的任意一种，任意一种都可以被安装在各种各样的电子装置中的任意一种的内部。
263.根据上述本公开的实施例，可以将存储器系统的操作延迟时间最小化。另外，根据本公开的实施例，可以将在调用特定功能的进程中发生的开销最小化。虽然已经示出并描述本公开的各个实施例，但是本领域技术人员将理解的是，可以在不脱离所附权利要求中所公开的本公开的范围和精神的情况下，进行各种修改、添加和替换。因此，已经描述本公开的实施例以使本领域技术人员能够实践本发明，而不是限制本发明。本发明涵盖落入权利要求范围内的所有修改和变型。