备用电路修补位置确定方法及装置、集成电路修补方法与流程

1.本公开涉及集成电路技术领域，具体而言，涉及一种备用电路修补位置确定方法及装置、集成电路修补方法。


背景技术：

2.随着计算机技术的快速发展，集成电路芯片在人们的生产生活中发挥的作用越来越大。然而，芯片在研制、生产和使用过程中产生的失效问题不可避免，通常可以采用备用电路对芯片中的失效位置进行修补处理。
3.现有技术，通常是通过备用电路分析步骤，获得所有备用电路的分派修补位置，基于上述修补位置以对失效位置进行修补。
4.然而，根据上述修补位置对失效位置进行熔断修补之后，时常会出现新的失效位置，而这些新的失效位置往往由于无法再进行修补而导致芯片报废，降低了芯片的制程良率。
5.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

6.本公开的目的在于提供一种备用电路修补位置确定方法及装置、集成电路修补方法，进而至少在一定程度上克服在执行一次修补后，产生新的失效位置导致的芯片的制程良率降低的问题。
7.本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
8.根据本公开的第一方面，提供一种备用电路修补位置确定方法，所述方法包括：
9.确定待修补芯片的失效位置；
10.根据所述失效位置分派备用电路的初始修补位置；
11.根据所述初始修补位置确定潜在失效线路；
12.根据所述潜在失效线路确定预测修补位置；
13.根据所述失效位置和所述预测修补位置确定所述备用电路的最终修补位置。
14.可选的，所述根据所述初始修补位置确定潜在失效线路的步骤，包括：
15.根据所述初始修补位置的位置属性确定所述潜在失效线路。
16.可选的，所述根据所述初始修补位置的位置属性确定所述潜在失效线路的步骤，包括：
17.根据所述初始修补位置的数量与距离属性和/或失效位置属性确定所述潜在失效线路。
18.可选的，所述根据所述初始修补位置的数量与距离属性确定所述潜在失效线路的步骤，包括：
19.对于同为字线或同为位线的初始修补位置，所述初始修补位置的数量大于或等于两条，且相邻的两条所述初始修补位置的距离小于或等于三个单元时，确定所述初始修补位置邻近的字线或位线为所述潜在失效线路。
20.可选的，所述根据所述初始修补位置的失效位置属性确定所述潜在失效线路的步骤，包括：
21.将所述初始修补位置中的失效位置及其邻近未分派备用电路的位置所在的线路确定为所述潜在失效线路。
22.可选的，所述根据所述潜在失效线路确定预测修补位置的步骤，包括；
23.根据所述潜在失效线路的累计失效概率确定所述预测修补位置。
24.可选的，所述根据所述潜在失效线路的累计失效概率确定预测修补位置的步骤，包括：
25.根据同类所述芯片的历史测试数据确定所述潜在失效线路的所述累计失效次数；
26.在所述累计失效次数占所述芯片的累计失效总次数的比例大于预设值时，确定所述潜在失效线路为所述预测修补位置。
27.可选的，所述位置属性包括：产品组合类别、备用电路种类、失效点的数量、测试项目、失效位置排列形状。
28.可选的，所述根据所述初始修补位置的位置属性确定所述潜在失效线路的步骤，包括：
29.在所述产品组合类别为ddr4、所述备用电路种类为备用位线，所述失效点的数量大于等于1、所述测试项目包含多个、所述失效位置排列形状为单点的时候，将所述失效位置所在的位置及其邻近未分派备用电路的位置所在的线路确定为所述潜在失效线路。
30.可选的，所述根据所述潜在失效线路确定预测修补位置的步骤，包括；
31.所述预测修补位置为所述潜在失效线路的测试项目属于所述初始修补位置的测试项目的线路。
32.可选的，所述根据所述初始修补位置的位置属性确定所述潜在失效线路的步骤，包括：
33.在所述产品组合类别为ddr4、所述备用电路种类为备用位线，所述失效点的数量为1、所述测试项目为一个、所述失效位置排列形状为线形的时候，将所述失效位置所在的位置及其邻近未分派备用电路的位置所在的线路确定为所述潜在失效线路。
34.可选的，所述根据所述潜在失效线路确定预测修补位置的步骤，包括；
35.所述预测修补位置为所述潜在失效线路的测试项目属于任意测试项目的线路。
36.根据本公开的第二方面，提供一种备用电路修补位置确定装置，所述装置包括：
37.第一确定模块，用于确定待修补芯片的失效位置；
38.第二确定模块，用于根据所述失效位置分派备用电路的初始修补位置；
39.第三确定模块，用于根据所述初始修补位置确定潜在失效线路；
40.第四确定模块，用于根据所述潜在失效线路确定预测修补位置；
41.第五确定模块，用于根据所述失效位置和所述预测修补位置确定所述备用电路的最终修补位置。
42.根据本公开的第三方面，提供一种集成电路修补方法，所述方法包括：
43.根据上述的备用电路修补位置确定方法确定所述备用电路的最终修补位置；
44.根据所述最终修补位置对待修补芯片进行修补。
45.根据本公开的第四方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述的备用电路修补位置确定方法。
46.根据本公开的第五方面，提供一种电子设备，包括：
47.处理器；
48.存储器，用于存储一个或多个程序，当所述一个或多个程序被所述处理器执行时，使得所述处理器实现上述的备用电路修补位置确定方法。
49.本公开提供的技术方案可以包括以下有益效果：
50.本公开的示例性实施例中的备用电路修补位置确定方法及装置、集成电路修补方法，一方面，通过确定待修补芯片的失效位置，并根据该失效位置可以初步分派备用电路的初始修补位置，而根据初始修补位置可以确定潜在失效线路，再根据潜在失效线路可以确定预测修补位置，其中该预测修补位置就是上述较多概率出现新的失效位置的位置，再根据失效位置和预测修补位置可以确定出备用电路的最终修补位置，从而可以将失效位置和可能出现新的失效位置的预测修补位置同时确定为需要修补的修补位置，以在新的失效位置出现之前即对其进行修补，从而可以减小新的失效位置出现的概率，提高芯片的制程良率，也可以提高芯片的品质，降低售后保固的成本，提升用户体验。另一方面，通过在进行修补之前即确定出预测修补位置，可以对失效位置和可能出现新的失效位置的位置同时进行一次性修补，从而可以节省修补工时，节约修补成本。又一方面，上述失效位置修补方案在执行一次修补后，可以提升失效位置被完全修补的概率，减少无法进行修补的情况发生的概率，进而有效提高芯片的制程良率，减少芯片报废的情况发生。
51.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
52.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
53.图1示意性示出了根据本公开的示例性实施方式的一个芯片的结构示意图；
54.图2示意性示出了根据本公开的示例性实施方式的备用电路修补位置确定方法的流程示意图；
55.图3示意性示出了根据本公开的示例性实施方式的一种备用电路的初始修补位置示意图；
56.图4示意性示出了根据本公开的示例性实施方式的一种由初始修补位置的数量与距离属性确定潜在失效线路的位置示意图一；
57.图5示意性示出了根据本公开的示例性实施方式的一种由初始修补位置的数量与距离属性确定潜在失效线路的位置示意图二；
58.图6示意性示出了根据本公开的示例性实施方式的一种由失效位置属性确定潜在
失效线路的位置示意图一；
59.图7示意性示出了根据本公开的示例性实施方式的一种由失效位置属性确定潜在失效线路的位置示意图二；
60.图8示出了图4中的潜在失效线路所在位置累计发生失效次数的示意图；
61.图9示出了图4中的由潜在失效线路确定的预测修补位置的示意图；
62.图10示意性示出了根据本公开的示例性实施方式的另一种由潜在失效线路确定的预测修补位置的示意图；
63.图11示意性示出了根据本公开的示例性实施方式的再一种由潜在失效线路确定的预测修补位置的示意图；
64.图12示意性示出了根据本公开的示例性实施方式的一种备用电路修补位置确定装置的框图；
65.图13示意性示出了根据本公开的示例性实施方式的一种集成电路修补方法的流程示意图；
66.图14示意性示出了根据本公开的示例性实施方式中的电子设备的模块示意图；
67.图15示意性示出了根据本公开的示例性实施方式中的程序产品示意图。
具体实施方式
68.现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
69.此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
70.附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
71.在一个芯片中，通常包含有多个单元。举例来说，一个典型的动态随机存取存储器芯片有多达6千4百万个单元，这些单元可以按行和列的方式排列成主阵列，以便于通过字线和位线来寻址。
72.在典型的动态随机存取存储器芯片的制造过程中，可能会发生主阵列中一百万甚至数百万个单元存在着缺陷，即所谓的失效位置。为了提高芯片的成品率，通常会在芯片上制作备用电路，这些备用电路可以替代有缺陷的失效位置所在的字线或位线，从而旁路这些有缺陷的失效位置并使存储电路可以正常使用。
73.通常，芯片在研制、生产和使用过程中产生失效位置后，可以通过电路探针测试技术检测到所有的失效位置，通过备用电路分析步骤可以对芯片中的备用电路进行分派以修
补上述的失效位置。
74.然而，通过熔断技术使用分派好的备用电路对上述失效位置进行修补之后，会出现新的失效位置，而这些新的失效位置在上述的电路探针测试技术检测的时候是有效位置。如果这些新的失效位置在出货前的最后产品测试中检测出来，则会直接将含有新的失效位置的芯片报废掉，如此则会降低产品的制程良率；如果这些新的失效位置在出货前未检出，有可能导致芯片在使用过程中发生故障，降低产品的品质，并且提高了售后保固成本，降低用户体验。
75.基于此，本示例性实施方式中提供了一种备用电路修补位置确定方法及装置、集成电路修补方法。
76.参照图1，示出了根据本公开的示例性实施方式的一个芯片的结构示意图，一个芯片100通常包括正常单元区110和备用单元区120，正常单元区110中含有较多的单元，正常单元区110包括两种正交的线路：字线111和位线112，其中，字线111为列线路，位线112为行线路。同时，在正常单元区110之外，芯片100上还设置有包含备用单元的备用单元区120，备用单元区120包括两种正交的笔直线路：备用字线121(redundancy word-line，rwl)和备用位线122(redundancy bit-line，rbl)，其中，备用字线121为列线路，用于修补字线111上的失效位置；备用位线122为行线路，用于修补位线112上的失效位置。
77.图2示意性示出了根据本公开的一些实施例的备用电路修补位置确定方法的流程示意图。参考图2，该备用电路修补位置确定方法可以包括以下步骤：
78.步骤s210，确定待修补芯片的失效位置。
79.步骤s220，根据失效位置分派备用电路的初始修补位置。
80.步骤s230，根据初始修补位置确定潜在失效线路。
81.步骤s240，根据潜在失效线路确定预测修补位置。
82.步骤s250，根据失效位置和预测修补位置确定备用电路的最终修补位置。
83.根据本示例实施例中的备用电路修补位置确定方法，一方面，通过确定待修补芯片的失效位置，并根据该失效位置可以初步分派备用电路的初始修补位置，而根据初始修补位置可以确定潜在失效线路，再根据潜在失效线路可以确定预测修补位置，其中该预测修补位置就是上述较多概率出现新的失效位置的位置，再根据失效位置和预测修补位置可以确定出备用电路的最终修补位置，从而可以将失效位置和可能出现新的失效位置的预测修补位置同时确定为需要修补的修补位置，以在新的失效位置出现之前即对其进行修补，从而可以减小新的失效位置出现的概率，提高芯片的制程良率，也可以提高芯片的品质，降低售后保固的成本，提升用户体验。另一方面，通过在进行修补之前即确定出预测修补位置，可以对失效位置和可能出现新的失效位置的位置同时进行一次性修补，从而可以节省修补工时，节约修补成本。又一方面，上述失效位置修补方案在执行一次修补后，可以提升失效位置被完全修补的概率，减少无法进行修补的情况发生的概率，进而有效提高芯片的制程良率，减少芯片报废的情况发生。
84.下面，将对本示例实施例中的备用电路修补位置确定方法进行进一步的说明。
85.在步骤s210中，确定待修补芯片的失效位置。
86.在本公开的一些示例性实施方式中，如图1所示，失效位置113是正常单元区110中的位置，而且该失效位置113在字线111或者位线112上，所以可以通过备用字线121替换字
线111来对失效位置113进行修补，或者，也可以通过备用位线122替换位线112来对失效位置113进行修补，具体的修补方案可以参考现有的备用电路修补方案来确定。
87.在步骤s220中，根据失效位置分派备用电路的初始修补位置。
88.在实际应用中，对于多个失效位置位于同一个字线111上的情况，可以只需要一个备用字线121来修补，对于多个失效位置位于同一个位线112上的情况，可以只需要一个备用位线122来修补。
89.根据现有的备用电路修补方案初步确定出备用电路的初始修补位置，以确定待修补芯片100上的失效位置是由备用字线121来修补，还是由备用位线122来修补。作为一种示例，图3示意性示出了一种备用电路的初始修补位置示意图。参考图3，将正常单元区110划分为多个区域，例如，区域一210、区域二220、区域三230，并且，示例性地，假如区域一210中没有失效位置；区域二220中有多个失效位置，且在区域二220的其中一个位线221上含有3个失效点(fail bit，简称fb)、具体测试项目(简称bin)为a、h，其中三个失效点分别为测试项目为a的一个失效点，测试项目为h的二个失效点，且三个失效点位置不相邻(bin＝a，2h)，即失效点排列形状为单点；在区域二220的其中一个字线222上含有四个失效点，测试项目为a、b和i，其中四个失效点分别为测试项目为a的一个失效点，测试项目为b的一个失效点及测试项目为i的二个失效点，当四个是失效点中任意二个失效点相邻即失效点排列形状成线形，根据上述多个失效位置确定初始修补位置并将备用字线121分派给字线222、将备用位线122分派给位线221；区域三230中有一个失效位置，且该失效位置在位线231上，该位线231含有一个失效点，其中测试项目为a，该失效点为单点排列，因此分派了备用位线122至位线231并作为初始修补位置。
90.需要说明的是，此处确定的备用电路的初始修补位置不代表最终会用该已分派备用字线121或已分派备用位线122来修补上述列举的失效位置。
91.在步骤s230中，根据初始修补位置确定潜在失效线路。
92.在本公开的一些示例性实施方式中，潜在失效线路指的是如果按照步骤s220确定的初始修补位置对芯片100中的失效位置进行修补之后，可能出现新的失效位置的线路。本公开实施例通过确定潜在失效线路可以对新的失效位置出现的位置进行预测，以便于在正式进行修补的时候对潜在失效线路也进行修补，从而可以减小新的失效位置出现的概率，提高芯片的制程良率。
93.在实际应用中，根据初始修补位置确定潜在失效线路的方法可以有多种，例如，根据以往被报废芯片出现新的失效位置的历史数据来确定潜在失效线路，但是这种方法确定的潜在失效线路的分散性较大，且需要对每个线路进行数据统计，需要大量的数据支持。
94.可选的，在本公开的一些示例性实施方式中，根据初始修补位置确定潜在失效线路的步骤可以包括根据初始修补位置的修补位置属性确定潜在失效线路。通过根据初始修补位置的位置属性来确定潜在失效线路，无需以往的大量数据支持即可确定出新的失效位置可能出现的位置，从而可以提高潜在失效线路确定的效率。
95.在实际应用中，每一条已分派的备用电路的修补位置通常拥有许多信息，例如，产品组合类别、备用电路种类、失效点的数量、测试项目、失效位置排列形状等修补位置属性。
96.由于不同类别的芯片，产生新的失效位置的因素也有差异，因此需要按照芯片的属性对芯片进行分类，以按照类别对产品归类，确定产品组合类别。备用电路种类指的是备
用字线121和备用位线122。失效点的数量指的是已分派备用字线121或已分派备用位线122中存在的失效点的数量。测试项目指的是在电路探针测试失效位置的时候，包含有多个测试项目，这些测试项目会依序检测每一个未检测或已通过上一个检测的单元，以确定该位置是否为失效位置。失效位置排列形状包括线形和单点，其中，线形指的是具有连续相邻的失效位置的形状，单点指的是无连续相邻的失效位置的形状。
97.在本公开的一些示例性实施方式中，提出了两种与上述位置信息相关联的修补位置属性：数量与距离属性、以及失效位置属性。其中，可以根据上述的初始修补位置的数量与距离属性确定潜在失效线路，也可以根据上述的初始修补位置的失效位置属性确定潜在失效线路。
98.其中，根据上述的初始修补位置的数量与距离属性确定潜在失效位置的步骤具体可以包括：对于同为字线或同为位线的初始修补位置，初始修补位置的数量大于或等于两条，且相邻的两条初始修补位置的距离小于或等于三个单元时，确定初始修补位置邻近的字线或位线为潜在失效线路。
99.也就是说，对于含有至少两个同为字线的备用字线121来修补的初始修补位置，相邻的两个初始修补位置的距离小于或等于三个单元时，确定初始修补位置邻近的字线为潜在失效线路；对于含有至少两个同为位线的备用位线122来修补的初始修补位置，相邻的两条初始修补位置的距离小于或等于三个单元时，确定初始修补位置邻近的位线为潜在失效线路。
100.作为一种示例，图4示意性示出了一种由初始修补位置的数量与距离属性确定潜在失效线路的位置示意图一。图4中含有由两个备用字线确定的初始修补位置(已分派备用电路位置)：初始修补位置一410和初始修补位置二420；初始修补位置一410和初始修补位置二420均为字线，且相距的距离l1为三个单元，此时，初始修补位置一410邻近的两个字线均为潜在失效线路，且分别标记为：潜在失效位置一430和潜在失效位置二440。同样的，初始修补位置二420邻近的两个字线均为潜在失效位置，且分别标记为：潜在失效位置三450和潜在失效位置四460。
101.作为一种示例，图5示意性示出了一种由初始修补位置的数量与距离属性确定潜在失效线路的位置示意图二。图5中含有由两个备用位线确定的初始修补位置：初始修补位置三510和初始修补位置四520；初始修补位置三510和初始修补位置四520均为位线，且分别位于两个相邻的区域，相距的距离l2为一个单元，此时，初始修补位置三510邻近的三个位线均为潜在失效位置。同样的，初始修补位置四520邻近的三个位线也均为潜在失效位置。
102.其中，根据上述的初始修补位置的失效位置属性确定潜在失效线路的步骤具体可以包括：将初始修补位置中的失效位置及其邻近未分派备用电路的位置所在的线路确定为潜在失效线路。
103.作为一种示例，图6示意性示出了一种由失效位置属性确定潜在失效线路的位置示意图一。图6中含有一个由备用字线确定的初始修补位置610，该初始修补位置610中含有三个失效点620，每个失效点620与其邻近未分派备用电路的点构成一条位线630，则位线630被确定为潜在失效线路。
104.作为一种示例，图7示意性示出了一种由失效位置属性确定潜在失效线路的位置
示意图二。图7中含有一个由备用位线确定的初始修补位置710，该初始修补位置710中含有两个失效点720，每个失效点720与其邻近未分派备用电路的点构成一条字线730，则字线730被确定为潜在失效线路。
105.上述的图4-图7只是根据初始修补位置的位置属性确定潜在失效线路的一种示例，其他的初始修补位置情况参照执行即可，本示例性实施方式对此不再一一列举。
106.在步骤s240中，根据潜在失效线路确定预测修补位置。
107.在本公开的一些示例性实施方式中，通过步骤s230获得潜在失效线路之后，可以在潜在失效线路的基础上再确定出预测修补位置，以确定出现新的失效位置概率较高的修补位置。
108.在本示例性实施方式中，可以根据潜在失效线路的累计失效概率确定预测修补位置，潜在失效线路的累计失效概率可以根据同类芯片的历史测试数据来确定，即根据同类芯片的历史测试数据确定潜在失效线路的累计失效次数，再根据累计失效次数确定累计失效概率，在累计失效概率大于预设值时，确定所述潜在失效线路为所述预测修补位置；即，在累计失效次数占芯片的累计失效总次数的比例大于预设值时，确定潜在失效线路为预测修补位置。
109.例如，图8示出了图4中的潜在失效线路所在位置累计发生失效的次数，其中，初始修补位置一410的测试项目bin为a或i；初始修补位置二420的失效点的数量大于等于2，且多个失效点成线性排列，测试项目bin为h。
110.图8中，在累计总发生12521次失效的情况下，潜在失效位置一430发生了1次、潜在失效位置二440发生了100次、潜在失效位置三450发生了130次、潜在失效位置四460发生了15次，也就是说，潜在失效位置一430发生的概率为0.008％，潜在失效位置二440发生的概率为0.799％，潜在失效位置三450发生的概率为1.038％，潜在失效位置四460发生的概率为0.120％。
111.在实际应用中，预设值的确定可以根据实际情况来确定，例如，预设值可以为0.5％-1％，此时，潜在失效位置二440和潜在失效位置三450大于上述预设值范围，因此，如图9所示将潜在失效位置二440和潜在失效位置三450确定为预测修补位置。本示例性实施方式对于预设值的具体取值不作特殊限定。
112.在本公开的一些示例性实施方式中，图9所示的待修补芯片中，产品组合类别为ddr4(double data rate sdram4，双倍速率sdram4)，其中，sdram为synchronous dynamic random access memory同步动态随机存取内存；备用电路种类为备用字线，备用电路的数量为两个；每个已分派备用字线上的失效点的数量大于等于1、测试项目包含多个，例如a、i或h；失效位置排列形状：其中一个已分派备用字线上的失效点为任意形状，另一个已分派备用字线上的失效点成线形排列。两个备用电路相距三个点，预测修补位置为两个备用电路之间的线路，即潜在失效位置二440和潜在失效位置三450。
113.在本公开的一些示例性实施方式中，图10示意性示出了另一种由潜在失效线路确定的预测修补位置的示意图。图10所示的待修补芯片的属性是：产品组合类别为ddr4；备用电路种类为已分派备用位线1010，备用电路的数量为一个；已分派备用位线上的失效点的数量大于等于1，例如两个、测试项目包含多个，例如{a,i}，即包含a或i；失效位置排列形状为单点，也就是两个失效位置的间距l3大于1个单元。两个失效位置所在的位置及其邻近未
分派备用电路的位置所在的线路确定为潜在失效线路1020。预测修补位置为两个潜在失效线路1020中，失效位置的测试项目属于属性中的测试项目{a,i}的线路，即bin∈{a,i}的潜在失效线路五1030。
114.在本公开的一些示例性实施方式中，图11示意性示出了再一种由潜在失效线路确定的预测修补位置的示意图。图11所示的待修补芯片的属性是：产品组合类别为ddr4；备用电路种类为备用位线1110，备用电路的数量为1；已分派备用位线上的失效点的数量大于等于2，例如两个、测试项目属于{a}，即包含一个a；失效位置排列形状为线形，即两个失效位置的间距l4为1个单元点。两个失效位置所在的位置及其邻近未分派备用电路的位置所在的线路确定为潜在失效线路1120和1130，并且在潜在失效线路1120中，失效位置的测试项目不属于{a}，在潜在失效线路1130中，失效位置的测试项目属于{a}。但无论测试项目是否属于{a}，潜在失效线路1120和1130均为预测修补位置，即任意的测试项目的线路为预测修补位置。
115.在步骤s250中，根据失效位置和预测修补位置确定备用电路的最终修补位置。
116.在确定预测修补位置之后，可以将失效位置和预测修补位置同时确定为备用电路的最终修补位置，以在修补的时候即可同时对失效位置和可能出现新的失效位置的位置同时进行修补，以在新的失效位置出现之前即对其进行修补，从而可以减小新的失效位置出现的概率，提高芯片的制程良率，也可以提高芯片的品质，降低售后保固的成本，提升用户体验。
117.需要说明的是，尽管在附图中以特定顺序描述了本发明中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
118.此外，在本示例实施例中，还提供了一种备用电路修补位置确定装置。参考图12，该备用电路修补位置确定装置1200可以包括：第一确定模块1210、第二确定模块1220、第三确定模块1230、第四确定模块1240和第五确定模块1250，其中：
119.第一确定模块1210，可以用于确定待修补芯片的失效位置；
120.第二确定模块1220，可以用于根据失效位置分派备用电路的初始修补位置；
121.第三确定模块1230，可以用于根据初始修补位置确定潜在失效线路；
122.第四确定模块1240，可以用于根据潜在失效线路确定预测修补位置；
123.第五确定模块1250，可以用于根据失效位置和预测修补位置确定备用电路的最终修补位置。
124.上述中各备用电路修补位置确定装置1200的虚拟模块的具体细节已经在对应的备用电路修补位置确定方法中进行了详细的描述，因此此处不再赘述。
125.应当注意，尽管在上文详细描述中提及了备用电路修补位置确定装置的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
126.此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺
序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
127.此外，在本示例实施例中，还提供了一种集成电路修补方法。参考图13，该集成电路修补方法可以包括以下步骤：
128.步骤s1310，根据上述的备用电路修补位置确定方法确定备用电路的最终修补位置；
129.步骤s1320，根据最终修补位置对待修补芯片进行修补。
130.根据本示例实施例中的集成电路修补方法，一方面，通过备用电路修补位置确定方法确定出包含失效位置和可能出现新的失效位置的预测修补位置的最终修补位置，并根据该最终修补位置对待修补芯片进行修补，从而可以减小新的失效位置出现的概率，提高芯片的制程良率，也可以提高芯片的品质，降低售后保固的成本，提升用户体验。另一方面，通过在进行修补之前即确定出预测修补位置，可以对失效位置和可能出现新的失效位置的位置同时进行一次性修补，从而可以节省修补工时，节约修补成本。又一方面，上述失效位置修补方案在执行一次修补后，可以提升失效位置被完全修补的概率，减少无法进行修补的情况发生的概率，进而有效提高芯片的制程良率，减少芯片报废的情况发生。
131.在本公开的示例性实施例中，还提供了一种能够实现上述方法的电子设备。
132.所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。
133.下面参照图14来描述根据本发明的这种实施方式的电子设备1400。图14显示的电子设备1400仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
134.如图14所示，电子设备1400以通用计算设备的形式表现。电子设备1400的组件可以包括但不限于：上述至少一个处理单元1410、上述至少一个存储单元1420、连接不同系统组件(包括存储单元1420和处理单元1410)的总线1430、显示单元1440。
135.其中，所述存储单元1420存储有程序代码，所述程序代码可以被所述处理单元1410执行，使得所述处理单元1410执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如，所述处理单元1410可以执行如图4中所示的步骤s210，确定待修补芯片的失效位置；步骤s220，根据所述失效位置分派备用电路的初始修补位置；步骤s230，根据所述初始修补位置确定潜在失效线路；步骤s240，根据所述潜在失效线路确定预测修补位置；步骤s250，根据所述失效位置和所述预测修补位置确定所述备用电路的最终修补位置；步骤s1320，根据最终修补位置对待修补芯片进行修补。
136.存储单元1420可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(ram)14201和/或高速缓存存储单元14202，还可以进一步包括只读存储单元(rom)14203。
137.存储单元1420还可以包括具有一组(至少一个)程序模块14205的程序/实用工具14204，这样的程序模块14205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
138.总线1430可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
139.电子设备1400也可以与一个或多个外部设备1470(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备1400交互的设备通信，和/或与使得该电子设备1400能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(i/o)接口1450进行。并且，电子设备1400还可以通过网络适配器1460与一个或者多个网络(例如局域网(lan)，广域网(wan)和/或公共网络，例如因特网)通信。如图所示，网络适配器1460通过总线1430与电子设备1400的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备1400使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、raid系统、磁带驱动器以及数据备份存储系统等。
140.通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是cd-rom，u盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。
141.在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。
142.参考图15所示，描述了根据本发明的实施方式的用于实现上述方法的程序产品1500，其可以采用便携式紧凑盘只读存储器(cd-rom)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
143.所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。
144.计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
145.可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、rf等等，或者上述的任意合适的组合。
146.可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序
代码，所述程序设计语言包括面向对象的程序设计语言—诸如java、c++等，还包括常规的过程式程序设计语言—诸如“c”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(lan)或广域网(wan)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
147.此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
148.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
149.应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。
150.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
151.应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。