提高从存储器件读取数据的速度的方法与流程

提高从存储器件读取数据的速度的方法
1.本申请是申请日为2019年11月28日，申请号为201980003405.1(pct/cn2019/121510)，发明名称为“提高从存储器件读取数据的速度的方法”的中国专利申请的分案申请。
技术领域
2.本发明涉及存储器，并且具体而言，涉及提高从存储器件读取数据的速度的方法。


背景技术：

3.非易失性存储器已广泛用于个人计算机、电信、消费电子和其他领域中的数据储存。电可擦除可编程只读存储器(eeprom)和闪存属于使用最广泛的非易失性存储器。


技术实现要素：

4.根据一个实施例，公开了一种从存储器件读取数据的方法。存储器件包括n行存储单元和分别与其耦合的n条字线。该方法包括：将第一预脉冲电压施加到第n字线，同时将第二预脉冲电压施加到与第n字线相邻的相邻字线，第二预脉冲电压超过第一预脉冲电压，并且n为从1至n的整数；将第n字线接地，同时在该相邻字线上保持第二预脉冲电压；将第n字线上的电压拉向起始读取电平；以及在第n字线上的电压达到起始读取电平之前，将该相邻字线上的电压驱动至第一预脉冲电压。
5.根据另一个实施例，公开了一种从存储器件读取数据的方法。存储器件包括n行存储单元和分别与其耦合的n条字线。该方法包括：将第一预脉冲电压施加到第n字线，同时将第二预脉冲电压施加到与第n字线相邻的相邻字线，第二预脉冲电压超过第一预脉冲电压，并且n为从1至n的整数；将第n字线接地，同时在该相邻字线上保持第二预脉冲电压；以及使该相邻字线浮置，同时将第n字线上的电压拉向起始读取电平。
附图说明
6.在阅读了以下在各个附图和图形中示出的优选实施例的详细说明之后，本发明的这些和其他目的对于本领域的普通技术人员无疑将变得显而易见。
7.图1是根据本发明实施例的存储器件的方框图。
8.图2是图1的nand闪存电路14的示意图。
9.图3示出了图1的存储器件中的存储单元的阈值电压分布。
10.图4是在图1的存储器件中使用的读取方法的流程图。
11.图5是采用图4中的读取方法的图1的存储器件的选定信号的时序图。
12.图6是在图1的存储器件中使用的另一种读取方法的流程图。
13.图7是采用图6中的读取方法的图1中的存储器件的选定信号的时序图。
具体实施方式
14.尽管将参考二维nand闪存器件来描述本发明的实施例，但应当理解，本发明创造性概念的实施例不限于此配置，而是还可以应用于3维nand闪存器件。另外，在不脱离本发明的范围的情况下，本发明适用于其他非易失性存储器件，例如电可擦除可编程rom(eeprom)、nor闪存、相变ram(pram)、磁ram(mram)、电阻ram(rram)、铁电ram(fram)等。
15.图1是根据本发明实施例的存储器件1的方框图。存储器件1可以包括控制器10、电压生成电路11、行解码器12、列解码器13和nand闪存电路14。控制器10耦合到电压生成电路11和列解码器13。电压生成电路11耦合到行解码器12。行解码器12可以经由串选择线ssl、字线wl(1)至wl(n)和接地选择线gsl耦合到nand闪存电路14，n为正整数，例如n＝64。列解码器13可以经由位线bl(1)至bl(p)耦合到nand闪存电路14，p是正整数，例如，p＝8192。行解码器12可以减少在读取操作之前设置字线wl(1)至wl(n)所需的时间。
16.控制器10可与外部主机通信以接收要存储在nand闪存电路14中的数据，并传送从nand闪存电路14读取的数据。控制器10可从外部主机接收命令、地址或数据，并生成列地址信号、行地址信号和电压控制信号。电压生成电路11可以响应于来自控制器10的电压控制信号来生成电压。在一些实施例中，电压生成电路11可以生成用于读取操作的读取电平和预脉冲电压。行解码器12可以响应于来自控制器10的列地址信号来操作，以选择适当的字线wl(n)，并且将来自电压生成电路11的各种电压提供给选定字线wl(n)、非选定字线wl(1)至wl(n-1)、wl(n+1)至wl(n)、串选择线ssl和接地选择线gsl，以用于读取、编程或擦除操作，n是整数，并且1≤n≤n。在一些实施例中，行解码器12可以在读取操作中将读取电平和预脉冲电压施加到字线wl(1)至wl(n)。列解码器13可以响应于来自控制器10的列地址信号来操作，以选择一条或多条位线bl(p)，p是整数并且1≤p≤p。列解码器13可以包括读出放大器(sense amplifier)，用以检测来自选定位线bl(p)的电流，从而从nand闪存电路14读取数据。
17.图2是图1的nand闪存电路14的示意图。nand闪存电路14可以包括存储单元c(1，1)至c(p，n)、串选择单元tss(1)至tss(p)和接地选择单元tgs(1)至tgs(p)。存储单元c(1，1)至c(p，n)可以被布置成耦合到各条字线wl(1)至wl(n)的n个行r(1)至r(n)。在读取操作中，可以从行(1)到行(n)或从行(n)到行(1)以逐行方式从存储单元c(1，1)至c(p，n)读取数据。存储单元c(1，1)至c(p，n)可以是浮栅晶体管或电荷俘获晶体管，并且可以是单级单元(slc)类型、多级单元(mlc)类型、三级单元(tlc)类型、四级单元(qlc)类型、五级单元(plc)类型或更高级别的类型。每个存储单元c(p，n)可以保持q个可能状态之一，其中q是等于或大于2的正整数，例如，对于qlc，q＝2，对于mlc，q＝4，对于tlc，q＝8，对于qlc，q＝16，对于plc，q＝32。q个可能状态包括擦除状态s(0)和编程状态s(1)至s(q-1)，例如，tlc的8个可能状态可以包括擦除状态s(0)和编程状态s(1))至s(7)。
18.存储单元c(1，1)至c(p，n)、串选择单元tss(1)至tss(p)和接地选择单元tgs(1)至tgs(p)中的每一个可以包括控制端子、第一端子和第二端子。串选择线ssl可以耦合到串选择单元tss(1)至tss(p)的控制端子，并且位线bl(1)到bl(p)可以分别耦合到串选择单元tss(1)至tss(p)的第一端子。字线wl(1)至wl(n)可以分别耦合到第一行的存储单元c(1，1)至c(p，1)的控制端子至第n行的存储单元c(1，n)至c(p，n)的控制端子，并且存储单元c(1，1)至c(p，1)的第一端子可以分别耦合到串选择单元tss(1)至tss(p)的第二端子。接地选择
线gsl可以耦合到接地选择单元tgs(1)至tgs(p)的控制端子，接地选择单元tgs(1)至tgs(p)的第一端子可以分别耦合到存储单元c(1，n)至c(p，n)的第二端子，并且接地选择单元tgs(1)至tgs(p)的第二端子可以耦合到接地端子。接地端子可以提供诸如0v的接地电压。
19.图3示出了tlc的8种状态的阈值电压分布，包括分别与擦除状态s(0)和编程状态s(1)至s(7)相对应的分布30至37。编程状态s(1)是最低的编程状态，而编程状态s(7)是最高的编程状态。在读取操作中，读取电平vr(1)至vr(q-1)可以用于读取每个存储单元c(p，n)中保持的状态。可以将每个读取电平vr(q)设置在状态s(q-1)的阈值电压分布的最大阈值电压和状态s(q)的阈值电压分布的最小阈值电压之间，以便区分每个存储单元c(p，n)中的状态，q为整数且1≤q≤q-1。例如，可以将读取电平vr(1)设置为擦除状态s(0)的分布30的最大阈值电压与编程状态s(1)的分布31的最小阈值电压之间的-1.52v。同样地，可以将读取电平vr(2)设置为-0.81v，可以将读取电平vr(3)设置为-0.11v，可以将读取电平vr(4)设置为0.58v，可以将读取电平vr(5)设置为1.41v，可以将读取电平vr(6)设置为2.21v，并且可以将读取电平vr(7)设置为3.16v。读取电平vr(1)可以用于区分擦除状态s(0)和编程状态s(1)。当通过字线wl(n)将读取电平vr(1)施加到选定存储单元c(p，n)的控制端子时，如果选定存储单元c(p，n)处于擦除状态，则选定存储单元c(p，n)可以被导通，并且读出放大器可以检测到超过预定电流的电流；并且如果选定存储单元c(p，n)处于较高的编程状态，则选定存储单元c(p，n)可以被关断，并且读出放大器可以检测到小于预定电流的电流。在一些实施例中，行解码器12可以将读取电平vr(1)至vr(7)依次施加到字线(n)，直到可以识别出选定存储单元c(p，n)中的状态。读取电平vr(1)可以是将被施加到字线(n)的第一电平，并且可以被称为读取操作的起始读取电平。
20.在一些实施例中，编程状态s(1)至s(7)各自包括：最高有效位，称为“上部页”；中间位，称为“中间页”；以及最低有效位，称为“下部页”。虽然可以将特定的编码值分配给该分布的各种状态(例如，擦除状态s(0)为'111'，编程状态s(1)为'110'，编程状态s(2)为'100'，编程状态s(3)为'000'，编程状态s(4)为'010'，编程状态s(5)为'011'，编程状态s(6)为'001'，并且编程状态s(7)为'101')，在本发明的范围内也可以使用其他编码方案。可以按照下部页、中间页和上部页的顺序来对选定存储单元c(p，n)进行解码。为了对选定存储单元c(p，n)的下部页进行解码，可以将解码电平设置为发生最低有效位的转变处的读取电平，即，可以将第一解码电平设置为读取电平vr(1)，并且可以将第二解码电平设置为读取电平vr(5)。类似地，为了对选定存储单元c(p，n)的中间页进行解码，可以将相应的解码电平设置为发生中间位的转变处的读取电平，例如，可以将第三解码电平设置为读取电平vr(2)，可以将第四解码电平设置为读取电平vr(4)，并且可以将第五解码电平设置为读取电平vr(6)。为了对选定存储单元c(p，n)的上部页进行解码，可以将相应的解码电平设置为发生最高有效位的转变处的读取电平，例如，可以将第六解码电平设置为读取电平vr(3)，并且可以将第七解码电平设置为读取电平vr(7)。可以通过将第一解码电平至第七读取电平的选择性组合应用于字线(n)，来对选定存储单元c(p，n)的编码值进行解码。由于首先对下部页进行解码，所以第一解码电平或读取电平vr(1)可以是将要施加到字线(n)的第一电平，并且可以称为读取操作的起始读取电平。
21.具体地，在读取操作中，可以将串选择线ssl驱动至电源电压，例如3v，以导通串选择单元tss(1)至tss(p)，可以将接地选择线gsl驱动至电源电压以导通接地选择单元tgs
(1)至tgs(p)，可以将非选定字线驱动至读取通过电压vread，并且可以将选定字线w(n)驱动至读取电平vr(q)。读取通过电压vread可以超过最高编程状态下存储单元的最大阈值电压，以确保选定位线bl(p)上的所有非选定存储单元c(p，1)至c(p，n-1)、c(p，n+1)至c(p，n)导通，仅留下选定存储单元c(p，n)的状态来使用读取电平vr(q)确定。在图3中的tlc的情况下，读取通过电压vread可以超过分布37的最大阈值电压，例如，vread可以是4.5v。
22.在读取操作之前，行解码器12可以将预脉冲施加到选定字线wl(n)和非选定字线，以便通过电荷共享在nand闪存电路14的每个单元串的存储单元的沟道中重新分布电荷，从而在每个单元串的存储单元的沟道中建立基本均匀的电荷分布，减少了读取干扰的程度，并增强了数据可靠性。存储器件1可以执行图4中的读取方法400或图6中的读取方法600，以加快读取操作。
23.读取方法400包括步骤s402至s410，其采用来自选定字线wl(n)的相邻字线的信号耦合以减少在读取操作之前设置选定字线wl(n)所需的时间。步骤s402至s408用于在读取操作之前将选定字线wl(n)和相邻字线设置为适当的电压电平。步骤s410用于执行读取操作。任何合理的步骤改变或调整都在本公开内容的范围内。步骤s402至s410说明如下：
24.步骤s402：行解码器12将第一预脉冲电压vp1施加到第n字线wl(n)，同时将第二预脉冲电压vp2施加到与第n字线wl(n)相邻的相邻字线；
25.步骤s404：行解码器12将第n字线wl(n)接地，同时在相邻字线上保持第二预脉冲电压vp2；
26.步骤s406：行解码器12将第n字线w(n)上的电压拉向起始读取电平；
27.步骤s408：在第n字线上的电压达到起始读取电平之前，行解码器12将相邻字线上的电压驱动至第一预脉冲电压vp1；
28.步骤s410：在读取操作中，行解码器12将第n字线上的电压从起始读取电平拉至下一读取电平，同时将相邻字线上的电压保持在第一预脉冲电压。
29.在步骤s402中，第二预脉冲电压vp2可以超过第一预脉冲电压vp1一预定电平。该预定电平可以由控制器10调节并且可以小于0.7v。第一预脉冲电压vp1可以基本上等于读取通过电压vread。可以由电压生成电路11来生成第一预脉冲电压vp1和第二预脉冲电压vp2。相邻字线可以是第(n-1)字线、第(n+1)字线、二者、非选定字线中的一部分或全部。例如，当选择第一字线wl(1)时，相邻字线可以是第二字线wl(2)，全部非选定字线wl(2)至wl(n)或非选定字线中的一部分，例如字线wl(2)和wl(3)。在另一示例中，当选择第二字线wl(2)时，相邻字线可以是第一字线wl(1)，第三字线wl(3)，第一字线wl(1)和第三字线wl(3)二者，全部非选定字线wl(1)、wl(3)至wl(n)或非选定字线中的一部分，例如，字线wl(1)、wl(3)和wl(4)。在一些实施例中，如果将第二预脉冲电压vp2施加到非选定字线中的一部分，则可以将第一预脉冲电压vp1施加到非选定字线中的其余部分。例如，当未选择字线wl(1)、wl(3)至wl(n)时，可以将第二预脉冲电压vp2施加到非选定字线wl(1)、wl(3)，并且可以将第一预脉冲电压vp1施加到非选定字线wl(4)至wl(n)。施加到第n字线wl(n)的第一预脉冲电压vp1和施加到相邻字线的第二预脉冲电压vp2可以通过电荷共享来在每个单元串的存储单元的沟道中重新分布电荷，从而降低读取干扰的程度并提高数据可靠性。
30.在步骤s404中，将第n字线w(n)接地，并且在步骤s406中，将第n字线w(n)向起始读取电平驱动。起始读取电平可以是用于确定字线wl(n)上的选定存储单元的状态的第一电
平。在一些实施例中，起始读取电平可以是用于读取最低编程状态的负电压电平，例如，起始读取电平可以是用于读取图3中最低编程状态s(1)的读取电平vr(1)。在步骤s408中，可以将相邻字线驱动到较低的第一预脉冲电压vp1以将相邻字线设置为第一预脉冲电压，从而获得用于读取操作的读取，同时在选定字线wl(n)中感生负耦合电压。负耦合电压可以加快选定字线wl(n)上的电压变化速率，从而有效地减少了将选定字线wl(n)上的电压驱动至起始读取电平所需的时间。在将相邻字线驱动到较低的第一预脉冲电压vp1期间，行编码器12可以驱动或浮置选定字线w(n)。在一些实施例中，在选定字线w(n)上的电压达到起始读取电平之前，行编码器12可以将选定字线w(n)驱动至起始读取电平，同时将相邻字线w(n)驱动至第一预脉冲电压，从而使用来自行编码器12的驱动和来自相邻字线的电容耦合两者来将选定字线w(n)驱动到起始读取电平。在其他实施例中，在选定字线w(n)上的电压达到起始读取电平之前，行编码器12可以使选定字线w(n)浮置，同时将相邻字线驱动至第一预脉冲电压，使得来自相邻字线的电容耦合能够将选定字线w(n)驱动至起始读取电平，并且当选定字线w(n)上的电压达到起始读取电平时，行编码器12可以将选定字线w(n)上的电压保持在起始读取电平，并准备好进行读取操作。在将选定字线wl(n)上的电压拉向起始读取电平时，行编码器12可以在没有时间延迟或有时间延迟的情况下将相邻字线从第二预脉冲电压vp2驱动到第一预脉冲电压vp1。在一些实施例中，行编码器12可以在拉动选定字线wl(n)上的电压之后紧邻的一时间延迟期间在相邻字线上保持第二预脉冲电压vp2，并且在该时间延迟之后，将相邻字线从第二预脉冲电压vp2驱动到第一预脉冲电压vp1。在其他实施例中，行编码器12可以基本上与将选定字线wl(n)上的电压拉向起始读取电平同时地将相邻字线从第二预脉冲电压vp2驱动到第一预脉冲电压vp1。
31.在将选定字线w(n)设置为起始读取电平并且将非选定字线设置为第一预脉冲电压之后，在步骤s410中，行解码器12可以从一个读取电平到下一个读取电平地依次驱动选定字线w(n)，直到可以确定选定存储单元的状态为止。例如，在起始读取电平之后的下一读取电平可以是用于读取图3中的最低编程状态s(1)之后的第二最低编程状态的读取电平vr(2)，例如，读取电平vr(2)可以是-0.81v。
32.图5是采用读取方法400的图1的存储器件1的选定信号的时序图。选定信号包括字线wl(n)和相邻字线wl(n-1)、wl(n+1)上的信号。可以选择字线wl(n)，并且可以不选择相邻字线wl(n-1)、wl(n+1)。存储器件1可以在读取时段trd中的读取操作之前，在设置时段tset中执行设置操作。设置时段tset在时间t1和t8之间，在其中为读取操作设置选定字线wl(n)和非选定字线wl(n-1)、wl(n+1)。从时间t1到t2，行解码器12将选定字线wl(n)和非选定字线wl(n-1)、wl(n+1)从接地电压(例如0v)驱动到第一预脉冲电压vp1(例如4.5v)。从时间t2到t3，行解码器12继续将非选定字线wl(n-1)、wl(n+1)从第一预脉冲电压vp1驱动到第二预脉冲电压vp2(例如5.2v)，同时将选定字线wl(n)保持在第一预脉冲电压vp1。第二预脉冲电压vp2超过第一预脉冲电压vp1一电压差va，并且va可以小于0.7v。从时间t3到t4，行解码器12将选定字线wl(n)从第一预脉冲电压vp1接地到接地电压，同时将非选定字线wl(n-1)、wl(n+1)保持在第二预脉冲电压vp2。从时间t4到t5，行解码器12将选定字线wl(n)保持在接地电压，并将非选定字线wl(n-1)、wl(n+1)保持在第二预脉冲电压vp2。从时间t5到t6，行解码器12将选定字线wl(n)从接地电压拉向起始读取电平vr(1)，同时将非选定字线wl(n-1)、wl(n+1)保持在第二预脉冲电压vp2。从时间t6到t7，行解码器12将非选定字线wl(n-1)、wl(n+
1)从第二预脉冲电压vp2向第一预脉冲电压vp1驱动。在时间t6和t7之间，选定字线wl(n)可以浮置或由行解码器12驱动。在浮置的情况下，将通过由非选定字线wl(n-1)、wl(n+1)上的下拉电压所感生的负耦合电压，来将选定字线wl(n)继续向起始读取电平vr(1)驱动。在由行解码器12驱动的情况下，将通过行解码器12和感生的负耦合电压两者，来将选定字线wl(n)继续向起始读取电平vr(1)驱动，从而减少了达到起始读取电平vr(1)所需的时间。从时间t7到t8，行解码器12继续驱动非选定字线wl(n-1)、wl(n+1)，直到达到第一预脉冲电压vp1，同时将选定字线wl(n)保持在起始读取电平vr(1)。以这种方式，存储器件1使用减少的时间来将选定字线wl(n)设置为起始读取电平vr(1)，并且将非选定字线wl(n-1)、wl(n+1)设置为第一预脉冲电压vp1。在时间t8之后，存储器件1开始读取操作。从时间t8到t9，在非选定字线wl(n-1)、wl(n+1)上的电压达到第一预脉冲电压vp1时，行解码器12继续将非选定字线wl(n-1)、wl(n+1)保持在第一预脉冲电压vp1，并继续将选定字线wl(n)保持在起始读取电平vr(1)。从时间t9到t10，行解码器12将选定字线wl(n)从起始读取电平vr(1)驱动到下一读取电平vr(2)。在时间t10之后，行解码器12可以继续将选定字线wl(n)从一个读取电平驱动到另一读取电平，直到可以确定选定字线wl(n)上的一个或多个选定存储单元的状态。
33.读取方法600包括步骤s602至s608，其采用来自选定字线wl(n)的相邻字线的信号耦合以减少在读取操作之前设置选定字线wl(n)所需的时间。步骤s602至s606用于在读取操作之前将选定字线wl(n)和相邻字线设置为适当的电压电平。步骤s608用于执行读取操作。任何合理的步骤改变或调整都在本公开内容的范围内。步骤s602至s608说明如下：
34.步骤s602：行解码器12将第一预脉冲电压vp1施加到第n字线wl(n)，同时将第二预脉冲电压vp2施加到与第n字线wl(n)相邻的相邻字线；
35.步骤s604：行解码器12将第n字线wl(n)接地，同时在相邻字线上保持第二预脉冲电压vp2；
36.步骤s606：行解码器12使相邻字线浮置，同时将第n字线wl(n)上的电压拉向起始读取电平；
37.步骤s608：在读取操作中，行解码器12将第n字线上的电压从起始读取电平拉至下一读取电平，同时将相邻字线上的电压保持在第一预脉冲电压vp1。
38.步骤s602、s604、s608类似于步骤s402、s404、s410。在步骤s606中，相邻字线保持浮置，其上的电压通过由选定字线wl(n)上的电压变化感生的电容耦合效应驱动，这导致相邻字线上的电压斜坡，其将相邻字线的电压带至第一预脉冲电压vp1。在一些实施例中，当行解码器12将选定字线wl(n)拉向负起始读取电平时，将存在在相邻字线上相应地感生的负电压变化，从而将相邻字线从第二预脉冲电压vp2带至较低的第一预脉冲电压vp1。继而，相邻字线上的电压斜坡在选定字线wl(n)上生成耦合电压，以加快选定字线wl(n)上的电压变化并减少达到起始读取电平所需的时间。
39.图7是采用读取方法600的图1中的存储器件的选定信号的时序图。选定信号包括字线wl(n)和相邻字线wl(n-1)、wl(n+1)上的信号。可以选择字线wl(n)，并且可以不选择相邻字线wl(n-1)、wl(n+1)。存储器件1可以在读取时段trd中的读取操作之前，在设置时段tset中执行设置操作。设置时段tset在时间t1和t6之间，在其中，为读取操作设置选定字线wl(n)和非选定字线wl(n-1)、wl(n+1)。在时间t1和t5之间，存储器件1以类似于图5的方式
操作。从时间t5到t6，行解码器12将选定字线wl(n)从接地电压驱动到起始读取电平vr(1)，并且使非选定字线wl(n-1)、wl(n+1)浮置。在非选定字线wl(n-1)、wl(n+1)和选定字线wl(n)之间可以发生交叉耦合，选定字线wl(n)上的电压斜降会启动非选定字线wl(n-1)、wl(n+1)上的电压斜降，非选定字线wl(n-1)、wl(n+1)上的电压斜降进一步引起选定字线wl(n)上的更陡的电压斜降，从而减少将选定字线wl(n)从接地电压驱动到起始读取电平vr(1)所花费的时间。从时间t6到t7，在非选定字线wl(n-1)、wl(n+1)上的电压达到第一预脉冲电压vp1时，行解码器12继续将非选定字线wl(n-1)、wl(n+1)保持在第一预脉冲电压vp1，并且在选定字线wl(n)上的电压达到起始读取电平vr(1)时，行解码器12继续将选定字线wl(n)保持在起始读取电平vr(1)。以这种方式，存储器件1使用减少的时间来将选定字线wl(n)设置为起始读取电平vr(1)，并且将非选定字线wl(n-1)、wl(n+1)设置为第一预脉冲电压vp1。从时间t7到t8，行解码器12将选定字线wl(n)从起始读取电平vr(1)驱动到下一读取电平vr(2)。在时间t8之后，行解码器12可以继续将选定字线wl(n)从一个读取电平驱动到另一读取电平，直到可以确定选定字线wl(n)上的一个或多个选定存储单元的状态。
40.存储器件1和读取方法400、600采用来自选定字线的相邻字线的耦合效应，来以增加的速度将选定字线驱动至起始读取电平，从而使用减少的时间将选定字线设置为起始读取电平，节省了在读取操作之前设置选定字线所需的时间。
41.本领域技术人员将容易地观察到，在保持本发明的教导的同时，可以对器件和方法进行多种修改和变更。因此，以上公开内容应被解释为仅由所附权利要求的界限来限定。