用于调整行锤刷新速率的方法及相关存储器装置及系统与流程

用于调整行锤刷新速率的方法及相关存储器装置及系统
1.优先权主张
2.本技术案主张2019年4月23日申请的题为“用于调整行锤刷新速率的方法及相关存储器装置及系统(methods for adjusting row hammer refresh rates and related memory devices and systems)”的序列号为16/391,560的美国临时专利申请案的申请日权益。
技术领域
3.本公开的实施例涉及调整存储器装置的行锤刷新速率，且更明确来说，涉及基于存储体活动独立调整存储器装置的一或多个存储体的行锤刷新速率。又更明确来说，一些实施例涉及用于此调整的方法及相关存储器装置及系统。


背景技术：

4.存储器装置通常被提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，其包含易失性及非易失性存储器。易失性存储器需要电力来维持其数据(例如主机数据、错误数据等)且尤其包含随机存取存储器(ram)、动态随机存取存储器(dram)、同步动态随机存取存储器(sdram)、内容可寻址存储器(cam)、晶闸管随机存取存储器(tram)、低功耗双倍数据速率同步动态随机存取存储器(lpddr sdram)及图形ddr sdram。
5.随着存储器密度提高，间歇故障已出现于一些存储器装置中，其可由于对一特定行的存储器单元(例如耦合到存取线的单元)重复存取而经历故障。举例来说，物理邻近频繁被存取的行的行经历数据损坏的概率增加。特定行的重复存取可称为“锤击”事件，且行的锤击可致使例如(举例来说)跨传递门迁移的问题。由行的锤击致使的泄漏及寄生电流可致使可称为相邻行或受害行的未存取物理邻近行中的数据损坏。例如，所致损坏问题可称为锤击干扰及/或行锤干扰。
6.行锤效应是由于可包含一个晶体管及一个电容器的存储器单元的性质。电容器的电荷状态可确定存储器单元是否将“1”或“0”存储为二进制值。另外，大量存储器单元紧密堆积在一起。密集堆积单元可致使经激活电容器对邻近电容器的电荷产生效应，尤其当单元中的一者被快速激活(例如行锤效应)时。另外，电容器可具有自然放电速率且可经重写以补偿此放电，称为“刷新”。
7.减少行锤击对邻近行的不利效应的一些方法包含响应于确定锤击事件已发生而刷新邻近行。举例来说，响应于确定特定行已成为重复存取的目标(例如，行已在刷新周期内经受超过阈值数目个存取)，可选择其物理邻近相邻行用于目标刷新操作，此可称为行锤刷新操作。
8.公开内容
9.本公开的一或多个实施例包含一种操作存储器装置的方法。所述方法可包含在第一时间间隔期间确定与存储器装置的至少一个存储体相关联的有效命令的数目。所述方法
还可包含基于在所述第一时间间隔期间与所述至少一个存储体相关联的有效命令的所述数目在第二时间间隔内调整所述至少一个存储体的行锤刷新速率。
10.本公开的一些实施例包含一种存储器装置。所述存储器装置可包含存储器阵列，其包含数个存储体。所述存储器还可包含至少一个控制器，其经配置以基于与所述数个存储体中的至少一个存储体相关联的活动量调整所述至少一个存储体的行锤刷新速率。
11.本公开的额外实施例包含一种电子系统。所述电子系统可包含至少一个输入装置、至少一个输出装置及可操作地耦合到所述输入装置及所述输出装置的至少一个处理器装置。所述电子系统还可包含至少一个存储器装置，其可操作地耦合到所述至少一个处理器装置且包含存储器单元阵列及至少一个控制器，所述存储器单元阵列包含数个存储体。所述至少一个控制器可经配置以检测与所述数个存储体中的至少一个存储体相关联的行存取。所述至少一个控制器还可经配置以基于与所述至少一个存储体相关联的检测到的行存取的数目设置所述至少一个存储体的行锤刷新速率。
附图说明
12.图1是根据本公开的至少一个实施例的存储器装置的框图。
13.图2说明根据本公开的至少一个实施例的包含数个存储体的实例集成电路。
14.图3a及3b描绘包含与存储器装置相关联的数个刷新命令的实例时序图。
15.图4a及4b描绘包含与存储器装置的独立自动刷新及行锤刷新泵取相关联的数个刷新命令的其它实例时序图。
16.图5说明根据本公开的各个实施例的包含与存储器装置的数个存储体相关联的数个实例时间间隔的时序图。
17.图6描绘根据本公开的各个实施例的包含与存储器装置的数个存储体相关联的数个实例时间间隔的另一时序图。
18.图7描绘与存储器装置相关联的数个实例刷新序列。
19.图8描绘根据本公开的各个实施例的包含与存储器装置的存储体相关联的数个实例时间间隔的时序图。
20.图9描绘根据本公开的各个实施例的与存储器装置的数个存储体相关联的额外实例刷新序列。
21.图10a是根据本公开的一或多个实施例的包含实例刷新地址控制电路的存储器装置的一部分的框图。
22.图10b是说明用于编程行锤刷新速率的各个行锤刷新速率及相关联多位字的表。
23.图11是根据本公开的各个实施例的实例控制器的框图。
24.图12是根据本公开的各个实施例的操作存储器装置的实例方法的流程图。
25.图13是根据本文中描述的一或多个实施例实施的实例存储器装置的简化框图。
26.图14是根据本文中描述的一或多个实施例实施的实例电子系统的简化框图。
具体实施方式
27.通常，当执行刷新命令以刷新邻近于受锤击字线的字线时，发生“行锤事件”。特定字线在其经由存储器存取操作(例如有效命令)以可能导致邻近字线中的数据错误的方式
存取时被“锤击”。通常，字线在其被存取超过预定数目次时被锤击。
28.行锤刷新操作通常可经由刷新窃取操作执行，其中从存储器装置控制器发送且在存储器装置处接收的刷新操作(或刷新操作的一部分)被“窃取”且行锤刷新代替自动刷新执行。
29.本公开的各个实施例涉及调整存储器装置的行锤刷新速率。更明确来说，在一些实施例中，存储器装置的一或多个存储体的行锤刷新速率可基于与一或多个存储体相关联的活动量(例如行存取的数目)独立调整。又更明确来说，根据一些实施例，可计数与存储体相关联的有效信号的数目(例如在存储体处接收的有效信号的数目)(例如，在一时间间隔期间)，且存储体的行锤刷新速率(例如，在后续时间间隔内)可基于有效信号的数目调整。
30.如本文中更完全公开，各个实施例可减少存储器装置的功耗及处理开销，而基本上不降低存储器装置的性能及/或可靠性。更明确来说，至少一些实施例可消除不必要的行锤刷新操作，从而减少功耗同时仍减轻不良行锤效应。
31.图1是根据本公开的一或多个实施例的存储器装置100的框图。存储器装置100可包含例如dram(动态随机存取存储器)、sdram(同步动态随机存取存储器)、ddr sdram(双倍数据速率dram)、sgram(同步图形随机存取存储器)、lpddr sdram、图形ddr sdram、内容可寻址存储器(cam)或其任何组合。可集成于半导体芯片上的存储器装置100可包含存储器单元阵列102。
32.在图1的实施例中，存储器单元阵列102被展示为包含八个存储体bank0到7。在其它实施例的存储器单元阵列102中可包含更多或更少存储体。每一存储体包含数个字线wl、数个位线bl及及布置于数个字线wl与数个位线bl及的相交点处的数个存储器单元mc。字线wl的选择可由行解码器104执行且位线bl及的选择可由列解码器106执行。在图1的实施例中，行解码器104可包含用于每一存储体bank0到7的相应行解码器，且列解码器106包含用于每一存储体bank0到7的相应列解码器。
33.位线bl及经耦合到相应感测放大器samp。从位线bl或读取的数据可由感测放大器samp放大，且经由互补本地数据线(liot/b)、传送门(tg)及互补主数据线(miot/b)传送到读取/写入放大器107。相反地，从读取/写入放大器107输出的写入数据可经由互补主数据线miot/b、传送门tg及互补本地数据线lio/b传送到感测放大器samp，且写入于耦合到位线bl或的存储器单元mc中。
34.存储器装置100通常可经配置以经由例如地址端子110、命令端子112、时钟端子114、数据端子116及数据掩码端子118的各种端子接收各种输入(例如，从外部控制器)。存储器装置100可包含例如电力供应端子120及122的额外端子。
35.在预期操作期间，经由命令端子112接收的一或多个命令信号com可经由命令输入电路152传达到命令解码器150。命令解码器150可包含经配置以经由解码一或多个命令信号com来产生各种内部命令的电路。内部命令的实例包含有效信号act、读取/写入信号r/w及刷新信号aref。
36.此外，经由地址端子110接收的一或多个地址信号add可经由地址输入电路132传达到地址解码器130。地址解码器130可经配置以将行地址xadd供应到行解码器104且将列地址yadd供应到列解码器106。可供应到刷新地址控制电路140的行地址xadd可为包含多个
位(其可串行或并行传输)的信号且可对应于存储体(例如由例如有效信号act激活的存储体)的特定行。
37.有效信号act可包含响应于指示行存取(例如有效命令)的命令信号com而激活的脉冲信号。可响应于有效信号act而激活指定存储体地址的行解码器104。因此，可选择及激活由行地址xadd指定的字线wl。
38.读取/写入信号r/w可包含响应于指示列存取(例如读取命令或写入命令)的命令信号com而激活的脉冲信号。可响应于读取/写入信号r/w而激活列解码器106，且可选择由列地址yadd指定的位线
39.响应于有效信号act、读取信号、行地址xadd及列地址yadd，数据可从由行地址xadd及列地址yadd指定的存储器单元mc读取。读取数据可经由感测放大器samp、传送门tg、读取/写入放大器107、输入/输出电路162及数据端子116输出。此外，响应于有效信号act、写入信号、行地址xadd及列地址yadd，写入数据可经由数据端子116、输入/输出电路162、读取/写入放大器107、传送门tg及感测放大器samp供应到存储器单元阵列102。写入数据可经写入到由行地址xadd及列地址yadd指定的存储器单元mc。
40.刷新信号aref可包含在命令信号com包含自动刷新命令时激活的脉冲信号。刷新信号aref可经供应到刷新地址控制电路140，刷新地址控制电路140还经配置以接收有效信号act及行地址xadd。刷新地址控制电路140经配置以提供指定待刷新的特定字线的行地址rxadd。在一些实例中，刷新地址控制电路140可响应于从外部控制器(图1中未展示)接收的顺序刷新命令而提供行地址rxadd。此外，刷新地址控制电路140可经配置以“窃取”或否则抢占从外部控制器接收的刷新操作且以行锤刷新操作取代所述刷新操作。在此实例中，刷新地址控制电路140可响应于行锤刷新事件而提供行地址rxadd。
41.时钟信号ck及可经由时钟端子114接收。时钟输入电路170可基于时钟信号ck及产生内部时钟信号iclk。内部时钟信号iclk可经传达到存储器装置100的各个组件，例如命令解码器150及内部时钟产生器172。内部时钟产生器172可产生内部时钟信号lclk，其可经传达到输入/输出电路162(例如，用于控制输入/输出电路162的操作时序)。此外，数据掩码端子118可接收一或多个数据掩码信号dm。当激活数据掩码信号dm时，可禁止对应数据的盖写。
42.图2说明包含数个存储体202的实例集成电路(ic)(本文中也称为“裸片”)200。ic200还包含用于执行包含行锤刷新(rhr)操作的一或多个刷新操作的逻辑204。此外，在至少一些实施例中，每一存储体202可包含用于存储相关联存储体的一或多个行锤地址(rha)的专用逻辑(例如一或多个地址寄存器(例如触发器或锁存器)；图2中未展示)。所属领域的一般技术人员应了解，针对存储器系统(例如，包含单裸片或多裸片封装)，可期望减轻行锤效应同时还最小化功耗。
43.图3a描绘包含用于存储器装置的刷新序列的数个刷新命令ref的时序图300，其中每一刷新命令ref包含数个刷新(本文中也称为“泵取”)302。在时序图300中，每一刷新命令ref的每一刷新302用于自动刷新。换句话说，在此实例中，图3a中展示的刷新都没有被窃取用于rhr操作。图3b描绘包含数个刷新命令ref的时序图350。在时序图350中，针对每八个刷新命令ref，四个刷新(描绘为刷新304)被窃取用于rhr。举例来说，针对图3b中展示的刷新序列的两个初始刷新命令ref中的每一者，两个刷新可被窃取用于刷新相邻字线。换句话
说，针对每八个刷新命令ref，两个刷新(由参考元件符号304描绘)可被窃取用于刷新邻近(+1/
‑
1)受锤击行的两个字线。
44.图4a描绘包含数个刷新命令ref的时序图400，其中每一刷新命令ref包含一个刷新(例如一个泵取)。在时序图400中，所有刷新都是自动刷新402。换句话说，图4a中展示的刷新都没有被窃取用于rhr操作。图4b描绘包含数个刷新命令ref的时序图450。在时序图450中，针对每三个刷新命令ref，两个刷新(由参考元件符号404描绘)用于刷新邻近(+1/
‑
1)受锤击行的两个字线。
45.与图3b中说明的操作相比，图4b中说明的rhr操作可不使用自动刷新泵取。确切来说，根据一些实施例，专用rhr泵取可用于rhr操作。换句话说，自动刷新泵取及rhr泵取可独立，且因此不必窃取自动刷新泵取用于rhr操作。
46.在一些系统中，如果在一时间间隔(例如“窃取阶段”或“窃取系列”)期间，至少一个行存取不发生于存储器装置处(即，没有存储器装置的存储体会接收有效命令)，那么在后续时间间隔(例如后续窃取阶段或窃取系列)内跳过行锤操作。然而，在这些系统中，如果在一时间间隔期间，行存取发生于存储器装置的仅一个存储体或仅数个存储体处，那么rhr操作在后续时间间隔期间仍可发生于存储器装置的每一存储体处(例如，无论行存取是否发生于每一存储体处)。因此，功率不一定用于对未接收至少一个行存取的存储体执行rhr操作。换句话说，无论行存取在一时间间隔期间是否与存储体相关联，在后续时间间隔期间仍对存储体执行rhr操作。
47.根据本公开的各个实施例，存储器装置的每一存储体的行锤刷新速率是可调整的。更明确来说，在一些实施例中，基于与存储体相关联的活动(或没有活动)，存储体的行锤刷新操作可被激活或取消激活，或在一些情况中未修改。此外，在一些实施例中，基于与存储体相关联的活动(或没有活动)，存储体的行锤刷新速率可被增大或减小，或在一些情况中未修改。
48.更明确来说，根据一些实施例，存储体的行锤刷新可基于存储体处是否发生活动来激活或取消激活。举例来说，如果存储体未接收至少一个有效信号(例如，在一时间间隔期间)，那么可不对存储体执行行锤刷新(例如，行锤刷新速率是零)(例如，在后续时间间隔期间)。此外，如果存储体接收至少一个有效信号(例如，在一时间间隔期间)，那么可对存储体执行行锤刷新(例如，在后续时间间隔期间)。
49.替代地或另外，存储体的行锤刷新速率可基于存储体的活动量进行独立调整(例如，经由一或多个位)。在更特定实例中，基于与存储体相关联的相对高活动量(例如25个、50个或100个有效命令或更多)，存储体的行锤刷新速率可经设置(例如，经由一或多个位)到相对高速率(例如，使得两个刷新被窃取用于每个刷新命令)。作为另一实例，基于与存储体相关联的平均活动量，存储体的行锤刷新速率可经设置(例如，经由一或多个位)到平均速率(例如，使得两个刷新被窃取用于每三个刷新命令)。在又一实例中，基于与存储体相关联的相对低活动量(例如15个、10个或5个有效命令或更少)，存储体的行锤刷新速率可经设置(例如，经由一或多个位)到相对低速率(例如，使得两个刷新被窃取用于每六个刷新命令)。根据一些实施例，可检测第一时间间隔期间存储体的活动量，且可基于在第一时间间隔期间检测到的活动量来设置第二后续时间间隔内存储体的行锤刷新速率。
50.图5是描绘存储器装置的数个存储体(例如所有存储体)的数个时间间隔(例如窃
取系列)502a到502l的时序图500。根据本公开的各个实施例，针对不包含至少一个行存取(例如，不包含有效信号)的数个存储体的每一时间间隔，存储体的后续时间间隔可不包含rhr操作(例如，行锤刷新速率是零)。在一些实施例中，例如，可在取样周期期间(例如，在时间间隔502期间)监测与存储器装置的存储体相关联的活动(例如一或多个有效信号)。此外，基于活动(或没有活动)，可或可不执行定期rhr操作(例如，在取样周期完成之后)。更明确来说，例如，如果时间间隔502d不包含有效信号，那么数个存储体的行锤刷新速率可经设置使得rhr操作在后续时间间隔502e期间可不发生于数个存储体处。
51.图6是描绘存储器装置的数个特定存储体的数个时间间隔602的时序图600。更明确来说，时序图600描绘存储器装置的四个实例存储体(即，存储体2、存储体12、存储体19及存储体23)的数个时间间隔602。根据本公开的各个实施例，针对不包含有效信号的存储体的每一时间间隔(例如窃取系列)，存储体的后续时间间隔可不包含rhr操作。更明确来说，例如，如果存储器装置的第一存储体610(例如“存储体2”)的时间间隔602d不包含有效信号，那么第一存储体610的后续时间间隔602e可不包含rhr操作。此外，例如，如果存储器装置的第二存储体612(例如“存储体12”)的时间间隔602g不包含有效信号，那么第二存储体612的后续时间间隔602h可不包含rhr操作。此外，例如，如果存储器装置的第三存储体614(例如“存储体19”)的时间间隔602b不包含有效信号，那么第三存储体614的后续时间间隔602c可不包含rhr操作。另外，例如，如果存储器装置的第四存储体616(例如“存储体23”)的时间间隔602f不包含有效信号，那么第四存储体616的后续时间间隔602g可不包含rhr操作。
52.图7描绘与存储器装置相关联的数个刷新序列。更明确来说，图7描绘包含数个刷新命令ref的刷新序列702，其中每一刷新命令ref包含数个自动刷新703及rhr 705。举例来说，在一些实施例中，刷新序列702可表示存储器装置(例如图1的存储器装置100)的默认刷新序列，其中默认刷新序列可指示默认行锤刷新速率。在此实例中，刷新序列702的默认行锤刷新速率是针对每三个刷新命令ref，两个刷新被窃取用于rhr操作。其它默认行锤刷新速率可发生，例如最大行锤刷新速率(例如，针对每个刷新命令，两个刷新被窃取用于rhr操作)、最小行锤刷新速率(例如，针对每10个刷新命令，两个刷新被窃取用于rhr操作)或任何其它行锤刷新速率。
53.图7进一步描绘存储器装置的一个存储体(即，存储体x)的刷新序列704及存储器装置的另一存储体(例如存储体y)的刷新序列706。如说明，每一刷新序列704/706包含数个刷新命令ref，其中每一刷新命令ref包含数个刷新(例如自动刷新703及rhr 705)。
54.在此实例中，如由刷新序列704描绘，存储体x的行锤刷新速率与由刷新序列702描绘的行锤刷新速率相同。举例来说，在此实施例中，存储体x可能已接收(例如，在某时间间隔期间)至少一个有效命令，因此，存储体x的行锤刷新速率相对于默认行锤刷新速率不变。
55.继续此实例，如由刷新序列706描绘，存储体y的行锤刷新速率与由刷新序列702描绘的行锤刷新速率不同。举例来说，在此实施例中，存储体y可能未接收(例如，在某时间间隔期间)至少一个有效命令，因此，存储体y的行锤刷新速率相对于默认行锤刷新速率减小。作为更特定实例，在第一时间间隔(例如包含刷新命令ref 750、751及/或752的时间间隔)期间，存储体y可能未接收至少一个有效命令，因此，不同于存储体x，存储体y在刷新命令753期间不包含rhr操作。换句话说，因为存储体y在一时间间隔期间未接收至少一个有效命
令，所以存储体y的行锤刷新速率可经调整使得在后续时间间隔期间(例如，在刷新命令753期间)不在存储体y处执行rhr操作。
56.此外，例如，在后续时间间隔(例如包含刷新命令ref 753、754及/或755的时间间隔)期间，存储体y可能已接收至少一个有效命令，因此，如同存储体x，存储体y在刷新命令756期间包含rhr操作。换句话说，因为至少一些活动在一时间间隔(例如包含刷新命令753、754及/或755的时间间隔)期间发生于存储体y处，所以存储体y的行锤刷新速率可经调整使得在后续时间间隔期间(例如，在刷新命令756期间)在存储体y处执行rhr操作。
57.因此，如例如图5到7中展示，根据各个实施例，存储器装置的不同存储体的行锤刷新操作独立受控，因此，在某时间间隔期间，存储器装置的一些存储体可执行行锤刷新操作，且存储器装置的一些存储体可不执行行锤刷新操作。
58.如上文指出，在一些实施例中，存储体的行锤刷新速率可基于存储体的活动量进行调整。在一些实施例中，例如，可在取样周期(例如一时间间隔)期间监测与存储器装置的存储体相关联的活动(例如一或多个有效信号)。此外，基于活动(或没有活动)，可调整存储体的行锤刷新速率(例如，在取样周期之间)。更明确来说，在一些实施例中，例如，响应于存储体未接收至少最小阈值数目(例如1、5、10、20、50等)个有效命令(例如，在一时间间隔期间)，存储体的行锤刷新速率可从一个行锤刷新速率(例如默认行锤刷新速率)调整到另一较低行锤刷新速率(例如最小行锤刷新速率)。此外，例如，响应于以减小行锤刷新速率(例如，相对于默认行锤刷新速率)操作的存储体接收至少最小阈值数目个有效命令(例如，在一时间间隔期间)，存储体的行锤刷新速率可从较低行锤刷新速率调整到较高行锤刷新速率(例如默认行锤刷新速率)。
59.举例来说，图8描绘存储器装置(例如图1的存储器装置100)的存储体的数个时间间隔802。根据本公开的各个实施例，针对存储体的每一时间间隔，可计数与存储体相关联(例如，在存储体处接收)的有效信号的数目。此外，基于与存储体相关联的有效信号的数目，可调整存储体的行锤刷新速率。更明确来说，例如，如果在一时间间隔802e期间，存储体接收2z个有效信号，那么可将存储器装置在时间间隔802f内的行锤刷新速率调整到第一行锤刷新速率(例如，使得针对每三个刷新命令，两个刷新被窃取用于rhr操作)。此外，例如，如果在时间间隔802f期间，存储体接收3z个有效信号，那么可将存储器装置在时间间隔802g内的行锤刷新速率调整(例如增大)到第二行锤刷新速率(例如，使得针对每个刷新命令，两个刷新被窃取用于rhr操作)。作为另一实例，如果在时间间隔802h期间，存储体接收z个有效信号，那么可将存储器装置在时间间隔802i内的行锤刷新速率调整(例如减小)到第三行锤刷新速率(例如，使得针对每六个刷新命令，两个刷新被窃取用于rhr操作)。尽管图8描绘存储器装置的仅一个存储体的时间间隔，但可对存储器装置的其它存储体(例如所有存储体)实施相同或类似操作。
60.图9描绘与存储器装置相关联的数个刷新序列。举例来说，图9中说明的每一刷新序列可指示刷新速率(例如，在一或多个时间间隔期间，例如图8中展示的时间间隔802)。更明确来说，图9描绘包含数个刷新命令ref的存储器装置的刷新序列902，其中每一刷新命令ref包含数个刷新903及rhr 905。在此实例中，刷新序列902描绘第一行锤刷新速率，例如最大行锤刷新速率(即，针对每一刷新命令ref，两个刷新被窃取用于rhr)。
61.图9进一步描绘存储器装置的一个存储体(即，存储体a)的刷新序列904及存储器
装置的另一存储体(例如存储体b)的刷新序列906。如说明，每一刷新序列904/906包含数个刷新命令ref，其中每一刷新命令ref包含数个刷新903及rhr 905。在此实例中，刷新序列904描绘第二行锤刷新速率(即，针对每三个刷新命令ref，两个刷新被窃取)，且刷新序列906描绘第三行锤刷新速率(即，针对每六个刷新命令ref，两个刷新被窃取用于rhr)。
62.因此，如例如图8及9中展示，根据各个实施例，存储器装置的不同存储体的行锤刷新速率独立受控，且因此在各个时间间隔(例如图8的时间间隔802)期间，存储器装置的存储体可以不同行锤刷新速率操作(例如，如图9中展示)(例如，基于对行锤刷新的需要)。
63.图10a是根据本公开的各个实施例的包含刷新地址控制电路1040的存储器装置1000的一部分的框图。举例来说，图1的刷新地址控制电路140可包含刷新地址控制电路1040。存储器装置1000进一步包含耦合到刷新地址控制电路1040的行解码器104。
64.在至少一些实施例中，刷新地址控制电路1040及/或行解码器104的至少一些组件可对应于存储器装置的特定存储体，且在至少一些实施例中，这些组件可重复用于存储器装置的每一存储体。因此，在一些实施例中，存储器装置(例如图1的存储器装置100)可包含多个刷新地址控制电路1040及行解码器104。为简洁起见，将仅描述单个存储体的组件。
65.刷新地址控制电路1040包含控制器1050、rhr状态控制1052、地址取样器1054、armsample产生器1056及刷新地址产生器1058。刷新地址控制电路1040可经配置以接收例如自动刷新信号aref、行地址xadd及有效信号act的各种信号。在一些实施例中，刷新地址控制电路1040可从存储器控制器(图10a中未展示)、图1中展示的地址解码器130及/或命令解码器150接收这些信号中的一或多者。
66.armsample产生器1056可经配置以产生取样信号armsample，其可在低逻辑电平与高逻辑电平之间交替。armsample激活可为“脉冲”，其中armsample经升高到高逻辑电平且接着返回到低逻辑电平。
67.地址取样器1054可经配置以接收行地址xadd及armsample。在一些实施例中，行地址xadd可随着存取操作(例如有效操作)被引导到存储器单元阵列(例如图1的存储器单元阵列102)的不同行而改变。每当地址取样器1054接收armsample的激活(例如脉冲)时，地址取样器1054都可取样且捕获行地址xadd的当前值。在一些实施例中，地址取样器1054可将行地址xadd的当前取样且捕获值作为匹配地址hitxadd提供到刷新地址产生器1058。刷新地址产生器1058可提供与匹配地址hitxadd相关联的一或多个受害地址(例如，到行解码器104)作为刷新地址rxadd。
68.控制器1050可经配置以接收有效信号act。根据本公开的各个实施例，可包含例如一或多个触发器及/或一或多个计数器1051的逻辑的控制器1050可经配置以计数在相关联存储体处接收有效信号act的次数。更明确来说，控制器1050可经配置以计数在一时间间隔(例如窃取系列)期间在相关联存储体处接收有效信号act的次数。在这些实施例中，计数器1051可被复位(例如，经由控制逻辑)(例如，在时间间隔结束时)。此外，基于在相关联存储体处接收有效信号act的次数(例如，在时间间隔期间)，控制器1050可产生传达到rhr状态控制1052的信号。
69.在一些实施例中，控制器1050可经配置以基于接收到的有效信号的数目(例如，在一时间间隔期间)确定行锤刷新操作是否应发生于存储体处及/或行锤刷新应以何种速率发生(即，行锤刷新速率)。因此，在这些实施例中，从控制器1050发送到rhr状态控制1052的
信号可包含行锤刷新操作是否应发生于存储体处及/或存储体的行锤刷新速率的指示。在其它实施例中，控制器1050可经配置以计数有效信号的数目且将此信息传达到rhr状态控制1052。在这些实施例中，rhr状态控制1052可经配置以确定行锤刷新操作是否应发生于存储体处及/或行锤刷新应以何种速率发生。
70.rhr状态控制1052可包含例如逻辑组件且可经配置以控制发生率及时序刷新操作(例如自动刷新及/或rhr操作)。举例来说，基于从控制器1050接收的信号，rhr状态控制1052可提供信号rhr以激活行锤刷新(例如对应于经识别侵略行的受害行的刷新)。如上文指出，在一些实施例中，rhr状态控制1052可从控制器1050接收指示行锤刷新操作是否应发生于存储体处及/或行锤刷新应以何种速率发生的信号。在其它实施例中，基于从控制器1050接收的信号，rhr状态控制1052可经配置以确定行锤刷新操作是否应发生于存储体处及/或行锤刷新应以何种速率发生。在一些实施例中，rhr状态控制1052可响应于从控制器1050接收的信号而断言内部刷新信号iref及/或行锤刷新信号rhr。
71.在一些实施例中，存储体的行锤刷新速率可经由(例如，多位字的)一或多个位设置。图10b是说明用于编程行锤刷新速率的各种rhr速率及相关联多位字的表1080。举例来说，参考图10a及10b，控制器1050及/或rhr状态控制1052可经由多位字“000”设置行锤刷新速率，使得针对每个刷新命令，所有刷新都被窃取作为行锤刷新。作为另一实例，控制器1050及/或rhr状态控制1052可经由多位字“011”设置行锤刷新速率，使得针对每四个刷新命令，一个刷新被窃取作为行锤刷新。作为又一实例，控制器1050及/或rhr状态控制1052可经由多位字“111”设置行锤刷新速率，使得针对每八个刷新命令，一个刷新被窃取作为行锤刷新。可使用用于编程相关联行锤刷新速率的其它行锤刷新速率及多位字(例如，如图10b中说明)。
72.rhr状态控制1052还可提供内部刷新信号iref以指示自动刷新应发生。响应于rhr激活，刷新地址产生器1058可提供刷新地址rxadd，其可为自动刷新地址或可为与对应于匹配地址hitxadd的侵略行的受害行相对应的一或多个受害地址。行解码器104可响应于刷新地址rxadd及行锤刷新信号rhr而执行目标刷新操作。
73.所属领域中已知用于确定与行锤刷新操作相关的侵略及/或受害行的方法、装置及系统，且因此将不再详细描述与确定侵略及/或受害行相关的细节。
74.继续参考图10a，刷新地址产生器1058可接收行锤刷新信号rhr及匹配地址hitxadd。匹配地址hitxadd可表示侵略行。刷新地址产生器1058可基于匹配地址hitxadd确定一或多个受害行的位置及提供其作为刷新地址rxadd。在一些实施例中，受害行可包含物理邻近于侵略行的行(例如hitxadd+1及hitxadd
‑
1)。此外，在一些实施例中，受害行还可包含物理邻近于侵略行的物理邻近行的行(例如hitxadd+2及hitxadd
‑
2)。受害行与经识别侵略行之间的其它关系可用于其它实例中。
75.刷新地址产生器1058可基于行锤刷新信号rhr确定刷新地址rxadd的值。在一些实施例中，当信号rhr非有效时，刷新地址产生器1058可提供自动刷新地址序列中的一者。当信号rhr有效时，刷新地址产生器1058可提供例如受害地址的目标刷新地址作为刷新地址rxadd。
76.行解码器104可基于接收到的信号及地址对存储器阵列(未展示)执行一或多个操作。举例来说，响应于有效信号act及行地址xadd(及处于低逻辑电平的iref及rhr)，行解码
器104可对指定行地址xadd进行一或多个存取操作(例如有效操作)。响应于rhr信号有效，行解码器104可刷新刷新地址rxadd。
77.尽管控制器1050被说明为单独组件，但在一些实施例中，rhr状态控制1052可包含控制器1050，或反之亦然。此外，在一些实施例中，不是存储器装置(例如存储器装置100)包含专用于每一存储体的控制器，而是存储器装置可包含小于或等于存储体的数目的数个控制器。举例来说，在一些实施例中，一或多个存储体外部的至少一个控制器可用于控制、设置及/或调整一或多个存储体的行锤刷新速率。举例来说，在至少一些实施例中，存储器装置可包含经配置以监测与存储器装置的一或多个存储体相关联的活动的一或多个控制器。一或多个控制器还可经配置以将一或多个信号传达到一或多个存储体以控制、设置及/或调整一或多个存储体的行锤刷新速率。更明确来说，一或多个控制器可经配置以独立监测(例如活动)及控制(例如，设置及/或调整行锤刷新速率)存储器装置的每一存储体。
78.此外，在至少一些其它实施例中，存储器装置外部的至少一个控制器可经配置以确定与每一存储体相关联的活动量。举例来说，至少一个外部控制器可经配置以接收及/或感测发送到存储器装置及/或从存储器装置接收的指示与存储器装置的一或多个存储体相关联的活动量的一或多个信号。更明确来说，例如，至少一个控制器可经配置以接收及/或感测发送到存储体的有效信号。此外，在这些实施例中，至少一个控制器可经配置以控制、设置及/或调整存储器装置的一或多个存储体的行锤刷新操作及/或行锤刷新速率。举例来说，在这些实施例中，至少一个控制器可将一或多个信号发送到存储器装置(例如图1的存储器装置100)(例如，经由命令端子112)以控制、设置及/或调整一或多个存储体的行锤刷新操作及/或行锤刷新速率。
79.在这些实施例中的每一者中，控制器可经配置以基于任何活动是否已发生(例如，是否已接收有效信号)来控制(例如激活及取消激活)存储体的行锤刷新操作。替代地或另外，控制器可经配置以基于已发生的活动量(例如，基于已在存储体处接收有效信号的数量)设置及/或调整存储体的行锤刷新速率。
80.图11描绘根据本公开的各个实施例的控制器1100。根据各个实施例，控制器1100可经实施于存储器装置内或可在存储器装置外部。控制器1100可经配置以接收一或信号1102。举例来说，可包含一或多个信号的信号1102可从存储器装置内或存储器装置外部的组件接收。信号1102可指示与存储器装置的一或多个存储体相关联的活动。控制器1100还可经配置以将一或信号1104传达到一或多个存储体(存储体0到存储体j
‑
1)。更明确来说，例如，控制器1100可经配置以将至少一个信号发送到存储器装置的每一存储体。
81.作为非限制性实例，控制器1100可包含用于计数发送到每一存储体及/或在每一存储体处接收的有效信号的数目(例如，在一时间间隔期间)的一或多个计数器(例如用于每一存储体的一个计数器)。举例来说，控制器1100可基于一或多个接收到的信号及存储于与第一存储体相关联的计数器中的值确定第一存储体在第一时间间隔期间已接收m个有效信号。响应于此，控制器1100可传达信号(例如，到第一存储体)以增大第一存储体的行锤刷新速率(例如，在第二时间间隔内)。此外，例如，控制器1100可基于一或多个接收到的信号及存储于与第二存储体相关联的计数器中的值确定第二存储体在第一时间间隔期间已接收n个有效信号(其中n＜m)。响应于此，控制器1100可传达信号(例如，到第二存储体)以减小第二存储体的行锤刷新速率(例如，在第二时间间隔内)。
82.本公开的各个实施例可适用于存储体的每个存储体。举例来说，上文参考图511描述的实施例可适用于存储器装置的每一存储体或存储器装置的存储体的某子集。更明确来说，例如，在一些实施例中，存储器装置可经配置以计数与每一存储体相关联的有效信号且基于相关联有效信号的数目调整存储器装置的每一存储体的行锤刷新速率。在其它实施例中，存储器装置可经配置以基于存储体是否已接收一或多个有效信号激活或取消激活存储器装置的每一存储体的行锤刷新操作。在又其它实施例中，存储器装置的一些存储体的行锤刷新速率可基于有效信号的数目进行调整，且存储器装置的其它存储体的行锤刷新速率可基于是否检测到任何活动(例如，是否接收至少一个有效信号)来激活或取消激活。
83.图12是根据本公开的各个实施例的操作存储器装置的实例方法1200的流程图。方法1200可根据本公开中描述的至少一个实施例布置。在一些实施例中，方法1200可由一装置或系统(例如图1的存储器装置100、图2的集成电路200、图10a的刷新地址控制电路1040、图11的控制器1100、图13的存储器装置1300及/或图14的电子系统1400)或另一装置或系统执行。尽管被说明为离散块，但各个块可分成额外块、组合成更少块或被消除，这取决于期望实施方案。
84.方法1200可开始于块1202，其中可确定与存储器装置的一或多个存储体相关联的活动量，且方法1200可继续到块1204。举例来说，在一些实施例中，针对存储器装置的每一存储体，可确定在一时间间隔期间存储体是否接收有效信号。此外，在一些实施例中，针对每一存储体，可确定存储体在时间间隔期间接收多少个有效信号。举例来说，存储体内及/或存储体外部的一或多个计数器可计数在时间间隔期间在存储体处接收的有效信号的数目。此外，在此实例中，一或多个计数器可在时间间隔结束之后复位。
85.在块1204，可基于至少一个存储体的经确定活动量设置及/或调整一或多个存储体中至少一个存储体的行锤刷新速率。举例来说，基于至少一个存储体的经确定活动量，可增大或减小至少一个存储体的行锤刷新速率及/或可激活或取消激活至少一个存储体的行锤刷新操作。更明确来说，例如，如果在第一时间间隔期间存储体未接收有效信号，那么存储体在后续时间间隔期间可不执行行锤刷新操作(例如，可取消激活行锤刷新操作，假设其处于激活状态)。此外，例如，如果在第一时间间隔期间存储体接收有效信号，那么存储体在后续时间间隔期间可执行行锤刷新操作(例如，可激活行锤刷新操作，假设其处于取消激活状态)。作为另一实例，如果在第一时间间隔期间存储体未接收超过第一阈值数目(例如1、5、10、20、30或更多)个有效信号，那么可减小或不修改存储体的行锤刷新速率(例如，在后续时间间隔内)。类似地，如果在第一时间间隔期间存储体接收超过第二阈值数目(例如10、20、50、100或更多)个有效信号，那么可增大或不修改存储体的行锤刷新速率(例如，在后续时间间隔内)。
86.可在不背离本公开的范围的情况下对方法1200进行修改、添加或省略。举例来说，方法1200的操作可按不同顺序实施。此外，概述操作及动作仅供例示，且在不减损所公开的实施例的本质的情况下，一些操作及动作可为任选的、组合成更少操作及动作或扩展成额外操作及动作。举例来说，在各个实施例中，每一存储体的经确定活动量可与阈值活动量比较。此外，除在第二时间间隔期间调整至少一个存储体的行锤刷新速率之外，方法还可包含在第二时间间隔期间确定存储器装置的一或多个存储体的活动量。此外，基于第二时间间隔期间的活动量，可或可不调整至少一个存储体在第三时间间隔内的行锤刷新速率。
87.还公开存储器装置。根据各个实施例，存储器装置可包含例如存储器单元阵列102(见图1)的一或多个存储器单元阵列。一或多个存储器单元阵列可包含数个存储体。
88.图13是根据本文中描述的一或多个实施例实施的存储器装置1300的简化框图。可包含例如半导体装置的存储器装置1300包含存储器阵列1302及控制器1304。可包含数个存储体的存储器阵列1302可包含数个存储器单元。
89.控制器1304可与存储器阵列1302操作性耦合以读取、写入或刷新存储器阵列1302内的任何或所有存储器单元。控制器1304可经配置以实施本文中公开的一或多个实施例。举例来说，在一些实施例中，根据本文中公开的各个实施例，可包含例如图10a的控制器1050及/或图11的控制器1100的控制器1304可经配置以确定与存储体相关联的活动量且设置及/或调整存储体的行锤刷新速率。
90.还公开系统。根据各个实施例，系统可包含存储器装置，其包含数个存储体，每一存储体具有存储器单元阵列。每一存储器单元可包含存取晶体管及与存取晶体管可操作地耦合的存储元件。
91.图14是根据本文中描述的一或多个实施例实施的电子系统1400的简化框图。电子系统1400包含至少一个输入装置1402，其可包含例如键盘、鼠标或触摸屏。电子系统1400进一步包含至少第一输出装置1404，例如监视器、触摸屏或扬声器。输入装置1402及输出装置1404不一定彼此分离。电子系统1400进一步包含存储装置1406。输入装置1402、输出装置1404及存储装置1406可经耦合到处理器1408。电子系统1400进一步包含耦合到处理器1408的存储器装置1410。可包含图13的存储器装置1300的存储器装置1410可包含存储器单元阵列。电子系统1400可包含例如计算、处理、工业或消费产品。举例来说但不限于，电子系统1400可包含个人计算机或计算机硬件组件、服务器或其它联网硬件组件、数据库引擎、入侵防御系统、手持式装置、平板计算机、电子笔记本、相机、电话、音乐播放器、无线装置、显示器、芯片组、游戏、交通工具或其它已知系统。
92.根据本文中公开的各个实施例且与一些常规装置、系统及方法相比，存储器装置的一或多个存储体的行锤刷新速率可独立调整。更明确来说，存储体的行锤刷新速率可基于存储体的活动量进行调整。因此，与常规装置、系统及方法相比，各个实施例可提供存储器装置的降低功耗及/或处理开销且几乎不降低存储器装置的性能及/或可靠性。
93.本公开的一或多个实施例包含一种操作存储器装置的方法。所述方法可包含在第一时间间隔期间确定与存储器装置的至少一个存储体相关联的有效命令的数目。所述方法还可包含基于在所述第一时间间隔期间与所述至少一个存储体相关联的有效命令的所述数目在第二时间间隔内调整所述至少一个存储体的行锤刷新速率。
94.本公开的一些实施例包含一种存储器装置。所述存储器装置可包含存储器阵列，其包含数个存储体。所述存储器还可包含至少一个控制器，其经配置以基于与所述数个存储体中的至少一个存储体相关联的活动量调整所述至少一个存储体的行锤刷新速率。
95.本公开的额外实施例包含一种电子系统。所述电子系统可包含至少一个输入装置、至少一个输出装置及可操作地耦合到所述输入装置及所述输出装置的至少一个处理器装置。所述电子系统还可包含至少一个存储器装置，其可操作地耦合到所述至少一个处理器装置且包含存储器单元阵列及至少一个控制器，所述存储器单元阵列包含数个存储体。所述至少一个控制器可经配置以检测与所述数个存储体中的至少一个存储体相关联的行
存取。所述至少一个控制器还可经配置以基于与所述至少一个存储体相关联的检测到的行存取的数目设置所述至少一个存储体的行锤刷新速率。
96.根据惯例，图式中说明的各个特征可不按比例绘制。本公开中呈现的说明不意味着任何特定设备(例如装置、系统等)或方法的实际视图，而是仅为用于描述本公开的各个实施例的理想化表示。因此，可为了清楚而任意扩大或减小各个特征的尺寸。另外，可为了清楚而简化一些图式。因此，图式可不描绘给定设备(例如装置)的所有组件或特定方法的所有操作。
97.如本文中使用，术语“装置”或“存储器装置”可包含具有存储器的装置，但不限于仅具有存储器的装置。举例来说，装置或存储器装置可包含存储器、处理器及/或其它组件或功能。举例来说，装置或存储器装置可包含单芯片系统(soc)。
98.本文中且尤其是所附权利要求书(例如所附权利要求书的主体)中使用的术语通常希望为“开放”术语(例如，术语“包含(including)”应被解译为“包含(但不限于)”，术语“具有”应被解译为“至少具有”，术语“包含(includes)”应被解译为“包含(但不限于)”)。
99.另外，如果想要特定数目个所引入的权利要求叙述，那么此意图要明确叙述于权利要求中，且如果没有此叙述，那么不存在此意图。举例来说，为了辅助理解，所附权利要求可含有使用引入性短语“至少一个”及“一或多个”来引入权利要求叙述。然而，此类短语的使用不应被解释为暗含由不定冠词“一(a/an)”引入的权利要求叙述将含有此所引入的权利要求叙述的任何特定权利要求限制为仅含有一个此叙述的实施例，即使同一权利要求包含引入性短语“一或多个”或“至少一个”及例如“一”的不定冠词(例如，“一”应被解译为意味着“至少一个”或“一或多个”)；这同样适用于用于引入权利要求叙述的定冠词的使用。如本文中使用，“及/或”包含相关联列项中的一或多者的任何及所有组合。
100.另外，即使明确叙述了所引入的权利要求叙述的特定数目，但应理解，此叙述应被解译为意味着至少所叙述数目(例如，没有其它修饰语的“两个叙述”的裸叙述意味着至少两个叙述或两个或多于两个叙述)。此外，在其中使用类似于“a、b及c等中的至少一者”或“a、b、c等中的一或多者”的惯例的例子中，此构造一般希望包含仅a、仅b、仅c、a及b同时、a及c同时、b及c同时或a、b及c同时，等等。举例来说，术语“及/或”的使用希望以此方式解释。
101.此外，无论是在说明书、权利要求书或附图中，呈现两个或多于两个替代项的任何析取词或短语都应被理解为考虑包含项中的一者、项中的任一者或两个项的可能性。举例来说，短语“a或b”应被理解为包含“a”或“b”或“a及b”的可能性。
102.另外，术语“第一”、“第二”、“第三”等的使用在本文中不一定用于暗示元件的特定顺序或数目。一般来说，术语“第一”、“第二”、“第三”等作为通用识别符用于区分不同元件。如果没有展示术语“第一”、“第二”、“第三”等暗示特定顺序，那么这些术语不应被理解为暗示特定顺序。此外，如果没有展示术语“第一”、“第二”、“第三”等暗示元件的特定数目，那么这些术语不应被理解为暗示元件的特定数目。
103.上文描述且附图中说明的本公开的实施例不限制本公开的范围，其由所附权利要求书及其合法等效物的范围涵盖。任何等效实施例在本公开的范围内。事实上，所属领域的技术人员将从说明书明白本公开的各种修改及本文中展示及描述的修改，例如所描述的元件的替代有用组合。此类修改及实施例也落于所附权利要求书及等效物的范围内。