在存储器装置中存储熔丝数据的实施方案的制作方法

本专利申请案主张2019年7月17日申请的由博尼亚蒂(Boniardi)等人所作的标题为“在存储器装置中存储熔丝数据的实施方案(IMPLEMENTATIONS TO STORE FUSE DATA IN MEMORY DEVICES)”的第16/514,431号美国专利申请案的优先权，所述申请案被转让给本文的受让人且其全部内容明确地以引用的方式并入本文中。

背景技术

下文大体上涉及操作至少一个存储器装置且更特定来说涉及在存储器装置中存储熔丝数据的实施方案。

存储器装置广泛用于将信息存储于各种电子装置中，例如计算机、无线通信装置、相机、数字显示器及类似物。通过编程存储器装置的不同状态来存储信息。例如，二进制装置最常存储两个状态中的一者，通常由逻辑“1”或逻辑“0”表示。在其它装置或系统中，可存储两个以上状态。为存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个经存储状态。为存储信息，装置的组件可将状态写入或编程在存储器装置中。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、闪存、相变存储器(PCM)、其它基于硫属化物的存储器技术等。存储器装置可为易失性或非易失性。一般来说，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据完整性、减小功率消耗或减小制造成本以及其它度量。在一些情况中，存储器装置可将数据存储于定位于主存储器阵列外围的数个熔丝状结构或单元中。

附图说明

图1说明根据如本文中公开的实例的支持在存储器装置中存储熔丝数据的实施方案的系统的实例。

图2说明根据如本文中公开的实例的支持在存储器装置中存储熔丝数据的实施方案的存储器裸片的实例。

图3说明根据如本文中公开的实例的支持在存储器装置中存储熔丝数据的实施方案的存储器装置的框图的实例。

图4说明根据如本文中公开的实例的支持在存储器装置中存储熔丝数据的实施方案的存储器装置的框图的实例。

图5A及5B说明根据如本文中公开的实例的支持在存储器装置中存储熔丝数据的实施方案的发信号操作的框图的实例。

图6说明根据如本文中公开的实例的支持在存储器装置中存储熔丝数据的实施方案的存储器装置的框图。

图7说明展示根据如本文中公开的实例的支持在存储器装置中存储熔丝数据的实施方案的一或若干方法的流程图。

具体实施方式

存储器装置可采用数种不同技术来存储数据。在一些情况中，存储器装置可将数据永久地存储于装置处，使得即使在装置失去电力时，数据仍不会被覆写或丢失。此数据可为由存储器装置用以操作存储器装置的信息的实例。在一些情况中，此数据可由熔丝阵列存储以确保数据未丢失。熔丝阵列可为只读存储器(ROM)或可编程只读存储器(PROM)的实例且在不可更改的数据或指令存储于存储器中的情况中可为有用的。在一些情况中，编程ROM或PROM可包含“熔断”某些熔丝或可熔链。熔断熔丝与未熔断熔丝的组合可表示熔丝数据的某一状态(例如，“1”或“0”二进制状态)。在一些实施方案中，熔丝阵列可被集成为定位于存储器装置或阵列外围的专用结构或电路系统或集成为与存储器装置或阵列的较大部分分离的熔丝阵列。

然而，此类熔丝架构及写入过程可具有数个缺点。例如，用于熔丝及驱动器的存储器装置的部分可占据大量面积，且用于熔断熔丝的驱动器(例如，MOSFET晶体管、双极晶体管等)可使用相对高编程电流，从而增加存储器装置的总功率消耗。

取代存储器阵列外围处的专用熔丝阵列，存储器阵列可配置于存储器装置或存储器阵列内以存储熔丝数据。在一些情况中，存储熔丝数据的阵列可为存储器装置内所含有的存储器单元的子阵列或部分。在一些情况中，存储熔丝数据的阵列可与存储其它类型的数据(例如用户数据)的存储器阵列的部分分离。在任一情况中，用于存储熔丝数据的阵列可含有硫属化物存储元件且可编程或重新编程多次。另外，由于用于存储熔丝数据的阵列的单元可经编程而非不可逆地熔断，所以可减少电流驱动器的数量及/或可减小电流驱动器的大小以及其它可能益处。

首先在如参考图1及2描述的存储器系统及存储器裸片的上下文中描述本公开的特征。在如参考图3到5B描述的存储器装置或存储器阵列的上下文中描述本公开的特征。通过且参考关于如参考图6到7描述的在存储器装置中存储熔丝数据的实施方案的设备图及流程图进一步说明且描述本公开的这些及其它特征。

图1说明如本文中公开的实例存储器装置100。存储器装置100还可被称为电子存储器设备。图1是存储器装置100的各种组件及特征的说明性表示。因而，应了解，存储器装置100的组件及特征经展示以说明功能相互关系而非其在存储器装置100内的实际物理位置。在图1的说明性实例中，存储器装置100包含三维(3D)存储器阵列102。3D存储器阵列102包含可编程以存储不同状态的存储器单元105。在一些实例中，每一存储器单元105可编程以存储表示为逻辑0及逻辑1的两个状态。在一些实例中，存储器单元105可经配置以存储两个以上逻辑状态。尽管图1中包含的一些元件使用数值指示符标记，其它对应元件未被标记，但其为相同的或将被理解为类似以试图增加所描绘特征的可见度及清晰度。

3D存储器阵列102可包含形成于彼此顶部上的两个或更多个二维(2D)存储器阵列103。与2D阵列相比，这可增加可放置或产生于单个裸片或衬底上的存储器单元的数目，此又可减小生产成本或增加存储器装置的性能或两者。存储器阵列102可包含存储器单元105的两个层级且因这可被视为3D存储器阵列；然而，层级数目不限于两个。每一层级可经对准或定位，使得存储器单元105可跨每一层级彼此对准(确切地、重叠或近似地)，从而形成存储器单元堆叠145。在一些情况中，如下文说明，存储器单元堆叠145可包含铺设于彼此顶部上同时共享针对两者的存取线的多个存储器单元。在一些情况中，存储器单元可为经配置以使用多电平存储技术存储一个以上数据位的多电平存储器单元。

在一些实例中，存储器单元105的每一行连接到字线110，且存储器单元105的每一列连接到位线115。术语存取线可指代字线110、位线115或其组合。字线110及位线115可彼此垂直(或几乎垂直)且可产生存储器单元阵列。如图1中展示，存储器单元堆叠145中的两个存储器单元105可共享共同导电线，例如位线115。即，位线115可与上存储器单元105的底部电极及下存储器单元105的顶部电极耦合。其它配置可为可能的，例如，第三层叠可与下层叠共享字线110。一般来说，一个存储器单元105可定位于两个导电线(例如字线110及位线115)的交叉点处。此交叉点可被称为存储器单元的地址。目标存储器单元105可为定位于通电字线110与位线115的交叉点处的存储器单元105；即，字线110及位线115可经通电以读取或写入其交叉点处的存储器单元105。与相同字线110或位线115耦合(例如，连接)的其它存储器单元105可被称为非标定存储器单元105。

电极可与存储器单元105及字线110或位线115耦合。术语电极可是指电导体，且在一些情况中可被采用为到存储器单元105的电接触。电极可包含提供存储器装置100的元件或组件之间的导电路径的迹线、电线、导电线、导电材料或类似物。在一些实例中，存储器单元105可包含定位于第一电极与第二电极之间的硫属化物材料。第一电极的一个侧可耦合到字线110且第一电极的另一侧可耦合到硫属化物材料。另外，第二电极的一个侧可耦合到位线115且第二电极的另一侧可耦合到硫属化物材料。第一电极及第二电极可相同材料(例如，碳)或不同。

可通过激活或选择字线110及位线115而对存储器单元105执行例如读取及写入的操作。在一些实例中，位线115还可被称为数字线115。在不损失理解或操作的情况下，对存取线、字线及位线或其类似物的参考可互换。激活或选择字线110或位线115可包含将电压施加到相应线。字线110及位线115可由例如金属(例如，铜(Cu)、铝(Al)、金(Au)、钨(W)、钛(Ti))、金属合金、碳、导电掺杂半导体的导电材料或其它导电材料、合金、化合物或类似物制成。

可通过行解码器120及列解码器130控制存取存储器单元105。例如，行解码器120可从存储器控制器140接收行地址且基于所接收的行地址激活适当字线110。类似地，列解码器130可从存储器控制器140接收列地址且激活适当位线115。例如，存储器阵列102可包含多个字线110(标记为WL_1到WL_M)及多个数字线115(标记为BL_1到BL_N)，其中M及N取决于阵列大小。因此，通过激活字线110及位线115(例如，WL_2及BL_3)，可存取其交叉点处的存储器单元105。如下文更详细论述，存取存储器单元105可通过行解码器120及列解码器130来控制，行解码器120及列解码器130可包含在远离耦合到存储器阵列102的衬底的表面的方向上延伸的一或多个掺杂材料。

在存取之后，可由感测组件125读取或感测存储器单元105以确定存储器单元105的所存储状态。例如，可(使用对应字线110及位线115)将电压施加到存储器单元105且所得电流的存在可取决于所施加电压及存储器单元105的阈值电压。在一些情况中，可施加一个以上电压。另外，如果所施加电压不导致电流流动，那么可施加其它电压直到由感测组件125检测到电流。通过评估导致电流流动的电压，可确定存储器单元105的所存储逻辑状态。在一些情况中，电压可在量值上斜升直到检测到电流流动。在其它情况中，可循序施加预定电压直到检测到电流。同样地，可将电流施加到存储器单元105且产生电流的电压的量值可取决于存储器单元105的电阻或阈值电压。在一些实例中，可通过将电脉冲提供到存储器单元105而编程所述单元，所述单元可包含存储器存储元件。可经由字线110、位线115或其组合提供脉冲。

感测组件125可包含各种晶体管或放大器以检测及放大信号差，这可被称为锁存。接着可通过列解码器130输出存储器单元105的所检测逻辑状态作为输出135。在一些情况中，感测组件125可为列解码器130或行解码器120的部分。或者，感测组件125可与列解码器130或行解码器120连接或耦合。感测组件可与列解码器或行解码器相关联。

可通过激活相关字线110及位线115而设置或写入存储器单元105且可将至少一个逻辑值存储于存储器单元105中。列解码器130或行解码器120可接受待写入到存储器单元105的数据(例如，输入/输出135)。在包含硫属化物材料的存储器单元的情况中，可通过基于耦合解码器(例如，行解码器120或列解码器130)的第一导电线与存取线(例如，字线110或位线115)作为存取操作的部分将第一电压施加到存储器单元105而写入存储器单元105以将逻辑状态存储于存储器单元105中。

存储器控制器140可通过各种组件(例如，行解码器120、列解码器130及感测组件125)控制存储器单元105的操作(例如，读取、写入、重写、刷新、放电)。在一些情况中，行解码器120、列解码器130及感测组件125中的一或多者可与存储器控制器140共置。存储器控制器140可产生行及列地址信号以激活所要字线110及位线115。存储器控制器140还可产生及控制在存储器装置100的操作期间使用的各种电压或电流。

存储器控制器140可经配置以通过将第一电压施加到解码器(例如，行解码器120或列解码器130)的第一导电线而选择存储器单元105。在一些情况中，存储器控制器140可经配置以基于选择存储器单元105而耦合解码器的第一导电线与相关联于存储器单元105的存取线(例如，字线110或位线115)。存储器控制器140可经配置以至少部分基于耦合解码器的第一导电线与存取线而将第一电压施加到存储器单元105。

在一些实例中，存储器控制器140可经配置以作为存取操作的部分将第二电压施加到解码器的第二导电线。在一些情况中，第二电压可引起经掺杂材料选择性地耦合解码器的第一导电线与相关联于存储器单元105的存取线。将第一电压施加到存储器单元105可基于将第二电压施加到第二导电线。例如，存储器控制器140可基于第一电压与第二电压的交叉点而选择存储器单元105。在一些情况中，作为存取操作的部分施加到存储器单元105的信号可具有正极性或负极性。

在一些实例中，存储器控制器140可接收包括指令的命令以对存储器单元105执行存取操作且基于接收命令而识别存储器单元105的地址。在一些情况中，将第二电压施加到第二导电线可基于识别地址。如果存取操作是读取操作，那么存储器控制器140可经配置以基于将第一电压施加到存储器单元105而输出存储于存储器单元105中的逻辑状态。如果存取操作是写入操作，那么存储器控制器140可基于将第一电压施加到存储器单元105而将逻辑状态存储于存储器单元105中。

图2说明如本文中公开的支持在存储器装置中存储熔丝数据的实施方案的存储器阵列200的实例。存储器阵列200可为参考图1描述的存储器阵列102的部分的实例。存储器阵列200可包含定位于衬底204上方的第一存储器单元阵列或层叠205及第一阵列或层叠205的顶部上的第二存储器单元阵列或层叠210。存储器阵列200还可包含字线110-a及字线110-b以及位线115-a，其可为如参考图1描述的字线110及位线115的实例。第一层叠205及第二层叠210的存储器单元各自可具有一或多个存储器单元(例如，分别是存储器单元220-a及存储器单元220-b)。尽管图2中包含的一些元件使用数值指示符标记，其它对应元件未被标记，但其为相同的或将被理解为类似以试图增加所描绘特征的可见度及清晰度。

第一层叠205的存储器单元可包含第一电极215-a、存储器单元220-a(例如，包含硫属化物材料)及第二电极225-a。另外，第二层叠210的存储器单元可包含第一电极215-b、存储器单元220-b(例如，包含硫属化物材料)及第二电极225-b。在一些实例中，第一层叠205及第二层叠210的存储器单元可具有共同导电线，使得每一层叠205及210的对应存储器单元可共享位线115或字线110，如参考图1描述。例如，第二层叠210的第一电极215-b及第一层叠205的第二电极225-a可耦合到位线115-a，使得由垂直相邻存储器单元共享位线115-a。根据本文中的教示，如果存储器阵列200包含一个以上层叠，那么解码器可定位于每一层叠上方或下方。例如，解码器可定位于第一层叠205上方及第二层叠210上方。在一些情况中，存储器单元220可为相变存储器单元或自选择存储器单元的实例。

在一些情况中，存储器阵列200的架构可被称为交叉点架构，其中在字线与位线之间的拓扑交叉点处形成存储器单元，如图2中说明。与其它存储器架构相比，此交叉点架构可提供相对高密度数据存储及较低生产成本。例如，与其它架构相比，交叉点架构可具有拥有减小面积的存储器单元及因此增加存储器单元密度。例如，与具有6F2存储器单元面积的其它架构(例如具有三端选择组件的架构)相比，架构可具有4F2存储器单元面积，其中F是最小特征大小。例如，DRAM可使用晶体管(其为三端装置)作为每一存储器单元的选择组件且可具有相较于交叉点架构的较大存储器单元面积。

虽然图2的实例展示两个存储器单元层叠，但其它配置是可能的。在一些实例中，存储器单元的单个存储器层叠可构建于衬底204上方，其可被称为二维存储器。在一些实例中，存储器单元的三个或四个存储器层叠可以类似方式配置于三维交叉点架构中。

在一些实例中，存储器层叠中的一或多者可包含含有硫属化物材料的存储器单元220。存储器单元220可例如包含硫属化物玻璃，例如例如硒(Se)、碲(Te)、砷(As)、锑(Sb)、碳(C)、锗(Ge)及硅(Si)的合金。在一些实例中，主要具有硒(Se)、砷(As)及镓(Ge)的硫属化物材料可被称为SAG合金。在一些实例中，SAG合金可包含硅(Si)或铟(In)或其组合且此类硫属化物材料可分别被称为SiSAG合金或InSAG合金或其组合。在一些实例中，硫属化物玻璃可包含每一呈原子或分子形式的额外元素，例如氢(H)、氧(O)、氮(N)、氯(Cl)或氟(F)。

在一些实例中，可通过施加第一电压而将包含硫属化物材料的存储器单元220编程到逻辑状态。通过实例，当编程特定存储器单元220时，单元内的元素分离，从而引起离子迁移。离子可取决于施加到存储器单元的电压的极性而朝向特定电极迁移。例如，在存储器单元220中，离子可朝向负电极迁移。接着，可通过跨单元施加电压以进行感测而读取单元。在读取操作期间所见的阈值电压可基于存储器单元中的离子分布及读取脉冲的极性。

在一些情况中，可作为存储器单元220的存取操作的部分将第一电压施加到解码器的第一导电线。在施加第一电压之后，第一导电线可与相关联于存储器单元220的存取线(例如，字线110-a、字线110-b或位线115-a)耦合。例如，第一导电线可基于解码器的掺杂材料而与存取线耦合，所述掺杂材料在第一方向上在第一导电线与存取线之间延伸。

在一些实例中，可基于耦合解码器的第一导电线与存取线而将第一电压施加到存储器单元220。解码器可包含在远离于衬底204的表面的第一方向上在第一导电线与存储器单元的存储器阵列200的存取线之间延伸的一或多个掺杂材料。在一些情况中，解码器可与衬底204耦合。

图3说明根据如本文中公开的实例的支持在存储器装置中存储熔丝数据的实施方案的存储器装置300的框图的实例。存储器装置305可包含用于存储熔丝数据的第一阵列310、用于存储用户数据的第二阵列315及感测电路系统320。用于存储熔丝数据的第一阵列310、用于存储用户数据的第二阵列315及感测电路系统320可每一分别使用一或多个通信线330、335及340与存储器控制器325耦合。另外，用于存储熔丝数据的第一阵列310可使用通信线345与感测电路系统320耦合。

第一阵列310及第二阵列315可为参考图1描述的存储器装置100的实例。阵列310及315可包含数个存储器单元。用于存储熔丝数据的第一阵列310可经配置以存储用于操作存储器装置的信息。在一些情况中，熔丝数据可包含操作信息，例如冗余信息(例如，指示存储器装置内的缺陷组件的信息)及修整信息(例如，关于对存储器装置的内部特性及操作参数的装置特定调整的信息)以及其它信息。在一些情况中，用于存储熔丝数据的第一阵列310可包含含有硫属化物的存储器单元。另外，与用于存储用户数据的第二阵列315相比，第一阵列310可占据存储器装置305上的较小面积。

在一些情况中，存储器阵列(例如，第一阵列310)可配置于存储器装置305内以存储熔丝数据而非将数据存储于存储器装置305外围处的专用熔丝阵列中。将熔丝数据存储于第一阵列310中可具有相较于其它方法的数个益处，其可将熔丝数据存储于需要通过驱动阈值量的电流通过熔丝链而“熔断”的熔丝或熔丝状结构(例如，各种多晶硅电阻器或其它金属电阻组件)中。例如，代替使用相当大驱动器组件(例如，MOSFET晶体管、双极晶体管及类似物)不可逆地“熔断”熔丝，第一阵列310可含有包含硫属化物元件的存储器单元，其可重新编程。而且，由于无需熔断(而编程)第一阵列310的单元，所以存在于存储器装置305处的电流驱动器的数量及/或大小可减小。另外，与定位于阵列外围处的数个单独熔丝相比，第一阵列310可使用存储器装置305上的较少面积。此外，用于存储熔丝数据的第一阵列310可更好与定位于存储器装置305的更多中央部分中的其它组件集成，例如额外感测电路系统320、存储器控制器325及用于存储用户数据的第二阵列315。

在一些情况中，用于存储熔丝数据的第一阵列310可定位于存储器装置305中的各种位置中。例如，如先前描述，用于存储熔丝数据的第一阵列310可为定位于存储器装置305的较大部分内的子阵列且可与其它组件集成，例如用于存储用户数据的第二阵列315。在其它实例中，第一阵列310可与存储器阵列的较大部分分离(例如，与存储用户数据的阵列的部分分离)。在任一或两种情况中，第一阵列310可存储分配到熔丝的信息，例如熔丝数据中表示的某些二进制状态。

用于存储用户数据的第二阵列315可经配置以存储用户数据，其可包含码字、页或从主机装置(例如，个人计算机)接收的其它值。用户数据通常可包含由用户逻辑产生的数据，所述数据在可以其它方式用于不同数据类型的存储器中存储及检索。在一些情况中，第二阵列315可包含含有硫属化物的存储器单元。在其它情况中，第二阵列315可含有其它类型的存储器单元(例如，铁电单元)。

感测电路系统320可包含经配置以执行存储器装置305的功能的其它电路元件。在一些情况中，感测电路系统320可与用于存储熔丝数据的第一阵列310耦合。感测电路系统320可经配置以接收指示存储于第一阵列310中的熔丝数据的值的数个信号。第二阵列315在一些情况中可与感测电路系统320耦合，或在一些其它情况中可与一组不同感测电路系统耦合。

在一些实例中，用于存储熔丝数据的第一阵列310可使用单个存储器单元或可编程于相同状态(例如，“1”或“0”)中的小组存储器单元来存储熔丝数据的单个值。在此类实例中，读取操作可包含非差分(例如，单端)发信号以确定存储于存储器单元中的熔丝数据的值。

在一个实例中，感测电路系统320可采用非差分(例如，单端)发信号技术来确定存储于第一阵列310中的熔丝数据的值。例如，感测电路系统320可通过通信线345从第一阵列310接收信号且可比较通过通信线345接收的信号与给定固定参考电势或参考信号。感测电路系统320可基于比较通过通信线345接收的信号与给定固定参考电势而将指示存储于第一阵列310中的熔丝数据的值的输出信号发送到存储器控制器325。

在其它实例中，感测电路系统320可采用差分发信号技术来确定存储于第一阵列310中的熔丝数据的值，其中两个互补信号可用于输出指示熔丝数据的值的信号。输出信号可为单端信号或差分信号。在一些情况中，感测电路系统320可通过检测差分信号中使用的两个互补信号之间的电势差而提取信息。

用于存储熔丝数据的第一阵列310可包含可基于熔丝数据值而编程于相反或互补状态(例如，“1”及“0”)中的两个存储器单元或两组单独存储器单元。例如，对应于熔丝数据的第一值的第一状态经编程到第一存储器单元或存储器单元部分，且熔丝数据的第一值的互补状态经编程到第二存储器单元或存储器单元部分。在此类实例中，第一状态可对应于使用差分技术存储的熔丝数据的真值且第二状态可对应于使用差分技术存储的熔丝数据的真值的互补值。差分发信号技术可用于确定存储于存储器单元中的熔丝数据的值。

感测电路系统320可从定位于第一阵列310处的存储器单元的第一部分接收第一信号，且可从存储器单元的第二部分接收第二信号。由于存储器单元的第二部分经编程于与存储器单元的第一部分相反或互补的状态中，所以第二信号可类似地是第一信号的补码(例如，第二信号可具有与第一信号相等的振幅及相反的极性)。在一些情况中，第一信号及第二信号可作为差分信号对发送。

感测电路系统320可比较第一信号与第二信号，且可将可指示存储于第一阵列310中的熔丝数据的值的差分信号输出到存储器控制器325。换句话说，感测电路系统320可比较两个互补信号且可基于比较而确定存储于第一阵列310中的熔丝数据的值。

所使用的差分发信号及存储技术可具有数个益处。例如，基于使用两个信号而非一个，差分发信号可比非差分替代方案更可靠(例如，精确)。另外，差分发信号可更能抵抗噪声及电磁干扰，且可更适于低功率应用及其中信噪比值对信号精确性提出挑战的应用。

用于存储熔丝数据的第一阵列310、用于存储用户数据的第二阵列315及感测电路系统320可将数个信号输出到存储器控制器325。存储器控制器325可为如参考图1描述的存储器控制器140的实例。在一些情况中，存储器控制器可经配置以基于存储于第一阵列310中的熔丝数据而存取用于存储用户数据的第二阵列315。

图4说明根据如本文中公开的实例的支持在存储器装置中存储熔丝数据的实施方案的存储器装置400的框图的实例。存储器装置405可包含存储器单元阵列410，其可包含用于存储熔丝数据的第一部分415及用于存储用户数据的第二部分420。存储器单元阵列410(包含用于存储熔丝数据的第一部分415及用于存储用户数据的第二部分420)连同感测电路系统430可分别使用一或多个通信线435及445与存储器控制器440耦合。另外，用于存储熔丝数据的第一部分415可使用通信线425与感测电路系统430耦合。

在一些实施方案中，阵列410可包含含有硫属化物存储元件的存储器单元。因此，用于存储熔丝数据的第一部分415及用于存储用户数据的第二部分420可类似地包含含有硫属化物的存储器单元。在此类实施方案中，包含硫属化物存储元件的单个存储器阵列可存储熔丝数据及用户数据两者。然而，在一些情况中，用于熔丝数据的阵列410的部分(例如，第一部分415)可与感测电路系统耦合，所述感测电路系统不同于用于阵列410的用于用户数据的部分(例如，第二部分420)的感测电路系统。

存储器阵列410内的用于存储熔丝数据的第一部分415可为包含存储器阵列外围处的专用熔丝阵列的替代方案，或作为与含有用户数据的存储器阵列的较大部分分离的阵列。在一些实例中，存储熔丝数据的第一部分415可为存储器阵列410内所含有的存储器单元的阵列或子阵列，且可进一步与含有用户数据的阵列的部分(例如，第二部分420)集成。类似于参考图3描述的配置，由于无需熔断(而编程)对应于用于存储熔丝数据的第一部分的存储器装置的单元，所以电流驱动器的数量及/或大小可减小，且装置可重新编程。

存储器单元阵列410连同第一部分415及第二部分420可各自为参考图1描述的存储器装置100的实例。阵列410(包含部分415及420)可包含数个存储器单元。用于存储熔丝数据的第一部分415可经配置以存储用于操作存储器装置的信息，包含冗余信息及修整信息。在一些情况中，与用于存储用户数据的第二部分420相比，用于存储熔丝数据的第一部分415可占据存储器装置405上的较小面积。

用于存储用户数据的第二部分420可经配置以存储用户数据，其可包含码字、页或从主机装置(例如，个人计算机)接收的其它值。用户数据通常可包含由用户逻辑产生的数据，所述数据在可以其它方式用于不同数据类型的存储器中存储及检索。

感测电路系统430可包含经配置以执行存储器装置405的功能的其它电路元件。在一些情况中，感测电路系统320可与用于存储熔丝数据的第一部分415耦合。感测电路系统430可经配置以接收指示存储于第一部分415中的熔丝数据的值的数个信号。在一些情况中，一组不同感测电路系统可与第二部分420耦合且可经配置以检索存储于第二部分420中的数据。

在一些实例中，用于存储熔丝数据的第一部分415可使用单个存储器单元或编程到相同状态(例如，“1”或“0”)的一小组存储器单元来存储熔丝数据的单个值。在此类实例中，可采用非差分(例如，单端)发信号来确定存储于存储器单元中的熔丝数据的值。

在一些实例中，感测电路系统430可实施非差分(例如，单端)存储及发信号技术以确定存储于用于存储熔丝数据的第一部分415中的熔丝数据的值。例如，感测电路系统430可比较通过通信线425从第一部分415接收的信号与给定固定参考电势。感测电路系统430可基于比较通过通信线425接收的信号与给定固定参考电势而将指示存储于第一部分415中的熔丝数据的值的输出信号发送到存储器控制器440。

在其它实例中，感测电路系统430可采用差分存储及发信号技术来确定存储于第一部分415中的熔丝数据的值，其中可使用两个互补信号以输出指示熔丝数据的值的信号。输出信号可为单端信号或差分信号。在一些情况中，感测电路系统430可通过检测差分信号中使用的两个互补信号之间的电势差而提取信息。

用于存储熔丝数据的第一部分415可包含可基于熔丝数据值而编程于相反或互补状态(例如，“1”及“0”二进制状态)中的两个存储器单元或两组单独存储器单元。此类布置可为差分存储技术的实例。例如，对应于熔丝数据的第一值的第一状态经编程到第一存储器单元或存储器单元群组，且熔丝数据的第一值的互补状态经编程到第二存储器单元或存储器单元群组。在此类实例中，第一状态可对应于使用差分技术存储的熔丝数据的真值且第二状态可对应于使用差分技术存储的熔丝数据的真值的互补值。差分发信号技术可用于确定存储于存储器单元中的熔丝数据的值。

感测电路系统430可从定位于用于存储熔丝数据的第一部分415处的存储器单元的第一群组接收第一信号，且可从存储器单元的第二群组接收第二信号。由于存储器单元的第二群组经编程于与存储器单元的第一群组相反或互补的状态中，所以第二信号可类似地是第一信号的补码(例如，第二信号可具有与第一信号相等的振幅及相反的极性)。在一些情况中，第一信号及第二信号可作为差分信号对发送。

感测电路系统430可比较第一信号与第二信号，且可将可指示存储于第一部分415中的熔丝数据的值的差分信号输出到存储器控制器440。换句话说，感测电路系统430可比较两个互补信号且可基于比较而确定存储于第一部分415中的熔丝数据的值。

存储器单元阵列410(含有用于存储熔丝数据的第一部分415及用于存储用户数据的第二部分420)连同感测电路系统430可将各种信号输出到存储器控制器440。存储器控制器440可为如参考图1描述的存储器控制器140的实例。在一些情况中，存储器控制器440可经配置以基于存储于第一部分415中的熔丝数据而存取存储器单元阵列410及用于存储用户数据的第二部分420。

图5A说明根据如本文中公开的实例的支持在存储器装置中存储熔丝数据的实施方案的发信号操作的框图500-a的实例。存储器单元阵列505-a可包含可含有硫属化物元件的存储器单元515。在框图500-a的实例中，存储器单元515被描绘为单个存储器单元，然而，本文中描述的技术可类似地应用于存储器单元群组。

在一些实例中，可基于熔丝数据的给定真值将存储器单元515编程到某一状态(例如，“1”或“0”二进制状态)。在其中存储器单元515经编程于单个状态中(例如，无不同组存储器单元的互补编程)的情况中，可在存储器装置处实施非差分(例如，单端)感测技术。可将读取脉冲510施加到存储器单元515，这可引起存储器单元515响应于读取脉冲510而输出信号525。可在530处输出参考信号520，其在一些情况中可为固定参考信号或参考电势。可使用感测电路系统535进一步处理信号530及525。感测电路系统535可包含非差分电流模式感测放大器。感测电路系统535可基于比较熔丝数据的值与参考信号520的给定参考电势而输出指示存储于存储器单元515中的熔丝数据的值的信号540。

在一些实例中，参考电势或参考信号520可为固定的。替代地，参考信号可为移动参考，其可相对于时间维持与在存储器单元515处产生的信号的恒定电压分离。可用于感测电路系统535中的非差分电流模式感测放大器可包含经指定用于输入电流(例如，信号525)的引脚及经指定用于参考信号的单独引脚。非差分电流模式感测放大器可另外包含经指定用于输出信号的引脚。一般来说，可比较来自存储器单元515的输入信号与参考信号520以产生输出信号540。

图5B说明根据如本文中公开的实例的支持在存储器装置中存储熔丝数据的实施方案的发信号操作的框图500-b的实例。存储器单元阵列505-b可包含第一存储器单元550及第二存储器单元560。存储器单元550及560两者可含有硫属化物元件。在框图500-b的实例中，第一存储器单元550及第二存储器单元560被描绘为单个存储器单元，然而，本文中描述的技术可类似地应用于存储器单元群组。

在一些实例中，第一存储器单元550及第二存储器单元560经编程以实施差分存储技术。例如，可基于熔丝数据的真值将第一存储器单元550编程到某一二进制状态(例如，“1”或“0”)，且可将第二存储器单元560编程于与存储于第一存储器单元550中的状态相反(互补)的状态中。换句话说，在其中第一存储器单元550存储“1”状态的实例中，第二存储器单元560可存储“0”状态，且在其中第一存储器单元550存储“0”状态的其它实例中，第二存储器单元560可存储“1”状态。

对应于熔丝数据的第一值的第一状态经编程到第一存储器单元550，且熔丝数据的第一值的互补状态经编程到第二存储器单元560。在此类实例中，第一状态可对应于使用差分技术存储的熔丝数据的真值，且第二状态可对应于使用差分技术存储的熔丝数据的真值的互补值。

在一些情况中，存储于存储器阵列505(例如，参考图5A描述的存储器阵列505-a及参考图5B描述的存储器阵列505-b)中的熔丝数据可含有冗余及修整信息以及用于操作存储器装置的其它信息。信息可指示缺陷组件、对操作参数的调整等。在一些情况中，可在制造期间(例如，在用户装置处实施之前)将熔丝数据存储或编程到存储器阵列505。然而，在一些情况中，可在存储熔丝数据之后发生额外制造过程。例如，含有编程熔丝数据的存储器阵列505可在制造之后焊接到封装或可以其它方式集成在单独装置(例如图形处理单元(GPU)或其它计算装置)处。然而，在一些情况中，额外制造过程可在存储器阵列505上引入数个外部应力，此在一些情况中可破坏先前存储于存储器阵列505中的熔丝数据。

例如，在其中存储器装置或存储器阵列在制造之后经受外部应力或破坏的情况中，使用差分技术(例如本文中描述的差分技术)存储及发信号熔丝数据可为有利的。在一个实例中，存储熔丝数据的存储器阵列505-b可由于焊接中使用的高温而经受增加热应力，这可破坏存储器阵列505-b中的所存储数据状态。然而，在其中使用差分存储的情况中，熔丝数据的单个值可被存储为两个互补状态(例如，作为“0”及“1”)。在一些情况中，第一状态可存储于第一存储器单元550中，且第二互补状态可存储于第二存储器单元560中，且可通过两个互补状态之间的差异(而非通过个别经存储状态的值)来确定熔丝数据的值。因此，可跨所存储状态成比例地发生破坏，使得即使在经受高温或其它应力时，所存储状态之间的差异仍保持恒定。与使用其中比较单个存储器单元值与参考的单端存储技术相比，使用差分存储技术可降低热事件(例如焊接)将误差引入到存储于可重新编程存储器单元中的熔丝数据中的可能性。

在另一实例中，与非差分方法相比，本文中描述的差分发信号及存储方法受输入信号噪声的影响可较小。熔丝数据的值可被存储为两个互补状态，且信号噪声可以类似方式影响每一状态。因此，两个状态之间的差分值可保持恒定，且可更可靠地确定熔丝数据的输出。在一些情况中，来自信号565及570的噪声可表现为感测电路系统575处的共模电压。

在其中第一存储器单元550及第二存储器单元560编程到相反状态的情况中，可实施差分感测技术以确定存储于存储器单元中的熔丝数据的值。可将读取脉冲545及555分别施加到第一存储器单元550及第二存储器单元560且可引起存储器单元550及560响应于读取脉冲而输出信号565及570。信号565可包含存储于第一存储器单元550中的第一状态，且信号570可包含存储于第二存储器单元560中的第二状态。读取脉冲545及555在一些情况中可具有相同极性且在其它情况中可具有不同极性。

可使用感测电路系统575进一步处理信号565及570。在此情况中，感测电路系统575可包含差分电流模式感测放大器。差分电流模式感测放大器可包含经指定用于分别来自第一存储器单元550及第二存储器单元560两者的信号565及570的输入引脚。在一些情况中，信号565及570可为输入电流的实例。在一些情况中，存储于第一存储器单元550中的第一状态及存储于第二存储器单元560中的第二状态可为表示存储于存储器单元阵列中的熔丝数据的真值的一对差分状态。

在一些情况中，差分电流模式感测放大器可包含单个输出或可替代地包含用于差分配置中的两个输出电压的两个输出引脚。感测电路系统575可比较来自第一存储器单元550及第二存储器单元560的两个互补信号且可基于比较而确定存储于阵列中的熔丝数据的值。例如，差分电流模式感测放大器可通过检测信号565与570之间的差分电压电平而确定熔丝数据的值。换句话说，确定熔丝数据是否是“1”或“0”状态是基于互补信号之间的电压差。感测电路系统575可基于比较来自第一存储器单元550及第二存储器单元560的信号565及570而产生输出信号580。在一些情况中，输出信号可为差分信号，其指示存储于存储器单元阵列505-b中的熔丝数据的值。另外，输出信号可与信号565与570之间的差异成比例。

在一些情况中，使用差分技术存储及读取熔丝数据可增加输出信号的精确性或可靠性，这是因为差分电流模式感测放大器可解决信号噪声(SNR考虑)、低功率信号或其它信号方差。另外，差分感测方案可允许快速读取且可根据低功率考虑而操作。

图6展示根据如本文中公开的实例的支持在存储器装置中存储熔丝数据的实施方案的存储器装置605的框图600。存储器装置605可为如参考图1到5描述的存储器装置的至少部分的实例。存储器装置605可包含信号产生器610、比较管理器615、数据管理器620、装置管理器625、存储组件630及状态识别组件635。这些模块中的每一者可彼此直接通信或(例如，经由一或多个总线)间接通信。

信号产生器610可产生指示存储于存储器装置的第一组存储器单元中的第一状态的第一信号及指示存储于存储器装置的第二组存储器单元中的第二状态的第二信号，第二状态是第一状态的补码。在一些实例中，信号产生器610可将具有第一极性的第一读取脉冲施加到第一组存储器单元，其中产生第一信号是基于将第一读取脉冲施加到第一组存储器单元。

在一些实例中，信号产生器610可将具有第一极性的第二读取脉冲施加到第二组存储器单元，其中产生第二信号是基于将第二读取脉冲施加到第二组存储器单元。在一些实例中，信号产生器610可将具有第一极性的第一读取脉冲施加到第一组存储器单元，其中产生第一信号是基于将第一读取脉冲施加到第一组存储器单元。在一些实例中，信号产生器610可将具有第二极性的第二读取脉冲施加到第二组存储器单元，其中产生第二信号是基于将第二读取脉冲施加到第二组存储器单元。在一些实例中，信号产生器610可输出指示熔丝数据的值的差分信号。

比较管理器615可比较指示第一状态的第一信号与指示第二状态的第二信号。数据管理器620可基于比较第一信号与第二信号而识别存储器装置的熔丝数据的值。

装置管理器625可基于熔丝数据的值操作存储器装置。在一些情况中，存储器装置包含用于存储熔丝数据及用户数据的存储器单元阵列，所述存储器单元阵列包含存储器单元中的硫属化物元件。在一些情况中，第一组存储器单元及第二组存储器单元包含专用于存储存储器单元阵列的熔丝数据的子阵列的一部分。在一些情况中，第一组存储器单元包含单个存储器单元且第二组存储器单元包含单个存储器单元。在一些情况中，第一信号及第二信号包含指示熔丝数据的值的一对差分信号。

存储组件630可基于熔丝数据的值而识别待存储于第一组存储器单元中的第一状态及待存储于第二组存储器单元中的第二状态，第一状态及第二状态表示熔丝数据的值。在一些实例中，存储组件630可将第一状态存储于第一组存储器单元中且将第二状态存储于第二组存储器单元中。在一些情况中，存储于第一组存储器单元上的第一状态及存储于第二组存储器单元上的第二状态包含表示熔丝数据的值的一对差分状态。

状态识别组件635可识别存储于第一组存储器单元中的第一状态，其中产生第一信号是基于识别第一状态。在一些实例中，状态识别组件635可识别存储于第二组存储器单元中的第二状态，其中产生第二信号是基于识别第二状态。

图7展示说明根据如本文中公开的实例的支持在存储器装置中读取熔丝数据的实施方案的一或若干方法700的流程图。方法700的操作可通过如本文中描述的存储器装置或其组件实施。例如，方法700的操作可通过如参考图6描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制存储器装置的功能元件以执行所描述功能。另外或替代地，存储器装置可使用专用硬件来执行所描述功能的部分。

在705，存储器装置可产生指示存储于存储器装置的第一组存储器单元中的第一状态的第一信号及指示存储于存储器装置的第二组存储器单元中的第二状态的第二信号，第二状态是第一状态的补码。705的操作可根据本文中描述的方法执行。在一些实例中，705的操作可通过如参考图6描述的信号产生器执行。

在710，存储器装置可比较指示第一状态的第一信号与指示第二状态的第二信号。710的操作可根据本文中描述的方法执行。在一些实例中，710的操作可通过如参考图6描述的比较管理器执行。

在715，存储器装置可基于比较第一信号与第二信号而识别存储器装置的熔丝数据的值。715的操作可根据本文中描述的方法执行。在一些实例中，715的操作可通过如参考图6描述的数据管理器执行。

在720，存储器装置可基于熔丝数据的值操作存储器装置。720的操作可根据本文中描述的方法执行。在一些实例中，720的操作可通过如参考图6描述的装置管理器执行。

在一些实例中，如本文中描述的设备可执行一或若干方法，例如方法700。所述设备可包含用于以下项的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：产生指示存储于存储器装置的第一组存储器单元中的第一状态的第一信号及指示存储于存储器装置的第二组存储器单元中的第二状态的第二信号，第二状态是第一状态的补码；比较指示第一状态的第一信号与指示第二状态的第二信号；基于比较第一信号与第二信号而识别存储器装置的熔丝数据的值；及基于熔丝数据的值操作存储器装置。

在方法700及本文中描述的设备的一些实例中，存储器装置包含用于存储熔丝数据及用户数据的存储器单元阵列，所述存储器单元阵列包含存储器单元中的硫属化物元件，且第一组存储器单元及第二组存储器单元包含专用于存储存储器单元阵列的熔丝数据的子阵列的一部分。在方法700及本文中描述的设备的一些实例中，存储于第一组存储器单元上的第一状态及存储于第二组存储器单元上的第二状态包含表示熔丝数据的值的一对差分状态。

方法700及本文中描述的设备的一些实例可进一步包含用于以下项的操作、特征、构件或指令：基于熔丝数据的值而识别待存储于第一组存储器单元中的第一状态及待存储于第二组存储器单元中的第二状态，第一状态及第二状态表示熔丝数据的值；及将第一状态存储于第一组存储器单元中且将第二状态存储于第二组存储器单元中。

方法700及本文中描述的设备的一些实例可进一步包含用于以下项的操作、特征、构件或指令：将具有第一极性的第一读取脉冲施加到第一组存储器单元，其中产生第一信号可基于将第一读取脉冲施加到第一组存储器单元；及将具有第一极性的第二读取脉冲施加到第二组存储器单元，其中产生第二信号可基于将第二读取脉冲施加到第二组存储器单元。

方法700及本文中描述的设备的一些实例可进一步包含用于以下项的操作、特征、构件或指令：将具有第一极性的第一读取脉冲施加到第一组存储器单元，其中产生第一信号可基于将第一读取脉冲施加到第一组存储器单元；及将具有第二极性的第二读取脉冲施加到第二组存储器单元，其中产生第二信号可基于将第二读取脉冲施加到第二组存储器单元。

方法700及本文中描述的设备的一些实例可进一步包含用于输出指示熔丝数据的值的差分信号的操作、特征、构件或指令。方法700及本文中描述的设备的一些实例可进一步包含用于以下项的操作、特征、构件或指令：识别存储于第一组存储器单元中的第一状态，其中产生第一信号可基于识别第一状态；及识别存储于第二组存储器单元中的第二状态，其中产生第二信号可基于识别第二状态。

在方法700及本文中描述的设备的一些实例中，第一组存储器单元包含单个存储器单元且第二组存储器单元包含单个存储器单元。在方法700及本文中描述的设备的一些实例中，第一信号及第二信号包含指示熔丝数据的值的一对差分信号。

应注意，上文描述的方法描述可能实施方案，且可重新布置或以其它方式修改操作及步骤且其它实施方案是可能的。

描述一种设备。所述设备可包含存储器单元阵列，所述存储器单元阵列包含：第一存储器单元部分，其用于存储熔丝数据；第二存储器单元部分，其用于存储用户数据，所述第一部分中的所述存储器单元及所述第二部分中的所述存储器单元各自包含硫属化物元件；感测电路系统，其与所述第一存储器单元部分耦合且经配置以识别存储于所述第一存储器单元部分中的熔丝数据的值；及控制器，其与所述存储器单元阵列及所述感测电路系统耦合且经配置以基于存储于所述第一存储器单元部分中的所述熔丝数据而存取所述存储器单元阵列。

在一些实例中，所述感测电路系统可经配置以从所述第一存储器单元部分接收指示存储于所述第一存储器单元部分中的所述熔丝数据的所述值的差分信号，所述差分信号包含来自所述第一存储器单元部分的第一组的第一信号及来自所述第一存储器单元部分的第二组的第二信号。一些实例可进一步包含：比较所述第一信号与所述第二信号以识别所述熔丝数据的所述值；及基于所述比较而输出指示所述熔丝数据的所述值的第二差分信号。在一些实例中，所述熔丝数据的所述值可存储于包含存储与所述值相关联的第一状态的第一存储器单元及存储与所述值相关联的第二状态的第二存储器单元的至少两个存储器单元中。

在一些实例中，所述第一状态及所述第二状态包含表示所述熔丝数据的所述值的一对差分状态。在一些实例中，所述感测电路系统可经配置以从所述第一存储器单元部分接收指示所述熔丝数据的所述值的信号且比较所述信号与参考信号以识别所述熔丝数据的所述值。所述设备的一些实例可包含用于存储所述熔丝数据的熔丝阵列。一些实例可进一步包含可存储于所述熔丝阵列及所述存储器单元阵列的所述第一存储器单元部分两者上的所述熔丝数据的至少一部分。

在一些实例中，所述熔丝数据的所述值可存储于所述第一存储器单元部分的单个存储器单元中。在一些实例中，用于存储所述熔丝数据的所述第一存储器单元部分可重新编程。在一些实例中，所述控制器可经配置以防止对所述第一存储器单元部分的未授权存取。在一些实例中，所述熔丝数据包含由存储器装置使用以操作所述存储器装置的信息，且所述用户数据包含从主机装置接收且可存储于所述存储器装置上的信息。

描述一种设备。所述设备可包含：第一类型且经配置以存储用户数据的第一存储器单元阵列；第二类型的第二存储器单元阵列，所述第二阵列包含硫属化物元件且经配置以存储与操作所述第一存储器单元阵列相关联的熔丝数据；感测电路系统，其与所述第二存储器单元阵列耦合且经配置具有用于识别存储于所述第二阵列中的所述熔丝数据的值的操作、特征、构件或指令；及控制器，其与所述第一阵列、所述第二阵列及所述感测电路系统耦合且经配置具有用于基于所述感测电路系统识别存储于所述第二阵列中的所述熔丝数据的值而存取所述第一阵列的存储器单元的操作、特征、构件或指令。

在一些实例中，所述感测电路系统可经配置具有用于从所述第二阵列接收包含来自第一组存储器单元的第一信号及来自第二组存储器单元的第二信号的差分信号的操作、特征、构件或指令，所述差分信号指示存储于所述第二阵列中的所述熔丝数据的值。

在一些实例中，所述熔丝数据的值可存储于包含存储第一状态的第一存储器单元及存储第二状态的第二存储器单元的所述第二阵列的至少两个存储器单元中。

描述另一种设备。所述设备可包含存储器单元阵列，所述存储器单元阵列包含：第一存储器单元部分，其用于存储熔丝数据；第二存储器单元部分，其用于存储用户数据，所述第一部分中的所述存储器单元及所述第二部分中的所述存储器单元各自包含硫属化物元件；感测电路系统，其与所述第一存储器单元部分耦合且经配置具有用于识别存储于所述第一存储器单元部分中的熔丝数据的值的操作、特征、构件或指令；及控制器，其与所述存储器单元阵列及所述感测电路系统耦合且经配置具有用于至少部分基于存储于所述第一存储器单元部分中的所述熔丝数据而存取所述存储器单元阵列的操作、特征、构件或指令。

在一些实例中，所述感测电路系统可经配置具有用于从所述第一存储器单元部分接收指示存储于所述第一存储器单元部分中的所述熔丝数据的所述值的差分信号的操作、特征、构件或指令，所述差分信号包括来自所述第一存储器单元部分的第一组的第一信号及来自所述第一存储器单元部分的第二组的第二信号。

在一些实例中，所述感测电路系统可经配置具有用于比较所述第一信号与所述第二信号以识别所述熔丝数据的所述值的操作、特征、构件或指令及用于至少部分基于所述比较而输出指示所述熔丝数据的所述值的第二差分信号的操作、特征、构件或指令。在一些实例中，所述熔丝数据的所述值被存储于包含存储与所述值相关联的第一状态的第一存储器单元及存储与所述值相关联的第二状态的第二存储器单元的至少两个存储器单元中。在一些实例中，所述第一状态及所述第二状态包括表示所述熔丝数据的所述值的一对差分状态。

在一些实例中，所述感测电路系统经配置具有用于从所述第一存储器单元部分接收指示所述熔丝数据的所述值的信号且比较所述信号与参考信号以识别所述熔丝数据的所述值的操作、特征、构件或指令。在一些实例中，所述设备可包含用于存储所述熔丝数据的熔丝阵列。在一些实例中，所述熔丝数据的至少一部分被存储于所述熔丝阵列及所述存储器单元阵列的所述第一存储器单元部分两者上。在一些实例中，所述熔丝数据的所述值被存储于所述第一存储器单元部分的单个存储器单元中。在一些实例中，用于存储所述熔丝数据的所述第一存储器单元部分可重新编程。

在一些实例中，所述控制器经配置具有用于防止对所述第一存储器单元部分的未授权存取的操作、特征、构件或指令。在一些实例中，所述熔丝数据包括由存储器装置使用以操作所述存储器装置的信息，且所述用户数据包括从主机装置接收且存储于所述存储器装置上的信息。

本文中描述的信息及信号可使用各种不同科技及技术中的任一者来表示。例如，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，信号可表示信号总线，其中总线可具有各种位宽度。

如本文中使用，术语“虚拟接地”是指保持在约零伏特(0V)的电压但不直接与接地耦合的电路的节点。因此，虚拟接地的电压可暂时波动且在稳定状态下返回到约0V。虚拟接地可使用各种电子电路元件(例如由运算放大器及电阻器组成的分压器)实施。其它实施方案也是可能的。“虚拟接地”或“经虚拟接地”意味着连接到约0V。

术语“电子通信”、“导电接触”、“经连接”及“经耦合”可指组件之间的关系，其支持组件之间的信号流动。如果组件之间存在任何导电路径以可在任何时间支持组件之间的信号流动，那么组件被视为彼此电子通信(或彼此导电接触或连接或耦合)。在任何给定时间，彼此电子通信(或彼此导电接触或连接或耦合)的组件之间的导电路径可基于包含所连接组件的装置的操作而是开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径或所连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些情况中，所连接组件之间的信号流动可使用一或多个中间组件(例如开关或晶体管)中断段时间。

术语“耦合”指代从组件之间的开路关系(其中信号当前无法通过导电路径在组件之间传达)移动到组件之间的闭路关系(其中信号能够通过导电路径在组件之间传达)的条件。当组件(例如控制器)与其它组件耦合在一起时，组件起始改变以允许信号通过先前不允许信号流动的导电路径在其它组件之间流动。

术语“经隔离”指代组件之间的关系，其中信号当前无法在组件之间流动。如果组件之间存在开路，那么组件彼此隔离。例如，由定位于组件之间的开关分离的两个组件在开关断开时彼此隔离。当控制器隔离两个组件时，控制器产生改变，其使用先前允许信号流动的导电路径防止信号在组件之间流动。

如本文中使用，术语“电极”可是指导电体，且在一些情况中可采用为到存储器阵列的存储器单元或其它组件的电接触。电极可包含提供存储器阵列的元件或组件之间的导电路径的迹线、电线、导电线、导电层或类似物。

本文中论述的装置(包含存储器阵列)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底(例如玻璃上硅(SOG)或蓝宝石上硅(SOS))或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于磷、硼或砷)掺杂来控制衬底或衬底的子区的导电率。可通过离子植入或通过任何其它掺杂方法在衬底的初始形成或生长期间执行掺杂。

本文中论述的切换组件或晶体管可表示场效应晶体管(FET)且包括包含源极、漏极与栅极的三端子装置。所述端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，简并)半导体区。可通过轻度掺杂半导体区或沟道分离源极及漏极。如果沟道是n型(即，多数载子是信号)，那么FET可被称为n型FET。如果沟道是p型(即，多数载子是空穴)，那么FET可被称为p型FET。沟道可通过绝缘栅极氧化物封端。可通过将电压施加到栅极而控制沟道导电率。例如，分别将正电压或负电压施加到n型FET或p型FET可导致沟道变成导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，可“开启”或“激活”所述晶体管。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，可“关闭”或“撤销激活”所述晶体管。

本文中陈述的描述结合所附图式描述实例配置且不表示可实施或在权利要求书的范围内的全部实例。本文中使用的术语“实例”意味着“充当实例、例子或图解”且非“优选”或“优于其它实例”。详细描述包含特定细节以提供对所描述技术的理解。然而，可在无这些特定细节的情况下实践这些技术。在一些例子中，以框图形式展示熟知结构及装置以避免模糊所描述实例的概念。

在附图中，类似组件或特征可具有相同参考标签。此外，可通过在参考标签后加破折号及区分类似组件的第二标签来区分相同类型的各种组件。当仅在说明书中使用第一参考标签时，描述可适用于具有相同第一参考标签的类似组件中的任一者，而无关于第二参考标签。

本文中描述的信息及信号可使用各种不同科技及技术中的任一者来表示。例如，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。

可使用经设计以执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文中的公开内容描述的各种说明性框及模块。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如DSP及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。

可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或程序代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案是在本公开及所附权利要求书的范围内。例如，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任意者的组合来实施上文描述的功能。实施功能的特征还可物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。而且，如本文中(包含在权利要求书中)使用，如项目列表(例如，以例如“中的至少一者”或“中的一或多者”的短语开始的项目列表)中使用的“或”指示包含列表，使得例如A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文中使用，短语“基于”不应被解释为对条件闭集的参考。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的实例步骤可基于条件A及条件B两者。换句话说，如本文中使用，短语“基于”应以与短语“至少部分基于”相同的方式来解释。

计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，包含促进计算机程序从一个位置传送到另一位置的任何媒体。非暂时性存储媒体可为可通过通用或专用计算机存取的任何可用媒体。通过实例但非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储器、磁盘存储器或其它磁性存储装置或可用于携载或存储呈指令或数据结构形式的所要程序代码构件且可通过通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。此外，任何连接可被适当地称为计算机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技从网站、服务器或其它远程源传输软件，那么同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技包含于媒体的定义中。如本文中使用，磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软磁盘及蓝光光盘，其中磁盘通常磁性地重现数据，而光盘使用激光光学地重现数据。上文的组合还包含于计算机可读媒体的范围内。

提供本文中的描述以使所属领域的技术人员能够制成或使用本公开。所属领域的技术人员将明白对本公开的各种修改，且在不脱离本公开的范围的情况下，本文中定义的通用原理可应用于其它变化。因此，本公开不限于本文中描述的实例及设计，而应符合与本文中公开的原则及新颖特征一致的最广范围。