存储器系统、存储器装置和操作存储器装置的方法与流程

存储器系统、存储器装置和操作存储器装置的方法
1.相关申请的交叉引用
2.本技术要求于2020年6月29日提交的申请号为10-2020-0079073的韩国专利申请的优先权和权益，其通过引用整体并入本文。
技术领域
3.在本专利文件中公开的技术和实施方案涉及存储器系统、存储器装置和操作存储器装置的方法。


背景技术：

4.存储装置是指用于永久或临时存储数据的电子组件。每个存储装置可以包括一个或多个存储介质，以存储数据并基于来自主机的请求而操作。主机的示例包括计算机、移动终端(例如，智能手机或平板电脑)或各种其他电子装置。可以基于存储介质的类型对存储装置进行分类。例如，硬盘驱动器(hdd)使用磁盘作为存储介质，固态驱动器(ssd)、通用闪存装置(ufs)或嵌入式mmc(emmc)装置使用诸如易失性存储器装置和非易失性存储器装置的半导体装置作为存储介质。
5.存储器系统可进一步包括用于控制存储器装置的存储器控制器。存储器控制器可以从主机接收命令，并且可以基于所接收到的命令来执行或控制用于读取、写入或擦除存储器系统中包括的易失性存储器或非易失性存储器中的数据的操作。存储器控制器可以驱动固件，该固件用于执行用于控制这种操作的逻辑运算。
6.存储器系统包括用作数字存储装置的存储器单元。通过执行编程操作(或被称为写入操作)以在存储器单元上编程或写入数据，存储器单元被编程为多种状态中的一种。然而，在一些情况下，可挂起正在对存储器单元执行的编程操作。例如，挂起编程操作，并且在挂起编程操作的同时执行读取操作。在接收到恢复命令之后，可以恢复已经被挂起的编程操作。包括编程操作的挂起和编程操作的恢复的存储器系统的操作可以提高对主机的服务质量(qos)。


技术实现要素：

7.本公开技术的实施例可以提供一种存储器系统、存储器装置和操作存储器装置的方法，其能够在编程操作恢复之后复原验证结果，使得复原的验证结果与在编程操作挂起之前获得的验证结果相同。
8.此外，本公开技术的一些实施例可以提供一种存储器系统、存储器装置和操作存储器装置的方法，其能够防止在编程操作挂起的情况下由阈值电压分布的改变引起的编程操作的异常执行。
9.在本公开的一方面，本公开的实施例可以提供一种存储器系统，该存储器系统包括：存储器装置，包括存储器单元阵列，该存储器单元阵列包括在多种状态下可编程的存储器单元；以及存储器控制器，与存储器装置通信并且被配置为控制存储器装置。
10.存储器装置可包括存储器单元以及存储关于存储器单元的状态的信息的第一数据锁存器。
11.存储器装置可响应于从存储器控制器接收到挂起正在对存储器单元执行的编程操作的挂起命令，对存储器单元执行第一验证操作和第二验证操作。可以使用验证电压来执行第一验证操作和第二验证操作以确定存储器单元的状态。
12.存储器装置可将基于第一验证操作的结果值和第二验证操作的结果值获得的临时值存储在第一数据锁存器中。
13.存储装置可以响应于从存储控制器接收到恢复编程操作的恢复命令，执行第三验证操作，并且可以基于第三验证操作的结果值和存储在第一数据锁存器中的临时值来复原第一验证操作的结果值和第二验证操作的结果值。
14.在这种情况下，用于第一验证操作的验证电压高于用于第二验证操作和第三验证操作的验证电压。用于第二验证操作的验证电压与用于第三验证操作的验证电压可以相同。
15.当第一验证操作的结果值和第二验证操作的结果值都是第一值时，存储器装置可将临时值设置为第一值，并且当第一验证操作的结果值或第二验证操作的结果值是第二值时，可将临时值设置为第二值。
16.存储器装置可以进一步包括第二数据锁存器，该第二数据锁存器被配置为在接收到挂起命令和接收到恢复命令之间执行的读取操作期间被使用。
17.存储器装置可以响应于接收到恢复命令，将已存储在第一数据锁存器中的临时值存储在第二数据锁存器中，并且可以将第三验证操作的结果值存储在第一数据锁存器中。
18.当存储在第二数据锁存器中的临时值是第一值时，存储器装置可将第一数据锁存器的值设置为第一值，当存储在第二数据锁存器中的临时值和存储在第一数据锁存器中的第三验证操作的结果值都是第二值时，可将第二数据锁存器的值设置为第一值。
19.在本公开的另一方面，本公开的实施例可以提供一种与存储器控制器通信的存储器装置。
20.该存储器装置可以包括在多种状态下可编程的存储器单元和存储关于存储器单元的状态的信息的第一数据锁存器。
21.存储器装置可响应于从存储器控制器接收到挂起正在对存储器单元执行的编程操作的挂起命令，对存储器单元执行第一验证操作和第二验证操作。可以使用不同的验证电压来执行第一验证操作和第二验证操作以验证存储器单元的状态。
22.存储器装置可将基于第一验证操作的结果值和第二验证操作的结果值获得的临时值存储在第一数据锁存器中。
23.存储器装置可响应于从存储器控制器接收到恢复编程操作的恢复命令，执行第三验证操作，并且可基于第三验证操作的结果值和存储在第一数据锁存器中的临时值来复原第一验证操作的结果值和第二验证操作的结果值。
24.在本公开的另一方面，本公开的实施例可以提供一种操作存储器装置的方法。
25.该操作存储器装置的方法可包括：从存储器控制器接收挂起正在对存储器单元执行的编程操作的挂起命令，该存储器单元在存储器装置中并且在多种状态下可编程。
26.该操作存储器装置的方法可以包括使用验证电压来对存储器单元执行第一验证
操作和第二验证操作以确定存储器单元的状态的操作。
27.该操作存储器装置的方法可以包括将基于第一验证操作的结果值和第二验证操作的结果值获得的临时值存储在第一数据锁存器中的操作。
28.该操作存储器装置的方法可以包括从存储器控制器接收恢复编程操作的恢复命令的操作。
29.该操作存储器装置的方法可以包括：当接收到与挂起的编程操作相关联的恢复命令时，执行第三验证操作，并且基于第三验证操作的结果值和存储在第一数据锁存器中的临时值来复原第一验证操作的结果值和第二验证操作的结果值的操作。
30.在这种情况下，用于第一验证操作的验证电压可以高于用于第二验证操作和第三验证操作的验证电压。用于第二验证操作的验证电压和用于第三验证操作的验证电压可以相同。
31.当第一验证操作的结果值和第二验证操作的结果值都是第一值时，临时值为第一值，并且当第一验证操作的结果值或第二验证操作的结果值是第二值时，临时值为第二值。
32.复原第一验证操作的结果值和第二验证操作的结果值可以包括：将已存储在第一数据锁存器中的临时值存储在第二数据锁存器中，并且将第三验证操作的结果值存储在第一数据锁存器中。
33.复原第一验证操作的结果值和第二验证操作的结果值可以包括：当存储在第二数据锁存器中的临时值是第一值时，将第一数据锁存器的值设置为第一值，并且当存储在第二数据锁存器中的临时值和存储在第一数据锁存器中的第三验证操作的结果值都是第二值时，将第二数据锁存器的值设置为第一值。
34.根据本公开技术的实施例，当恢复被挂起的编程操作时，验证结果可以被复原为与在编程操作被挂起之前获得的验证结果相同。
35.此外，根据本公开技术的实施例，可以防止当编程操作被挂起时，可能由阈值电压分布的改变引起的编程操作的异常执行。
附图说明
36.从以下结合附图的详细描述中，本公开技术的上述和其它方面、特征和优点将变得更明显，其中：
37.图1是示出基于本公开技术的一些实施方案的存储器系统的配置的示意图。
38.图2是示意性地示出基于本公开技术的一些实施方案的存储器装置的框图。
39.图3是示出基于本公开技术的一些实施方案的存储器装置的字线和位线的结构的示图。
40.图4是示出基于本公开技术的一些实施方案的存储器系统的示意图。
41.图5是示出基于本公开技术的一些实施方案的存储器控制器和存储器装置的操作的流程图。
42.图6是示出当执行编程操作时第一验证操作和第二验证操作的结果的示图。
43.图7是示出当编程操作被挂起时存储在第一数据锁存器中的值的示图。
44.图8是示出当在编程操作挂起之后执行读取操作时第一数据锁存器和第二数据锁存器的状态的示图。
45.图9是示出当编程操作被挂起时被执行编程的存储器单元的阈值电压分布的改变的示例的示图。
46.图10是示出当恢复编程操作时的第三验证操作的结果的示图。
47.图11是示出当恢复编程操作时存储在第一数据锁存器中的值的示例的示图。
48.图12是示出当恢复编程操作时存储在第二数据锁存器中的值的示例的示图。
49.图13是示出基于本公开技术的一些实施方案的操作存储器装置的方法的流程图。
50.图14是示出基于本公开技术的一些实施方案的计算系统的配置的示图。
具体实施方式
51.在下文中，将参照附图详细描述本公开技术的实施例。
52.当接收到恢复命令时，存储器系统执行验证操作以验证存储器单元的状态。在恢复被挂起的编程操作的过程中，写入存储器单元的数据的验证点可能改变，或者在写入操作被挂起之前获得的验证数据的一部分可能丢失。因此，在将数据写入存储器装置的过程中，可能异常地执行确定存储器单元的状态的验证，并且其中写入数据的存储器单元的阈值电压分布可能劣化，这是一个缺点。认识到这一点，本公开技术提供了各种实施方案，其使得能够获得验证操作的结果而不会由于恢复操作的过程中的不希望的情况而受到影响。
53.图1是示出根据本公开技术的实施例的存储器系统100的示意性配置的示图。
54.参照图1，存储器系统100可以包括被配置成存储数据的存储器装置110和被配置成控制存储器装置110的存储器控制器120。
55.存储器装置110可包括多个存储块。存储器装置110可被配置成响应于从存储器控制器120接收到的控制信号而操作。存储器装置110的操作可包括例如读取操作、编程操作(也被称为“写入操作”)、擦除操作等。
56.存储器装置110可包括存储器单元阵列，该存储器单元阵列包括被配置成存储数据的多个存储器单元(也简称为“单元”)。在一些实施方案中，存储器单元中的每一个可被构造或操作以存储单个位或更多个位的信息。存储器单元阵列可被组织为用于存储器操作的不同块和页面。存储器单元阵列的单元可以被组织为包括多个存储块。每个存储块可以包括多个页面，并且每个页面对应于多个存储器单元。
57.例如，存储器装置110可以被实施为诸如以下的各种类型：双倍数据速率同步动态随机存取存储器(ddr sdram)、低功率双倍数据速率第四代(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)、rambus动态随机存取存储器(rdram)、nand闪速存储器、垂直nand闪速存储器、nor闪速存储器、电阻式随机存取存储器(rram)、相变随机存取存储器(pram)、磁阻随机存取存储器(mram)、铁电随机存取存储器(fram)或自旋转移力矩随机存取存储器(stt-ram)。
58.存储器装置110可以三维阵列结构实施。在一些实施方案中，本公开技术的实施例适用于具有被配置为导电浮栅的电荷存储层的闪速存储器装置。在一些其它实施方案中，本公开技术的实施例应用于具有电荷撷取闪存(ctf)的闪速存储器装置，该ctf具有被配置为绝缘膜的电荷存储层。
59.通过将命令/地址信号提供到存储器控制器120，存储器控制器120可基于来自用户/主机的请求访问存储器装置110。在一些实施方案中，存储器装置110可被配置成从存储
器控制器接收命令及执行或运行该命令的地址，并访问存储器单元阵列中使用该地址选择的区域。例如，存储器装置110可以在存储器装置的、具有与从存储器控制器120接收到的地址相对应的物理地址的存储器区域中，执行与接收到的命令相对应的操作。
60.例如，存储器装置110可以执行编程操作、读取操作、擦除操作或其他操作。在编程操作期间，存储器装置110可以将数据编程在由地址选择的区域中。在读取操作期间，存储器装置110可从由地址选择的区域读取数据。在擦除操作期间，存储器装置110可以擦除存储在由该地址选择的区域中的数据。
61.存储器控制器120可控制关于存储器装置110的写入操作(编程操作)、读取操作、擦除操作或后台操作。后台操作可包括例如垃圾收集(gc)操作、损耗均衡(wl)操作和坏块管理(bbm)操作中的至少一种。本文中使用的术语“垃圾收集”可以指一种存储器管理的形式，其中垃圾收集器试图回收由不再使用的对象占用的内存(垃圾)。损耗均衡指示用于延长可擦除存储装置的寿命的技术。
62.存储器控制器120可以在主机的请求下控制存储器装置110的操作。可选地，存储器控制器120可在没有主机的相应请求的情况下，例如，当存储器控制器120执行存储器装置的一个或多个后台操作时，控制存储器装置110的操作。
63.存储器控制器120和主机可以是分离的装置。在一些情况下，存储器控制器120和主机可以被集成并实施为单个装置。在以下描述中，存储器控制器120和主机是分离的装置。
64.参照图1，存储器控制器120可以包括存储器接口122、控制电路123和主机接口121。
65.主机接口121可以被配置为提供用于与主机通信的接口。
66.当从主机host接收命令时，控制电路123可以通过主机接口121接收命令，并且可以执行处理所接收到的命令的操作。
67.存储器接口122可以连接到存储器装置110以提供用于与存储器装置110通信的接口。也就是说，存储器接口122可以被配置为响应于控制电路123的控制而向存储器装置110和存储器控制器120提供接口。
68.控制电路123可以被配置为通过执行用于存储器控制器120的总体控制的操作来控制存储器装置110的操作。例如，控制电路123可以包括处理器124和工作存储器125。控制电路123可以进一步包括错误检测/校正电路(ecc电路)126等。
69.处理器124可以控制存储器控制器120的全部操作。处理器124可以执行逻辑运算。处理器124可以通过主机接口121与主机host通信。处理器124可以通过存储器接口122与存储器装置110通信。
70.处理器124可以执行闪存转换层(ftl)的功能。处理器124可以通过ftl将主机提供的逻辑块地址(lba)转换为物理块地址(pba)。ftl可接收lba，并通过使用映射表将lba转换为pba。
71.根据映射单位，ftl可以采用各种地址映射方法。典型的地址映射方法可以包括页面映射方法、块映射方法和混合映射方法。
72.处理器124可被配置为使从主机接收到的数据随机化。例如，处理器124可通过使用随机化种子来使从主机接收到的数据随机化。经随机化的数据作为待存储的数据被提供
到存储器装置110，并且被编程在存储器单元阵列中。
73.处理器124可被配置为在读取操作期间使从存储器装置110接收到的数据去随机化。例如，处理器124可以通过使用去随机化种子来使从存储器装置110接收到的数据去随机化。经去随机化的数据可以被输出到主机host。
74.处理器124可运行固件(fw)以控制存储器控制器120的操作。换句话说，处理器124可以控制存储器控制器120的全部操作，并且为了执行逻辑运算，可以在启动期间运行(驱动)加载到工作存储器125中的固件。
75.固件是指在存储器系统100内部运行的程序，并且可以包括各种功能层。
76.例如，固件可包括闪存转换层(ftl)、主机接口层(hil)和闪存接口层(fil)中的至少一个，闪存转换层(ftl)被配置为在主机host请求存储器系统100提供的逻辑地址与存储器装置110的物理地址之间转换，主机接口层(hil)被配置为解译主机host向存储器系统100(存储装置)发出的命令并且将该命令传递到ftl，闪存接口层(fil)被配置为将ftl发出的命令传递到存储器装置110。
77.例如，固件可以存储在存储器装置110中，然后加载到工作存储器125中。
78.工作存储器125可以存储驱动存储器控制器120所必需的固件、程序代码、命令或数据条。工作存储器125可以包括作为易失性存储器的例如静态ram(sram)、动态ram(dram)和同步ram(sdram)中的至少一个。
79.错误检测/校正电路126可以被配置为通过使用错误校正码来检测检查目标数据的错误位，并且校正检测到的错误位。例如，检查目标数据可以是存储在工作存储器125中的数据、从存储器装置110检索的数据等。
80.错误检测/校正电路126可以被实施为通过使用错误校正码来对数据进行解码。错误检测/校正电路126可以通过使用各种代码解码器来实施。例如，可以使用执行非系统代码解码的解码器或执行系统代码解码的解码器。
81.例如，错误检测/校正电路126可以针对每条读取数据逐扇区地检测错误位。每条读取数据可包括多个扇区。如本文所使用的，扇区可以指小于闪速存储器的读取单位(页面)的数据单位。构成每条读取数据的扇区可以经由地址彼此对应。
82.错误检测/校正电路126可以计算误码率(ber)并确定是否可以逐扇区地进行校正。例如，如果ber高于参考值，则错误检测/校正电路126可以确定相应的扇区是不可校正的或“失败”。如果ber低于或等于参考值，则错误检测/校正电路126可以确定相应的扇区是可校正的或“通过”。
83.错误检测/校正电路126可以对所有读取数据条连续地执行错误检测和校正操作。当包括在读取数据中的扇区是可校正的时，错误检测/校正电路126可以针对下一条读取数据省略与相应扇区有关的错误检测和校正操作。在以这种方式完成关于所有读取数据条的错误检测和校正操作之后，错误检测/校正电路126可以检测被认为最终不可校正的扇区。可能存在一个或多个被认为不可校正的扇区。错误检测/校正电路126可将关于被认为不可校正的扇区的信息(例如，地址信息)传递到处理器124。
84.总线127可以被配置为在存储器控制器120的组成元件121、122、124、125和126(即，主机接口121、存储器接口122、处理器124、工作存储器125和错误检测/校正电路126)之间提供通道。总线127可以包括例如用于传递各种类型的控制信号和命令的控制总线，以
及用于传递各种类型的数据的数据总线。
85.存储器控制器120的上述组成元件121、122、124、125和126仅作为示例提供。注意，可以省略存储器控制器120的上述组成元件121、122、124、125和126中的一些，或者可以将存储器控制器120的上述组成元件121、122、124、125和126中的一些集成到单个元件中。另外，在一些情况下，除了存储器控制器120的上述组成元件之外，可以添加一个或多个其它组成元件。
86.在下文中，将参照图2更详细地描述存储器装置110。
87.图2是示意性地示出根据本公开技术的实施例的存储器装置110的框图。
88.参照图2，存储器装置110可以包括存储器单元阵列210、地址解码器220、读取/写入电路230、控制逻辑240和电压生成电路250。
89.存储器单元阵列210可包括多个存储器块blk1-blkz，其中z为等于或大于2的自然数。
90.在多个存储块blk1-blkz中，可以按行和列设置多条字线wl和多条位线bl，并且可以布置多个存储器单元mc。
91.多个存储块blk1-blkz可通过多条字线wl连接到地址解码器220。多个存储块blk1-blkz可通过多条位线bl连接到读取/写入电路230。
92.多个存储块blk1-blkz中的每一个可包括多个存储器单元。例如，多个存储器单元是非易失性存储器单元。在一些实施方案中，这些非易失性存储器单元具有垂直沟道结构。
93.存储器单元阵列210可以包括具有二维结构的存储器单元阵列或具有三维结构的存储器单元阵列。
94.包括在存储器单元阵列210中的多个存储器单元中的每一个可以存储至少一位数据。例如，包括在存储器单元阵列210中的多个存储器单元中的每一个可以是被配置为每个存储器单元存储一位数据的单层单元(slc)。在另一示例中，包括在存储器单元阵列210中的多个存储器单元中的每一个可以是被配置为每个存储器单元存储两位数据的多层单元(mlc)。在另一示例中，包括在存储器单元阵列210中的多个存储器单元中的每一个可以是被配置为每个存储器单元存储三位数据的三层单元(tlc)。在另一示例中，包括在存储器单元阵列210中的多个存储器单元中的每一个可以是被配置为每个存储器单元存储四位数据的四层单元(qlc)。在另一示例中，存储器单元阵列210可包括多个存储器单元，多个存储器单元中的每一个可被配置为每个存储器单元存储至少五位数据。
95.参照图2，地址解码器220、读取/写入电路230、控制逻辑240和电压生成电路250可以作为被配置为驱动存储器单元阵列210的外围电路操作。
96.地址解码器220可通过多条字线wl连接到存储器单元阵列210。
97.地址解码器220可被配置为响应于控制逻辑240的命令和控制信号而操作。
98.地址解码器220可通过存储器装置110内部的输入/输出缓冲器接收地址。地址解码器220可以被配置为对所接收到的地址之中的块地址进行解码。地址解码器220可以基于经解码的块地址选择至少一个存储块。
99.地址解码器220可以从电压生成电路250接收读取电压vread和通过电压vpass。
100.当在读取操作期间施加读取电压时，地址解码器220可将读取电压vread施加到所选择的存储块内部的所选择的字线wl，并且可将通过电压vpass施加到剩余的未选择的字
线wl。
101.在编程验证操作期间，地址解码器220可将由电压生成电路250生成的验证电压施加到所选择的存储块内部的所选择的字线wl，并且可将通过电压vpass施加到剩余的未选择的字线wl。
102.地址解码器220可被配置为对接收到的地址之中的列地址进行解码。地址解码器220可以将经解码的列地址传输到读取/写入电路230。
103.存储器装置110可以基于页面来执行读取操作和编程操作。在一些实施方案中，存储器单元阵列可包括存储块，并且每个存储块可包括多个页面，每个页面对应于多个存储器单元。在请求读取操作和编程操作时接收到的地址可以包括块地址、行地址和列地址中的至少一个。
104.地址解码器220可以基于块地址和行地址选择一个存储块和一条字线。列地址可由地址解码器220解码并提供到读取/写入电路230。
105.地址解码器220可以包括块解码器、行解码器、列解码器和地址缓冲器中的至少一个。
106.读取/写入电路230可以包括多个页面缓冲器pb。读取/写入电路230可以在存储器单元阵列210执行读取操作时作为“读取电路”来操作，并且可以在存储器单元阵列210执行写入操作时作为“写入电路”来操作。
107.上述读取/写入电路230也被称为包括多个页面缓冲器pb的页面缓冲器电路，或者数据寄存器电路。读取/写入电路230可以包括能够保持用于数据处理的数据的数据缓冲器，并且在一些实施方案中，可以进一步包括用于数据高速缓存的高速缓存缓冲器。
108.多个页面缓冲器pb可以通过多条位线bl连接到存储器单元阵列210。为了在读取操作和编程验证操作期间检测或感测存储器单元的阈值电压vth，多个页面缓冲器pb可以向连接到存储器单元的位线bl连续地供应感测电流，以在感测节点处检测基于相应的存储器单元的编程状态的与电流成比例的电学变化，并且可以将相应的电压锁存为感测数据。
109.读取/写入电路230可以响应于从控制逻辑240输出的页面缓冲器控制信号而操作。
110.在读取操作期间，读取/写入电路230感测存储器单元的电压值，并且将该电压值作为数据读出。读取/写入电路230临时存储所检索到的数据，并将数据data输出到存储器装置110的输入/输出缓冲器。在实施例中，除了页面缓冲器pb或页面寄存器之外，读取/写入电路230可以包括列选择电路。
111.控制逻辑240可以连接到地址解码器220、读取/写入电路230和电压生成电路250。控制逻辑240可通过存储器装置110的输入/输出缓冲器接收命令cmd和控制信号ctrl。
112.控制逻辑240可被配置为响应于控制信号ctrl来控制存储器装置110的全部操作。控制逻辑240可以输出用于将多个页面缓冲器pb的感测节点的电压电平调整到预充电电压电平的控制信号。
113.控制逻辑240可控制读取/写入电路230以在存储器单元阵列210中执行读取操作。电压生成电路250可以响应于从控制逻辑240输出的电压生成电路控制信号，生成在读取操作期间使用的读取电压vread和通过电压vpass。
114.包括在存储器装置110中的存储块blk可以包括多个页面pg和多个串。多个页面pg
对应于多条字线wl，并且多个串str对应于多条位线bl。
115.在存储块blk中，多条字线wl和多条位线bl可以交叉布置。例如，多条字线wl中的每一条可以沿行方向布置，并且多条位线bl中的每一条可以沿列方向布置。在另一示例中，多条字线wl中的每一条可以沿列方向布置，并且多条位线bl中的每一条可以沿行方向布置。
116.多条字线wl和多条位线bl可以彼此交叉，从而限定多个存储器单元mc。每个存储器单元mc可以具有布置在其中的晶体管tr。
117.例如，布置在每个存储器单元mc中的晶体管tr可以包括漏极、源极和栅极。晶体管tr的漏极(或源极)可直接地或经由另一晶体管tr连接到相应的位线bl。晶体管tr的源极(或漏极)可以直接地或经由另一晶体管tr连接到源极线(其可以是接地)。晶体管tr的栅极可以包括浮栅(fg)和控制栅极(cg)，其中浮栅(fg)由绝缘体包围，从字线wl向控制栅极cg施加栅极电压。
118.在多个存储块blk1-blkz的每一个中，第一选择线(也称为源极选择线或漏极选择线)可以被附加地布置在两个最外字线之中更靠近读取/写入电路230的第一最外字线的外部，并且第二选择线(也称为漏极选择线或源极选择线)可以被附加地布置在另一第二最外字线的外部。
119.在一些情况下，可以在第一最外字线和第一选择线之间附加地布置至少一个虚设字线。另外，也可以在第二最外字线和第二选择线之间附加地布置至少一个虚设字线。
120.可以以页面为单位执行存储块的读取操作和编程操作(写入操作)，并且可以以存储块为单位执行擦除操作。
121.图3是示出根据本公开技术的实施例的存储器装置110的字线wl和位线bl的结构的示图。
122.参照图3，存储器装置110具有存储器单元mc集中在其中的内核区域，和对应于内核区域之外的剩余区域的辅助区域。辅助区域包括用于支持存储器单元阵列210的操作的电路。
123.内核区域可以包括页面pg和串str。在一些实施方案中，多条字线wl1至wl9和多条位线bl交叉布置。
124.字线wl1至wl9可连接到行解码器310。位线bl可连接到列解码器320。对应于图2的读取/写入电路230的数据寄存器330可存在于多条位线bl与列解码器320之间。
125.多条字线wl1至wl9可对应于多个页面pg。
126.例如，如图3所示，多条字线wl1至wl9中的每一条可对应于一个页面pg。当多条字线wl1至wl9中的每一条的大小较大时，多条字线wl1至wl9中的每一条可对应于至少两个(例如，两个或四个)页面pg。每个页面pg是与进行编程操作和读取操作有关的最小单位，并且当进行编程操作和读取操作时，在相同页面pg内的所有存储器单元mc可以同时执行操作。
127.多条位线bl可以连接到列解码器320。在一些实施方案中，多条位线bl可被划分为奇数编号的位线bl和偶数编号的位线bl，使得一对奇数编号的位线bl和偶数编号的位线bl共同联接到列解码器320。
128.地址可用于访问内核区域中的一个或多个存储器单元mc。可通过输入/输出端将
地址提供到行解码器310和列解码器320以选择相应的目标存储器单元。在一些实施方案中，目标存储器单元可以指作为从存储器控制器或用户访问的目标的存储器单元mc中的一个，并且在一些实施方案中，存储器单元mc可以位于连接到行解码器310的字线wl1至wl9与连接到列解码器320的位线bl之间的交叉处。
129.在一些实施方案中，因为由存储器装置110进行的所有数据处理，包括编程操作和读取操作，都经由数据寄存器330发生，所以数据寄存器330起作用。如果数据寄存器330的数据处理被延迟，则所有其它区域需要等待，直到数据寄存器330完成数据处理，这使存储器装置110的整体性能劣化。
130.参照图3中所示出的实例，在一个串str中，多个晶体管tr1至tr9可分别连接到多条字线wl1至wl9。在一些实施方案中，多个晶体管tr1至tr9对应于存储器单元mc。在此实例中，多个晶体管tr1至tr9包括控制栅极cg和浮栅fg。
131.多条字线wl1至wl9包括两个最外字线wl1和wl9。第一选择线dsl可以附加地布置在第一最外字线wl1的外部，第一最外字线wl1与另一最外字线wl9相比更靠近数据寄存器330并且具有更短的信号路径。第二选择线ssl可以附加地布置在另一第二最外字线wl9的外部。
132.由第一选择线dsl控制导通/关断的第一选择晶体管d-tr具有连接到第一选择线dsl的栅电极，但不包括浮栅fg。由第二选择线ssl控制导通/关断的第二选择晶体管s-tr具有连接到第二选择线ssl的栅电极，但是不包括浮栅fg。
133.第一选择晶体管d-tr用作将相应的串str连接到数据寄存器330的开关电路。第二选择晶体管s-tr用作将相应的串str连接到源极线sl的开关电路。因此，第一选择晶体管d-tr和第二选择晶体管s-tr可以用来启用或禁用相应的串str并传递/阻止信号。
134.在编程操作期间，存储器系统100利用电子填充待被编程的位线bl的目标存储器单元mc。因此，存储器系统100将预定的导通电压vcc施加到第一选择晶体管d-tr的栅电极，从而导通第一选择晶体管d-tr，并将预定的关断电压(例如，0v)施加到第二选择晶体管s-tr的栅电极，从而关断第二选择晶体管s-tr。
135.存储器系统100在读取操作或验证操作期间导通第一选择晶体管d-tr和第二选择晶体管s-tr两者。因此，在读取操作或验证操作期间，电流可流经相应的串str并且流出到对应于接地电压的源极线sl，使得可测量位线bl的电压电平。然而，在读取操作期间，在第一选择晶体管d-tr和第二选择晶体管s-tr之间的通/断时间上可能存在时间差。
136.在擦除操作期间，存储系统100可通过源极线sl向衬底施加预定电压(例如+20v)。在擦除操作期间，存储器系统100施加一定的电压以使第一选择晶体管d-tr和第二选择晶体管s-tr都浮置。因此，所施加的擦除电压可从所选择的存储器单元的浮栅fg移除电荷。
137.图4是示出根据本公开技术的各个实施例的存储器系统100的示意图。
138.参照图4，存储器系统100的存储器控制器120可传输命令以对存储器装置110执行操作(例如，编程操作、读取操作或删除操作)，以便处理来自主机(host)的请求。存储器装置110可以基于从存储器控制器120接收到的命令来执行操作。
139.存储器装置110可包括第一数据锁存器(dl_1)。存储器装置110可附加地包括第二数据锁存器(dl_2)。第一数据锁存器(dl_1)和第二数据锁存器(dl_2)可以是电路或包括电路，每个电路能够存储1位数据，并且用于存储在编程操作期间被执行编程的存储器单元的
编程状态信息。第一数据锁存器(dl_1)和第二数据锁存器(dl_2)中的每一个可以实施为例如触发器电路、寄存器等。
140.在存储器装置110响应于从存储器控制器120接收到的编程命令执行编程操作的同时，存储器控制器120可向存储器装置110传输命令挂起当前正在执行的编程操作的挂起命令。当存储器控制器120从主机(host)接收到单独的挂起命令，或者正在执行编程操作的同时从主机接收到读取请求时，存储器控制器120可向存储器装置110传输挂起命令。
141.存储器装置110可在从存储器控制器120接收到挂起命令之后挂起当前正在执行的编程操作，随后可执行从存储器控制器120接收到的另一命令(例如，读取命令)。存储器装置110可从存储器控制器接收指示存储器装置恢复被挂起的编程操作的恢复命令，并可恢复被挂起的编程操作。
142.在下文中，将参照图5描述当编程操作被挂起和恢复时存储器控制器120和存储器装置110的操作。
143.图5是示出根据本公开技术的实施例的存储器控制器120和存储器装置110的操作的流程图。
144.参照图5，存储器控制器120可向存储器装置110传输命令挂起当前正在执行的编程操作的挂起命令。
145.当在对存储器单元执行编程操作的同时存储器装置110接收到挂起命令时，存储器装置110可对相应的存储器单元执行第一验证操作和第二验证操作。
146.第一验证操作和第二验证操作中的每一个可以是将验证电压施加到存储器单元以便验证相应的存储器单元的编程状态的操作。在一些实施方案中，验证电压可预先设置。在这种情况下，用于第一验证操作的验证电压的值可以高于用于第二验证操作的验证电压的值。
147.随后，存储器装置110可以将基于第一验证操作的结果值和第二验证操作的结果值产生或获得的临时值存储在存储器装置110中包括的第一数据锁存器(dl_1)中。随后，存储器装置110可以进入编程操作被挂起的状态。
148.随后，存储器控制器120可将读取命令传输到存储器装置110，以便在编程操作被挂起的状态下处理主机(host)请求的读取操作。在接收到读取命令之后，存储器装置110可执行由相应的读取命令指示的读取操作。
149.随后，存储器控制器120可将恢复命令传输到存储器装置110以便恢复挂起的编程操作。
150.在接收到恢复命令之后，存储器装置110可以对编程操作被挂起的存储器单元执行第三验证操作。在第三验证操作中，存储器装置110可以使用与用于第二验证操作的验证电压相同的验证电压来验证相应的存储器单元的编程状态。
151.基于第三验证操作的结果值和存储在第一数据锁存器(dl_1)中的临时值，存储器装置110可复原在编程操作被挂起之前获得的第一验证操作的结果值和第二验证操作的结果值。
152.在下文中，将参照附图详细描述存储器装置110的上述操作的实施例。
153.图6是示出当执行编程操作时的第一验证操作的结果和第二验证操作的结果的示图。
154.如图5所示，存储器装置110可对存储器单元执行第一验证操作和第二验证操作，以便验证存储器单元的编程状态。
155.在第一验证操作中，存储器装置110可将第一验证电压(ver_1)施加到存储器单元。在第二验证操作中，存储器装置110可将第二验证电压(ver_2)施加到存储器单元。在这种情况下，如图6所示，当执行第一验证操作时施加到存储器单元的第一验证电压(ver_1)高于当执行第二验证操作时施加到存储器单元的第二验证电压(ver_2)。
156.在这种情况下，基于存储器单元的阈值电压、第一验证电压(ver_1)和第二验证电压(ver_2)，存储器单元的编程状态可以被分类为第一状态(st_1)、第二状态(st_2)或第三状态(st_3)。
157.如果存储器单元的阈值电压小于第二验证电压(ver_2)，则存储器装置110可确定相应的存储器单元的编程状态为第一状态(st_1)。存储器装置110可以将与第一脉冲(例如，15v)相对应的编程脉冲输入到相应的存储器单元，以便完成对处于第一状态(st_1)的存储器单元的编程操作。
158.如果存储器单元的阈值电压大于或等于第二验证电压(ver_2)并且小于第一验证电压(ver_1)，则存储器装置110可确定相应的存储器单元的编程状态为第二状态(st_2)。存储器装置110可以将与第二脉冲(例如，12v)相对应的编程脉冲输入到相应的存储器单元，以便将数据编程在处于第二状态(st_2)的存储器单元中。在这种情况下，第二脉冲的幅度小于第一脉冲的幅度。
159.如果存储器单元的阈值电压大于或等于第一验证电压(ver_1)，则存储器装置110可确定相应的存储器单元的编程状态为第三状态(st_3)。在第三状态(st_3)下，存储器装置110可以不向存储器单元输入附加的编程脉冲。
160.存储器装置110可分别使用第一值(设定值)和第二值(复位值)来设置第一验证操作的结果值和第二验证操作的结果值。另外，可以在考虑存储器单元的编程状态的情况下进行第一验证操作的结果值和第二验证操作的结果值的设置。在下文中，将参照第一值是1、第二值是0的示例来描述本公开技术的实施例。
161.例如，在第一状态(st_1)的情况下，存储器装置110可以将第一验证操作的结果值设置为1，并且可以将第二验证操作的结果值设置为0。在第二状态(st_2)的情况下，存储器装置110可以将第一验证操作的结果值设置为1，并且可以将第二验证操作的结果值设置为1。在第三状态(st_3)的情况下，存储器装置110可以将第一验证操作的结果值设置为0，并且可以将第二验证操作的结果值设置为1。在下文中，根据各个实施例，将参照如上所述设置第一验证操作的结果值和第二验证操作的结果值的情况来进行描述。
162.如果编程操作未被挂起，则存储器装置110可以将第一验证操作的结果值存储在第一数据锁存器(dl_1)和第二数据锁存器(dl_2)中的一个中，并且可以将第二验证操作的结果值存储在剩下的数据锁存器中。因此，存储器装置110可以基于存储在第一数据锁存器(dl_1)中的第一验证操作的结果值和存储在第二数据锁存器(dl_2)中的第二验证操作的结果值来确定存储器单元的编程状态。
163.在恢复被挂起的编程操作之前，存储在第一数据锁存器(dl_1)或第二数据锁存器(dl_2)中的值可能通过另一操作(例如，读取操作)而改变。其原因在于，当在编程操作被挂起的状态下读取存储器单元中的数据时，可能使用第一数据锁存器(dl_1)或第二数据锁存
器(dl_2)。在这种情况下，在编程操作被挂起之前存储在第一数据锁存器(dl_1)或第二数据锁存器(dl_2)中的值可能会丢失。
164.因此，存储器装置110可能无法基于存储在第一数据锁存器(dl_1)中的值和存储在第二数据锁存器(dl_2)中的值来确定存储器单元在编程操作被挂起之前具有的编程状态。因此，在恢复被挂起的编程操作的过程中，存储器装置110可能需要生成第一验证操作的结果值和第二验证操作的结果值，以便准确地确定存储器单元的编程状态。
165.在下文中，将结合当恢复被挂起的编程操作时存储器装置110产生第一验证操作的结果值和第二验证操作的结果值的操作来描述详细实施例。
166.图7是示出当编程操作被挂起时存储在第一数据锁存器(dl_1)中的值的示图。
167.当编程操作被挂起时，存储器装置110可以将临时值存储在第一数据锁存器(dl_1)中，该临时值是通过对第一验证操作的结果值和第二验证操作的结果值执行and运算而获得的。在这种情况下，当两个结果值都是第一值时，通过对两个结果值执行and运算而获得的值是第一值；否则，通过执行and运算而获得的值为第二值。
168.参照图7，当对其执行编程的存储器单元处于第一状态(st_1)时，存储器装置110可以将通过对第一验证操作的结果值1和第二验证操作的结果值0执行and运算而获得的值0(＝1and 0)存储在第一数据锁存器(dl_1)中。
169.如果对其执行编程的存储器单元处于第二状态(st_2)，则存储器装置110可以将与对1(其是第一验证操作的结果值)和1(其是第二验证操作的结果值)的and运算的输出相对应的1存储在第一数据锁存器(dl_1)中。
170.如果对其执行编程的存储器单元处于第三状态(st_3)，则存储器装置110可以将与对0(其是第一验证操作的结果值)和1(其是第二验证操作的结果值)的and运算的输出相对应的0存储在第一数据锁存器(dl_1)中。
171.图8是示出当在编程操作被挂起之后执行读取操作时第一数据锁存器的状态和第二数据锁存器的状态的示图。
172.参照图8，当在编程操作被挂起之后执行读取操作时，存储器装置110可将第二数据锁存器(dl_2)用于读取操作。
173.在这种情况下，第一数据锁存器(dl_1)存储通过对第一验证操作的结果值和第二验证操作的结果值执行and运算而获得的临时值，因此存储器装置110可不将第一数据锁存器(dl_1)用于读取操作。因此，在编程操作被挂起之前获得的、与第一验证操作的结果值和第二验证操作的结果值相关联的信息可以被保留在第一数据锁存器(dl_1)中。
174.图9是示出当编程操作被挂起时对其执行编程的存储器单元的阈值电压分布的改变的示例的示图。
175.参照图9，在恢复被挂起的编程操作的过程中，对其执行编程的存储器单元的阈值电压分布可能改变。例如，当编程操作被挂起时，由于滞留效应，可能存在阈值电压降低的存储器单元。
176.在这种情况下，在编程操作被挂起之前阈值电压大于或等于第二验证电压(ver_2)的存储器单元在编程操作被挂起之后可能具有小于第二验证电压(ver_2)的阈值电压。在这种情况下，如果在不考虑编程操作被挂起之前获得的编程状态的情况下向存储器单元提供编程脉冲，则编程操作可能不被正确地执行，并且可能获得异常结果。
177.因此，存储器装置110需要识别存储器单元在编程操作被挂起之前具有的编程状态，以能够正确地执行对存储器单元的编程操作。
178.在一些实施方案中，存储器装置110可被配置成基于存储在第一数据锁存器(dl_1)中的临时值和第三验证操作的结果值，来识别在编程操作被挂起之前存储器单元所处于的编程状态。可在编程操作恢复之后执行第三验证操作。在下文中，将对此进行详细描述。
179.图10是示出当编程操作恢复时的第三验证操作的结果的示图。
180.如图5中所述，当恢复被挂起的编程操作时，存储器装置110可执行第三验证操作。
181.如果在编程操作被挂起之前存储器单元的编程状态是第一状态(st_1)，则对存储器单元执行的第一验证操作的结果是1，第二验证操作的结果是0。
182.在这种情况下，在编程操作恢复之后存储器单元的编程状态也是第一状态(st_1)。其原因在于，即使阈值电压由于滞留效应而降低，小于第二验证电压(ver_2)的存储器单元的阈值电压仍然小于第二验证电压(ver_2)。因此，第三验证操作的结果也是0。
183.如果在编程操作被挂起之前存储器单元的编程状态是第二状态(st_2)，则对存储器单元执行的第一验证操作的结果是1，第二验证操作的结果是1。
184.在这种情况下，在编程操作恢复之后的相应的存储器单元的编程状态可以是彼此不同的第2-1状态(st_2-1)和第2-2状态(st_2-2)中的一个。第2-1状态(st_2-1)是在编程操作恢复之后相应的存储器单元的阈值电压降低到第二验证电压(ver_2)之下的状态，而第2-2状态(st_2-2)是在编程操作恢复之后相应的存储器单元的阈值电压大于或等于第二验证电压(ver_2)的状态。
185.在第2-1状态(st_2-1)下，存储器单元的阈值电压小于第二验证电压(ver_2)，因此第三验证操作的结果为0。在第2-2状态(st_2-2)下，存储器单元的阈值电压大于或等于第二验证电压(ver_2)，因此第三验证操作的结果为1。
186.如果在编程操作被挂起之前存储器单元的编程状态是第三状态(st_3)，则对存储器单元执行的第一验证操作的结果是0，第二验证操作的结果是1。
187.在这种情况下，在编程操作恢复之后存储器单元的阈值电压大于在第三验证操作中使用的验证电压。因此，第三验证操作的结果也是1。
188.如上所述，当编程操作被挂起时，第一数据锁存器(dl_1)存储通过对第一验证操作的结果值和第二验证操作的结果值执行and运算而获得的临时值。当存储器单元处于第一状态(st_1)时，存储在第一数据锁存器(dl_1)中的临时值为0，当存储器单元处于第二状态(st_2)时，临时值为1，并且当存储器单元处于第三状态(st_3)时，临时值为0。
189.在编程操作恢复之后，存储器装置110可以将存储在第一数据锁存器(dl_1)中的临时值存储在第二数据锁存器(dl_2)中，并且可以将第三验证操作的结果值存储在第一数据锁存器(dl_1)中。
190.在下文中，将结合下面的操作来描述详细实施例，该操作基于存储在第二数据锁存器(dl_2)中的临时值和存储在第一数据锁存器(dl_1)中的第三验证操作的结果值，产生与在编程操作被挂起之前获得的结果值相同的第一验证操作的结果和第二验证操作的结果。将参考第一值为1、第二值为0的情况来进行描述。
191.图11是示出当编程操作恢复时存储在第一数据锁存器(dl_1)中的值的示例的示图。
192.当产生或复原与在编程操作被挂起之前获得的结果相同的第一验证操作的结果和第二验证操作的结果时，如果存储在第二数据锁存器(dl_2)中的临时值是第一值，则存储器装置110可将第一数据锁存器(dl_1)的值设置为第一值。
193.参照图11，如果在编程操作被挂起之前存储器单元的状态是第二状态(st_2)，则当编程操作恢复时存储在第二数据锁存器(dl_2)中的临时值可以是1。
194.因此，如果在编程操作被挂起之前存储器单元的状态是第二状态(st_2)，则当编程操作恢复时第一数据锁存器(dl_1)的值被设置为1。这与编程操作恢复之后相应的存储器单元的状态是第2-1状态(st_2-1)还是第2-2状态(st_2-2)无关。
195.图12是示出当编程操作恢复时存储在第二数据锁存器(dl_2)中的值的示例的示图。
196.在产生或复原与在编程操作被挂起之前获得的结果相同的第一验证操作的结果和第二验证操作的结果的过程中，如果存储在第二数据锁存器(dl_2)中的临时值是第二值，并且存储在第一数据锁存器(dl_1)中的第三验证操作的结果值是第二值，则存储器装置110可将第二数据锁存器(dl_2)的值设置为第一值。
197.参照图12，当在编程操作被挂起之前存储器单元的状态为第一状态(st_1)时，存储在第一数据锁存器(dl_1)中的第三验证操作的结果值为0，并且存储在第二数据锁存器(dl_2)中的临时值为0，因此，在编程操作被恢复之后第二数据锁存器(dl_2)的值被设置为1。
198.因此，如果在编程操作被挂起之前存储器单元的状态是第一状态(st_1)，则在编程操作恢复之后第一数据锁存器(dl_1)的值是0。如果在编程操作被挂起之前存储器单元的状态是第二状态(st_2)，则在编程操作恢复之后第一数据锁存器(dl_1)的值是1。如果在编程操作被挂起之前存储器单元的状态是第三状态(st_3)，则在编程操作恢复之后第一数据锁存器(dl_1)的值是1。因此，在编程操作恢复之后的第一数据锁存器(dl_1)的值与在编程操作被挂起之前获得的第二验证操作的结果相同。
199.如果在编程操作被挂起之前存储器单元的状态是第一状态(st_1)，则在编程操作恢复之后第二数据锁存器(dl_2)的值是1。如果在编程操作被挂起之前存储器单元的状态是第二状态(st_2)，则在编程操作恢复之后第二数据锁存器(dl_2)的值是1。如果在编程操作被挂起之前存储器单元的状态是第三状态(st_3)，则在编程操作恢复之后第二数据锁存器(dl_2)的值是0。因此，在编程操作恢复之后的第二数据锁存器(dl_2)的值与在编程操作被挂起之前获得的第一验证操作的结果相同。
200.因此，存储器装置110可以使用第一数据锁存器(dl_1)的值产生或复原与在编程操作被挂起之前获得的结果值相同的第二验证操作的结果值，并且可以使用第二数据锁存器(dl_2)产生或复原与在编程操作被挂起之前获得的结果值相同的第一验证操作的结果值。
201.图13是示出根据本公开技术的实施例的操作存储器装置110的方法的流程图。
202.操作存储器装置110的方法可包括：在操作s1310中，当对存储器单元执行编程操作的同时从存储控制器120接收到与编程操作相关联的挂起命令时，对存储器单元执行第一验证操作和第二验证操作的操作。
203.操作存储器装置110的方法可包括：在操作s1320中，将基于在操作s1310中执行的
第一验证操作和第二验证操作的结果值产生的临时值存储在第一数据锁存器(dl_1)中的操作。
204.操作存储器装置110的方法可包括：在操作s1330中，当接收到与挂起编程操作相关联的恢复命令时，执行第三验证操作，并基于第三验证操作的结果值和存储在第一数据锁存器(dl_1)中的临时值，相同地复原第一验证操作的结果值和第二验证操作的结果值的操作。
205.在这种情况下，用于第一验证操作的验证电压可以高于用于第二验证操作和第三验证操作的验证电压。用于第二验证操作的验证电压和用于第三验证操作的验证电压可以相同。
206.当第一验证操作的结果值和第二验证操作的结果值都是第一值时，上述的临时值可以是第一值，并且当第一验证操作的结果值或第二验证操作的结果值是第二值时，临时值可以是第二值。
207.在操作s1330中，当接收到与编程操作相关联的恢复命令时，将存储在第一数据锁存器(dl_1)中的临时值存储在第二数据锁存器(dl_2)中，并将第三验证操作的结果值存储在第一数据锁存器(dl_1)中。
208.在操作s1330中，如果存储在第二数据锁存器(dl_2)中的临时值是第一值，则将第一数据锁存器(dl_1)的值设置为第一值，如果存储在第二数据锁存器(dl_2)中的临时值和存储在第一数据锁存器(dl_1)中的第三验证操作的结果值都是第二值，则将第二数据锁存器(dl_2)的值设置为第一值。
209.图14是示出根据本公开技术的实施例的计算系统1400的配置的示图。
210.参照图14，根据本公开技术的实施例的计算系统1400可以包括：存储器系统100，电连接到系统总线1460；cpu1410，被配置为控制计算系统1400的全部操作；ram 1420，被配置为存储与计算系统1400的操作有关的数据和信息；用户接口/用户体验(ui/ux)模块1430，被配置为向用户提供用户环境；通信模块1440，被配置为以有线和/或无线方式与外部装置通信；以及电源管理模块1450，被配置为管理由计算系统1400使用的电力。
211.计算系统1400可以是个人计算机(pc)或者可以包括诸如智能手机、平板电脑的移动终端或各种电子装置。
212.计算系统1400可以进一步包括用于供应操作电压的电池，并且可以进一步包括应用芯片组、图形相关模块、相机图像处理器和dram。其它元件对本领域技术人员来说将是显而易见的。
213.存储器系统100不仅可包括诸如硬盘驱动器(hdd)的、被配置为将数据存储在磁盘中的装置，而且可以包括诸如固态驱动器(ssd)、通用闪存装置或嵌入式mmc(emmc)装置的被配置为将数据存储在非易失性存储器中的装置。非易失性存储器可以包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪速存储器、相变ram(pram)、磁性ram(mram)、电阻式ram(rram)、铁电ram(fram)等。另外，存储器系统100可被实施为各种类型的存储装置，并且可安装在各种电子装置内部。
214.根据上述公开的技术的实施例，可以使存储器系统的操作延迟时间最小化。另外，根据所公开技术的实施例，可以使在调用特定功能的过程中产生的开销最小化。尽管出于说明的目的已经描述了所公开技术的各个实施例，但是本领域技术人员将理解的是，基于
本文件的公开内容，可以进行各种修改、添加和替换。