存储器系统及其存储器单元的操作方法与流程

1.本发明的实施例涉及存储器系统及其存储器单元的操作方法。


背景技术：

2.电子器件(例如计算机、便携式器件、智能电话、物联网(iot)器件等)的发展促使人们对存储器器件的需求增加。通常，存储器器件可以是易失性存储器器件和非易失性存储器器件。易失性存储器器件可以在通电时存储数据，但是一旦断电可能会丢失存储的数据。与易失性存储器器件不同，非易失性存储器器件即使在电源关闭后也可以保留数据，但是可能比易失性存储器器件慢。


技术实现要素：

3.根据本发明实施例的一个方面，提供了一种存储器系统，包括：存储器单元；以及位线，连接到存储器单元；晶体管对，用于将以下选择的一个电耦合到位线：i)电压源，以偏置存储器单元，或者ii)传感器，以感测通过存储器单元的电流；以及第一晶体管，其中，第一晶体管和位线串联连接在晶体管对与存储器单元之间。
4.根据本发明实施例的另一个方面，提供了一种操作存储器单元的方法，包括：由存储器控制器向存储器单元施加第一脉冲，其中，第一脉冲在第一时间具有第一边沿，在第一时间之后的第二时间具有紧随第一边沿的第二边沿；响应于第一脉冲的第一边沿，由存储器控制器第一持续时间期间将第一电压施加到第一晶体管上，以将电压源电耦合到位线，其中，第一晶体管通过存储器单元的位线电耦合到存储器单元，其中，第一持续时间在第一时间和第二时间之间；以及响应于第一脉冲的第一边沿，由存储器控制器在第一持续时间期间将第二电压施加到第二晶体管上的第二电压，以将传感器与位线电解耦，其中，第一晶体管的源电极和第二晶体管的源电极通过存储器单元的位线电耦合到存储器单元。
5.根据本发明实施例的又一个方面，提供了一种存储器系统，包括：存储器单元组；以及位线，连接到存储器单元组；第一晶体管，连接在电压源和位线之间；以及第二晶体管，连接在传感器和位线之间。
附图说明
6.当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
7.图1是根据一个实施例的存储器系统的图。
8.图2是根据一个实施例的位线控制器。
9.图3是根据一个实施例的开关电路和连接到开关电路的存储器单元组的图。
10.图4是示出根据一个实施例的图1的存储器系统的操作的时序图。
11.图5是根据一个实施例的开关电路和连接到开关电路的反馈电路的图。
12.图6是根据一个实施例用于控制图5的反馈电路的偏置电路的图。
13.图7是根据一个实施例的开关电路和连接到开关电路的反馈电路的图。
14.图8是根据一个实施例的开关电路和连接到开关电路的电阻式存储器单元组的图。
15.图9是示出根据一些实施例的配置存储器单元的方法的流程图。
16.图10是根据一些实施例的计算系统的示例框图。
具体实施方式
17.以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
18.此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
19.根据一些实施例，一种存储器系统包括存储器单元和用于操作该存储器单元的存储器控制器。在一个方面，存储器控制器包括晶体管对，以将以下之中的所选一个电耦合至位线：i)电压源，以偏置存储器单元；或者ii)传感器，以感测通过存储器单元的电流。在一个方面，存储器控制器包括第一晶体管，其中第一晶体管和位线串联连接在晶体管对和存储器单元之间。在一个方面，晶体管对包括连接在电压源和存储器单元之间的第二晶体管以及连接在传感器和存储器单元之间的第三晶体管。
20.在一个方面，存储器控制器生成各种脉冲以配置存储器单元。例如，存储器控制器生成第一脉冲并将第一脉冲施加到存储器单元的字线。存储器控制器还可生成第二脉冲组并将第二脉冲组施加到该晶体管对中的第二晶体管。存储器控制器可以生成第三脉冲组，并将第三脉冲组施加到晶体管对中的第三晶体管。在一个方面，第二脉冲组中的一个在第一时间之后的第一持续时间(或设时序间周期)内具有第一状态，在第一时间发生第一脉冲的边沿(例如，上升边沿)以电耦合电压源和位线。在第一持续时间(或设置的时间周期)内，第三脉冲组中的一个具有第二状态，以将传感器与位线电解耦。在第一持续时间之后，第二脉冲组和第三脉冲组在第二持续时间期间可以具有相反的相位，使得晶体管对可以被不同地切换或触发。
21.有利地，所公开的存储器系统可以在一个或多个存储器单元上以提高的精度执行高速操作。在一个方面，在存储器单元处写入数据或从存储器单元中读取数据包括向存储器单元施加各种高速脉冲(例如，超过1ghz)。例如，可以将脉冲施加到连接到存储器单元的字线(或栅极线)。然而，由于字线和其他栅极线之间的寄生电容，施加到字线的第一脉冲可
能影响其他栅极线处的电压或电流。由于寄生电容而导致的其他栅极线上的电压或电流的变化可能会导致读取存储器单元存储的数据不准确。在一种方法中，响应于施加到字线的第一脉冲的边沿(例如，上升边沿)，所公开的存储器系统可以将位线电耦合到电压源，同时在第一持续时间(或设定的时间周期)将位线从传感器解耦以用于存储，以使其他栅极线的电压或电流稳定下来。在第一持续时间(或设置的时间周期)之后，所公开的存储器系统可以将位线与电压源电解耦，同时将位线电耦合至传感器以感测或读取由存储器单元存储的数据。通过在其他栅极线的电压或电流稳定之后读取由存储器单元存储的数据，可以以可靠的方式读取由存储器单元存储的数据，并且减小了由于寄生电容产生的影响。
22.在一个方面，施加到字线的第一脉冲的边沿(例如，下降边沿)与第二脉冲组中的另一个和第三脉冲组中的另一个的边沿(例如，上升边沿)对准。在一个方面，响应于第一脉冲的边沿(例如，下降边沿)，可以禁用存储器单元。通过将第一脉冲的边沿(例如，下降边沿)与第二个脉冲组中的另一个的边沿(例如，下降边沿)和第三脉冲组中的另一个的边沿(例如，下降边沿)对准，当禁用存储器单元时，晶体管对可以将电压源电耦合到位线，并且将存储器单元与位线电解耦，从而可以减小位线上的电压波动或变化。
23.图1是根据一个实施例的存储器系统100的图。在一些实施例中，存储器系统100被实施为集成电路。在一些实施例中，存储器系统100包括存储器控制器105和存储器阵列120。存储器阵列120可以包括以二维或三维阵列布置的多个存储电路或存储器单元125。每个存储器单元125可以连接到对应的栅极线gl和对应的位线bl。每条栅极线可以包括任何导电材料。存储器控制器105可以根据通过栅极线gl和位线bl的电信号向存储阵列120写入数据或从存储阵列120读取数据。在其他实施例中，存储器系统100包括比图1所示更多、更少或不同的组件。
24.存储器阵列120是存储数据的硬件组件。在一个方面，存储阵列120被实施为半导体存储器器件。存储器阵列120包括多个存储电路或存储器单元125。在一些实施例中，存储器阵列120包括栅极线gl0、gl1...glj，每个栅极线在第一方向(例如，x方向)上延伸，以及位线bl0、bl1...bln，每个位线在第二方向(例如，y方向)上延伸。栅极线gl和位线bl可以是导电金属或导电轨。在一个方面，每个存储器单元125连接到对应的栅极线gl和对应的位线bl，并且可以根据通过对应的栅极线gl和对应的位线bl的电压或电流来操作。在一个方面，每个存储器单元125包括具有至少两个栅电极的闪存存储器单元。在一些实施例中，存储器阵列120包括附加线(例如，选择线、参考线、参考控制线、电源轨等)。
25.存储器控制器105是控制存储器阵列120的操作的硬件组件。在一些实施例中，存储器控制器105包括位线控制器112、栅极线控制器114和时序控制器110。在一种配置中，栅极线控制器114是通过存储器阵列120的一个或多个栅极线gl提供电压或电流的电路，而位线控制器112是通过一个或多个位线bl提供或感测电压或电流的电路。在一种配置中，时序控制器110是将控制信号或时钟信号提供给栅极线控制器114和位线控制器112的电路，以使位线控制器112和栅极线控制器114的操作同步。位线控制器112可以连接到存储器阵列120的位线bl，并且栅极线控制器114可以连接到存储器阵列120的栅极线gl。在一个示例中，为了将数据写入存储器单元125，栅极线控制器114通过连接到存储器单元125的栅极线gl和位线向存储器单元125施加电压或电流。控制器112通过连接到存储器单元125的位线bl将与要存储的数据相对应的电压或电流施加到一个单元。在一个示例中，为了从存储器
单元125读取数据，栅极线控制器114通过连接到存储器单元125的栅极线gl向存储器单元125提供电压或电流，并且位线控制器112通过连接到存储器单元125的位线bl感测与存储器单元125存储的数据相对应的电压或电流。在一些实施例中，存储器控制器105包括比图1中所示的更多、更少或不同的组件。
26.图2是根据一个实施例的图1的位线控制器112的图。在一些实施例中，位线控制器112包括电压源210，电流传感器220a、220b...220n，偏置控制器230以及开关电路240a、240b...240n。这些组件可以一起操作以向存储器单元125施加电压或电流，并感测通过一个或多个存储器单元125的电流iout以读取由存储器单元125存储的数据。在一些实施例中，位线控制器112包括与图2所示的组件相比更多、更少或不同的组件。
27.在一个方面，电压源210是向开关电路240a、240b...240n提供参考电压vref的组件。在一些实施例中，电压源210被执行本文中描述的电压源210的类似功能的其他组件所代替。在一种配置中，电压源210通过导电迹线或金属轨连接到开关电路240a、240b...240n。在这种配置中，电压源210可以生成参考电压vref，并将参考电压vref提供给开关电路240a、240b...240n。参考电压vref可以是电源电压vdd或要提供给位线bl的任何电压。在一些实施例中，电压源210被实施为与位线控制器112分离的组件。
28.在一个方面，每个电流传感器220是感测来自或流过相应的开关电路240的电流iout的组件。在一些实施例中，电流传感器220被执行电流传感器220的类似功能的其他组件所代替。本文所述。在一种配置中，每个电流传感器220a...220n通过导电迹线或金属轨连接到开关电路240a、240b...240n中的相应一个。在这种配置中，每个电流传感器220可以感测通过相应的开关电路240a的电流iout。在一些实施例中，电流传感器220包括连接到开关电路240的电容器和连接到电容器的感测放大器。在一种方法中，电流传感器220可以给电容器充电，使得电容器具有初始电压。根据通过开关电路240的电流iout，电容器可以放电，使得电容器处的电压可以从初始电压降低。感测放大器可以检测或感测与通过开关电路的电流iout相对应的电容器上的电压，以确定由存储器单元存储的数据。在一些实施例中，电流传感器220a...220n被实施为与位线控制器112分离的组件。
29.在一个方面，开关电路240是将电压源210或电流传感器220选择性地耦合到位线bl的组件。开关电路240可以被实施为晶体管对。每个晶体管可以是金属氧化物半导体场效应晶体管(mosfet)、finfet、全环栅fet(gaafet)或任何晶体管。在一种配置中，开关电路240包括连接到电压源210的第一端口、连接到电流传感器220的第二端口以及连接到对应的位线bl的第三端口。开关电路240还可以包括连接到时序控制器110的控制端口，以从时序控制器110接收控制信号或脉冲。在这种配置中，开关电路240可以从时序控制器110接收控制信号或脉冲，并且根据控制信号或脉冲，将电压源210或电流传感器220中所选择的一个电耦合到位线bl。
30.在一个方面，偏置控制器230是控制或偏置位线电压的组件。偏置控制器230可以被实施为反馈电路，反馈电路感测位线bl处的电压并且根据所感测的位线bl处的电压来生成偏置电压vbias。偏置控制器230可以将偏置电压vbias施加到开关电路240。在一个方面，偏置控制器230可以将位线bl处的电压调节到预定范围内(例如，
±
50mv)以允许存储器单元125的稳定操作。
31.图3是根据一个实施例的开关电路240和存储器单元组m1、m2...mn的图。在一些实
施例中，开关电路240包括第一晶体管i1和晶体管对i2、i3。在一个方面，开关电路240被配置为通过位线bl向存储器单元组m1，m2，...，m2...mn中的一个或多个提供参考电压vref，或允许电流iout通过存储器单元m1，m2，...，m2...mn的一个组或多个组。
32.每个存储器单元m可以是存储器单元125。存储器单元m可以是具有至少两个栅电极、连接到位线bl的漏电极、以及连接到用于提供电源电压(例如，gnd或vss)的电源轨或选择线的源电极的闪存存储器单元。在一个示例中，存储器单元m包括连接到栅极线控制器114的分离栅电极sg、控制栅电极cg和擦除栅电极eg。不同存储器单元的分离栅电极sg可以通过相应的字线连接到栅极线控制器114。为了对存储器单元m执行操作，可以将各种电压施加到栅电极。在一个方面，可以根据施加到分离栅电极sg的电压和存储器单元m的阈值电压来执行对存储器单元m的操作，其中，可以根据存储器单元m的控制栅电极cg处的电压与擦除栅电极eg处的电压之间的差来确定存储器单元m的阈值电压。例如，为了存储数据，可以分别向栅电极sg、cg、eg施加1v、8v和4v。例如，为了读取数据，可以分别向栅电极sg、cg、eg施加1.1v、0.8v和0v。对于另一示例，为了擦除数据，可以分别向栅电极sg、cg、eg施加0v、0v和8v。
33.在一些实施例中，开关电路240包括具有差分架构的晶体管i1、i2、i3。晶体管i1、i2、i3可以体现为mosfet、finfet、gaafet或任何晶体管。晶体管i1、i2、i3可以是n型晶体管。在一个配置中，第一晶体管i1包括连接到位线bl的源电极、连接到偏置控制器230的栅电极和连接到晶体管i2、i3的源电极的漏电极。晶体管i2包括连接到第一晶体管i1的漏电极和第三晶体管i3的源电极的源电极。第二晶体管i2还包括连接到时序控制器110的栅电极和通过电源轨连接到电压源210的漏电极。第三晶体管i3还包括连接到时序控制器110的栅电极和通过金属轨连接到电流传感器220的漏电极。
34.在该配置中，开关电路240将参考电压vref提供给位线bl，或者使电流iout通过位线bl。在一些实施例中，开关电路240包括与图3所示不同的组件，或者由执行本文描述的开关电路240的功能的其他部件代替。在一个方面，第一晶体管i1可以在栅电极处从偏置控制器230接收偏置电压vbias。第一晶体管i1可以用作级联晶体管，以提高位线bl处的电阻或阻抗，并根据偏置电压vbias提高位线bl处的电压或电流的稳定性。第二晶体管i2可以在栅电极处从时序控制器110接收包括一个或多个脉冲的信号sw1，并且在漏电极处从电压源210接收参考电压vref。第三晶体管i3可以在栅电极处从时序控制器110接收包括一个或多个脉冲的信号sw2。根据信号sw1的高电压(例如，vdd)，晶体管i2可以将电压源210电耦合至晶体管i1的漏电极，以将参考电压vref提供给晶体管i1的漏电极。根据信号sw1的低电压(例如，gnd)，晶体管i2可以将电压源210与晶体管i1的漏电极电解耦。根据信号sw2的高电压(例如，vdd)，晶体管i3可以将电流传感器220的电容器c电耦合至晶体管i1的漏电极。根据信号sw2的低电压(例如，gnd)，晶体管i3可以将电流传感器220与晶体管i1的漏电极电解耦。因此，开关电路240可以将参考电压vref提供给位线bl，或者根据信号sw1、sw2使电流iout通过存储器单元m1、m2...mn的组，以读取由存储器单元m1、m2...mn的组存储的数据。
35.在一个方面，时序控制器110可以将信号sw1、sw2施加到开关电路240，并且栅极线控制器114可以以协调的方式将字线控制信号wl施加到对应的存储器单元ml...mn的栅电极，以读取由存储器单元m1...mn存储的数据。在一种方法中，施加到开关电路240的具有低电压(例如，gnd)的信号sw2或施加到存储器单元m的分离栅电极sg的具有低电压(例如，
gnd)的字线控制信号wl中的任何一个，可以防止电流iout从电容器c流过位线bl。在一种方法中，具有高电压(例如，vdd)的信号sw2和具有高电压(例如，vdd)的字线控制信号wl可以允许电流iout从电容器c流过位线bl。电流传感器220可以响应于通过位线bl的电流iout来感测电容器c处的电压，以确定由存储器单元m1...mn存储的数据。在一个方面，信号sw1、sw2和字线控制信号(或各种脉冲)可以以协调的方式被施加到开关电路240和存储器单元m1...mn的组，使得高速读取操作可以以可靠的方式执行(例如，超过1gbps)，如以下关于图4所描述的。
36.图4是示出根据一个实施例的图1的存储器系统100的操作的时序图400。在一个方面，时序控制器110生成包括脉冲的信号sw1、sw2，并将信号sw1、sw2施加到晶体管i2、i3的栅电极。时序控制器110可以配置为或使得栅极线控制器114生成字线控制信号wl[l]...wl[n]，并将字线控制信号wl[l]...wl[n]施加到存储器单元ml...mn的分离栅电极。在一个示例中，具有高电压(例如，vdd)的字线控制信号wl[1]可以使存储器单元m1能够根据由存储器单元m1存储的数据来传导电流。在一个方面，具有低电压(例如，gnd)的字线控制信号wl[1]可以禁止存储器单元m1传导电流。
[0037]
在一些实施例中，时序控制器110在设定的时间周期t1内生成具有低电压(例如，gnd)的信号sw1和具有高电压(例如，vdd)的信号sw2，从字线控制信号wl[1]...wl[n]上升边沿发生的时间处开始。在一个方面，字线控制信号wl[1]...wl[n]具有在高频(例如，超过1ghz或更高)处的脉冲。这样的高频脉冲可以通过寄生电容耦合到或传播到存储器单元的其他栅极线。设置的时间周期t1可以大于寄生耦合之后栅极线处的电压或电流稳定的时间周期(例如2
‑
3ns)。通过在设置的时间周期t1内将具有高电压(例如，vdd)的信号sw1和具有低电压(例如，gnd)的信号sw2施加到开关电路240，开关电路240可以将参考电压vref提供给位线bl并禁止电流iout流过位线bl，直到在寄生耦合之后栅极线处的电压或电流稳定为止。
[0038]
在设置时间周期tl之后，时序控制器110可以生成具有脉冲的信号swl、sw2，以读取由存储器单元ml...mn存储的数据。sw1、sw2的脉冲可以具有相位相反的采样周期ts。在一个方面，通过将具有低电压(例如，gnd)的信号sw1和具有高电压(例如，vdd)的信号sw2施加到开关电路240，开关电路240可以不向位线bl提供参考电压vref，并使对应于由存储器单元ml...mn存储的数据的电流iout流过位线bl。例如，根据通过位线bl和开关电路240的电流iout，在设置的时间周期t1之后，电流传感器220的电容器c处的电压vout可以减小。电流传感器220的感测放大器可以感测电容器c上的电压下降，并根据电容器c上的电压下降量确定存储器单元m1...mn存储的数据。通过在设置的时间周期t1之后感测电流，尽管存在寄生耦合，仍可以以准确的方式感测或读取由存储器单元m1...mn存储的数据。
[0039]
在一个方面，通过字线施加到存储器单元m的分离栅电极sg的信号wl的下降边沿与施加到切换电路240的信号sw1的上升边沿和信号sw2的下降边沿对准。在一个方面，响应于信号wl的下降边沿，可以禁止存储器单元m传导电流。通过将信号wl的下降边沿与施加到开关电路240的信号sw1的上升边沿和信号sw2的下降边沿对准，开关电路240可以将电压源210电耦合到位线bl，并且当存储器单元m被禁用时将电流传感器220与位线bl电解耦，使得例如由于信号wl的下降边沿通过寄生电容而导致的位线bl处的电压波动或变化可以减少。
[0040]
图5是根据一个实施例的开关电路240和连接到开关电路240的反馈电路510的图。
在一个方面，反馈电路510是偏置控制器230的部分。在一些实施例中，反馈电路510包括连接到位线bl(或开关电路240的晶体管i1的源电极)的输入端口，以及耦合到晶体管i1的栅电极的输出端口。在该配置中，反馈电路510可以感测位线bl处的电压，并且根据感测到的电压生成偏置电压vbias以调节或控制bl线处的电压。
[0041]
在一些实施例中，反馈电路510包括晶体管14和晶体管i5。晶体管i4、i5可以是mosfet、finfet、gaafet或任何晶体管。晶体管i4可以是n型晶体管，并且晶体管i5可以是p型晶体管。在一种配置中，晶体管i4的源电极连接到电源轨，在电源轨处提供接地电压(例如，gnd)。在一种配置中，晶体管i4的栅电极连接到位线bl。在一种配置中，晶体管i4的漏电极连接到晶体管i5的漏电极和晶体管i1的栅电极。在一种配置中，晶体管i5的栅电极接收电压控制信号vctrl。在一种配置中，晶体管i5的源电极连接到电源轨，在电源轨处提供电源电压(例如，vdd)。在这种配置中，晶体管i4可以感测位线bl处的电压，并且根据感测到的电压在晶体管i4的漏电极处生成偏置电压vbias。例如，响应于位线bl处的电压的降低，晶体管i4可以增加偏置电压vbias，从而使位线bl处的电压增加。例如，响应于位线bl处的电压的增加，晶体管i4可以减小偏置电压vbias，从而使位线bl处的电压减小。
[0042]
在一个方面，控制电压vctrl可以设置流过晶体管i4、i5的电流(例如，直流电流)。根据流过晶体管i4和i5的电流，根据控制电压vctrl，可以设置偏置电压vbias。在一个方面，通过晶体管i4、i5的电流可以设置晶体管i4到位线bl处的电压的跨导(gm)或响应量。因此，可以根据控制电压vctr1来自适应地调节或配置反馈电路510。
[0043]
图6是根据一个实施例的用于控制图5的反馈电路510的偏置电路600的图。在一些实施例中，偏置电路600包括晶体管ib1、ib2、ib3、ib4，存储器单元mb0、mb1，放大器620和温度控制(tc)调节电流源610。晶体管ib1、ib2、ib3、ib4可以是mosfet、finfet、gaafet或任何晶体管。晶体管1b1、1b2、1b3可以是n型晶体管，并且晶体管1b4可以是p型晶体管。温度系数调节电流源610可以是带隙电路或在温度范围(例如
‑
40℃至150℃)内提供受控电流或调节电流的任何电路。存储器单元mb0、mb1可以是与存储器单元m1...mn相同类型的存储器单元(例如，闪存存储器单元)。这些组件可以一起操作以生成控制电压vctrl，并将控制电压vctrl提供给反馈电路510。
[0044]
在一种配置中，tc调节电流源610连接到放大器620的第一输入端口(例如，“+”输入端口)和存储器单元mb0。在一种配置中，放大器620的第二输入端口(例如，“+”输入端口)连接到晶体管ib3的栅电极以形成负反馈配置，以在输出端口生成控制信号vctrl。在一种配置中，放大器620的输出端口连接到晶体管ib4的栅电极。放大器620可以将第一输入端口处的电压与第二输入端口处的电压进行比较，并且生成或调整输出端口处的控制电压vctrl以减小第一输入端口处的电压与第二输入端口处的电压之间的差。在一个方面，晶体管ib4、ib3、ib1、ib2和存储器单元mb1可以模拟或模仿晶体管i4、i3、i1、i2(或i3)和存储器单元m。通过实施具有与晶体管i4、i3、i1、i2(或i3)和存储器单元m相似的配置的晶体管ib4、ib3、ib1、ib2和存储器单元mb1，尽管存在温度变化，但放大器620可以生成用于控制信号vctrl，用于控制流过反馈电路510的晶体管i4、i5的电流。
[0045]
图7是根据一个实施例的开关电路240和连接到开关电路240的反馈电路710的图。在一个方面，反馈电路710是偏置控制器230的部分。在一些实施例中，反馈电路710可以代替反馈电路510而实施。反馈电路710可以体现为放大器(例如，运算放大器)。在一种配置
中，反馈电路710包括：用于接收控制电压vctrl的第一输入端口、连接到位线bl的第二输入端口、以及耦合到晶体管i1的栅电极的输出端口。反馈电路710可以将第一输入端口处的控制电压vctrl与位线bl处的电压进行比较，并在输出端口处生成或调整偏置电压vbias以减小控制电压vctrl与位线bl处的电压之间的差。在一个方面，如图7所示实施的反馈电路710或运算放大器可以增加由反馈电路710和晶体管i1形成的反馈的环路增益，以减小位线bl处的变化或波动。
[0046]
图8是根据一个实施例的开关电路240和连接到开关电路240的一组电阻式存储器单元mri、mr2...mrn的图。在一些实施例中，存储器单元mri、mr2...mrn的组可以被实施为图1的存储器单元125。每个存储器单元mr可以包括电阻式存储器器件(例如，rram、pcram、mram器件)和晶体管im。在一个方面，晶体管im可以串联连接到相应的电阻式存储器器件，并根据通过字线提供的字线控制信号使电流流过电阻式存储器器件。通过启用或禁用流经电阻存储器器件的电流，电阻存储器器件可以存储数据。在一个方面，如以上关于图2至图7所描述的，开关电路240可以选择性地将参考电压vref施加到位线bl或使电流iout流过存储器单元mri...mrn。
[0047]
图9是示出根据一些实施例的通过配置切换电路240来读取由存储器单元125存储的数据的方法900的流程图。方法900可以由图1的存储器控制器105执行。在一些实施例中，方法900由其他实体执行。在一些实施例中，方法900包括比图9中所示的更多、更少或不同的操作。
[0048]
在操作910中，存储器控制器105将第一脉冲施加到耦合到存储器单元m的字线。第一脉冲可以是字线控制信号的脉冲。存储器单元m可以是闪存存储器单元、电阻式存储器单元或用于存储数据的任何存储器单元。在一种方法中，时序控制器110配置为或使得栅极线控制器114将第一脉冲施加至字线。在一种方法中，时序控制器110在设定的时间周期t1内生成具有低电压(例如，gnd)的信号sw1和具有高电压(例如，vdd)的信号sw2，从发生字线控制信号的上升边沿的时间开始。
[0049]
在操作920中，存储器控制器105在设定的时间周期t1内将参考电压vref施加到位线bl。在一个方面，时序控制器110将具有高电压(例如，vdd)的信号sw1施加到开关电路240的晶体管i2，并且将具有低电压(例如，gnd)的信号sw2施加到开关电路240的晶体管i2。响应于具有高电压的信号sw1和具有低电压的信号sw2，晶体管i2可以被启用并且晶体管i3可以被禁止以将电压源210电耦合到位线bl，并且将电流传感器220与位线bl电解耦。在一个方面，施加到字线的第一脉冲可以通过寄生耦合影响存储器单元的其他栅极线处的电压或电流。可以设置的时间周期t1大于在栅极线和字线之间的寄生耦合之后使栅极线处的电压或电流稳定的时间周期(例如2
‑
3ns)。通过在设定的时间周期期间将参考电压vref施加到位线bl，尽管存在寄生耦合，也可以可靠地维持或控制位线处的电压。
[0050]
在操作930中，存储器控制器105在设置时间周期tl之后感测通过存储器单元的电流iout。在一种方法中，时序控制器110在设置的时间周期t1之后将具有低电压(例如，gnd)的信号sw1和具有高电压(例如，vdd)的信号sw2施加到开关电路240。响应于具有低电压的信号sw2和具有高电压的信号sw2，可以禁用晶体管i2并且可以使晶体管i3能够将电压源210与位线bl电解耦并且将电流传感器220电耦合到位线bl。当电流传感器220电耦合到位线bl时，电流传感器220可以感测通过位线bl和存储器单元m的电流iout。通过在设置的时
间周期t1之后感测电流iout，可以减少或消除由于来自第一脉冲的寄生耦合的影响的读取数据的不准确性。
[0051]
在一种方法中，时序控制器110将具有第二脉冲组的信号sw1施加至开关电路240的晶体管i2，并将具有第三脉冲组的信号sw2施加至开关电路240的晶体管i3。第二脉冲组和第三脉冲组可以具有相反相位的采样周期ts。在一个示例中，电流传感器220的电容器c可以根据通过位线bl的电流iout和采样周期ts来放电。电流传感器220的感测放大器可以感测电容器c处的减小的电压，并根据电容器c处的电压的减小量来确定由存储器单元存储的数据。
[0052]
在一个方面，通过字线施加到存储器单元m的分离栅电极sg的信号wl的下降边沿与施加到切换电路240的信号sw1的上升边沿和信号sw2的下降边沿对准。在一个方面，响应于信号wl的下降边沿，可以禁止存储器单元m传导电流。通过将信号wl的下降边沿与施加到开关电路240的信号sw1的上升边沿和信号sw2的下降边沿对准，开关电路240可以将电压源210电耦合到位线bl并且当存储器单元m被禁用时将电流传感器220与位线bl电解耦，使得例如由于信号wl通过寄生电容的下降边沿而导致的位线bl处的电压波动或变化可以是减少。
[0053]
现在参考图10，示出了根据本公开的一些实施例的计算系统1000的示例框图。电路或布局设计者可以将计算系统1000用于集成电路设计。如本文所使用的“电路”是电组件的互连，诸如电阻器、晶体管、开关、单元、电感器或被配置用于实现期望功能的其他类型的半导体器件。计算系统1000包括与存储器器件1010相关联的主机器件1005。主机器件1005可以被配置为从一个或多个输入器件1015接收输入并且向一个或多个输出器件1020提供输出。主机器件1005可以是配置为分别经由适当的接口1025a、1025b和1025c与存储器器件1010、输入器件1015和输出器件1020通信。可以在各种计算器件中实现计算系统1000，例如计算机(例如，台式机、膝上型计算机、服务器、数据中心等)、平板电脑、个人数字助理、移动器件、其他手持式或便携式器件或适于使用主机器件1005执行示意图设计和/或布局设计的任何其他器件。
[0054]
输入器件1015可以包括多种输入技术中的任何一种，诸如键盘、手写笔、触摸屏、鼠标、跟踪球、小键盘、麦克风、语音识别、运动识别、遥控器、输入端口、一个或多个按钮、转盘、操纵杆以及与主机器件1005相关联的任何其他输入外围器件，并且允许诸如用户(例如，电路或布局设计者)的外部源将信息(例如，数据)输入到显示器、主机器件并向主机器件发送指令。类似地，输出器件1020可以包括各种输出技术，例如外部存储器、打印机、扬声器、显示器、麦克风、发光二极管、耳机、视频器件以及被配置为接收信息(例如，数据)的任何其他输出外围器件。输入到主机器件1005和/或从主机器件输出的“数据”可以包括多种文本数据、电路数据、信号数据、半导体器件数据、图形数据中的任何一种、其组合或其他适合使用计算系统1000处理的模拟和/或数字数据类型。
[0055]
主机器件1005包括一个或多个处理单元/处理器或与一个或多个处理单元/处理器相关联，例如中央处理单元(“cpu”)核心1030a
‑
1030n。cpu核心1030a
‑
1030n可以被实施为专用集成电路(“asic”)、现场可编程门阵列(“fpga”)或任何其他类型的处理单元。每个cpu核1030a
‑
1030n可以被配置为执行用于运行主机器件1005的一个或多个应用程序的指令。在一些实施例中，用于运行一个或多个应用程序的指令和数据可以被存储在存储器器
件1010内。主机器件1005还可以被配置为在存储器器件1010内存储运行一个或多个应用程序的结果。因此，主机器件1005可以被配置为请求存储器器件1010执行各种操作。例如，主机器件1005可以请求存储器器件1010读取数据、写入数据、更新或删除数据和/或执行管理或其他操作。可以将主机器件1005配置为运行的一个此类应用程序可以是标准单元应用程序1035。标准单元应用程序1035可以是主机用户可以使用的计算机辅助设计或电子设计自动化软件套件的一部分。器件1005使用、创建或修改电路的标准单元。在一些实施例中，可以将执行或运行标准单元应用程序1035的指令存储在存储器器件1010内。可以由一个或多个cpu内核1030a
‑
1030n使用与标准单元相关联的指令来执行标准单元应用程序1035。在一个示例中，标准单元应用1035允许用户利用存储器系统100或存储器系统100的一部分的预先生成的示意图和/或布局设计来辅助集成电路设计。在完成集成电路的布局设计之后，可以通过制造器件根据布局设计来制造集成电路的多个，例如包括存储器系统100或存储器系统100的部分。
[0056]
仍然参考图10，存储器器件1010包括存储器控制器1040，其被配置为从存储器阵列1045读取数据或向存储器阵列1045写入数据。存储器阵列1045可以包括各种易失性和/或非易失性存储器。例如，在一些实施例中，存储器阵列1045可以包括nand(与非)闪存核心。在其他实施例中，存储器阵列1045可以包括nor(或非)闪存存储器核心、静态随机存取存储器(sram)核心、动态随机存取存储器(dram)核心、磁阻随机存取存储器(mram)核心、相变存储器(pcm)核心、电阻式随机存取存储器(reram)核心、3d xpoint存储器核心、铁电随机存取存储器(feram)核心以及适用于该存储器阵列的其他类型的存储器内核。存储器阵列1045内的存储器可以由存储器控制器1040单独地和独立地控制。换句话说，存储器控制器1040可以被配置成单独地并且独立地与存储器阵列1045内的每个存储器通信。通过与存储器阵列1045通信，存储器控制器1040可以被配置为响应于从主机器件1005接收的指令从存储器阵列读取数据或向存储器阵列写入数据。尽管被示为存储器器件1010的部分，但是在一些情况下在实施例中，存储器控制器1040可以是主机器件1005的一部分或计算系统1000的另一组件的部分并且与存储器器件相关联。存储器控制器1040可以被实施为软件、硬件、固件或其组合中的逻辑电路，以执行本文描述的功能。例如，在一些实施例中，存储器控制器1040可以被配置为在从主机器件1005接收到请求之后取回与存储在存储器器件1010的存储器阵列1045中的标准单元应用1035相关联的指令。
[0057]
应当理解，在图10中仅示出和描述了计算系统1000的一些组件。但是，计算系统1000可以包括其他组件，例如各种单元和电源、网络接口、路由器、交换机、外部存储器系统、控制器等。一般而言，计算系统1000可以包括执行本文中描述的功能所需或认为合乎需要的硬件、软件、和/或固件组件中的任何一种。类似地，主机器件1005、输入器件1015、输出器件1020以及存储器器件1010包括存储器控制器1040和存储器阵列1045，其可以包括在执行本文描述的功能中被认为是必需或期望的其他硬件，软件和/或固件组件。
[0058]
本说明书的在一个方面涉及一种存储器系统。在一些实施例中，存储器系统包括存储器单元和连接到存储器单元的位线。在一些实施例中，存储器系统包括晶体管对，用于将以下选择的一个电耦合到所述位线：i)电压源，以偏置所述存储器单元，或者ii)传感器，以感测通过所述存储器单元的电流。在一些实施例中，存储器系统包括第一晶体管，其中所述第一晶体管和所述位线串联连接在所述晶体管对与所述存储器单元之间。
[0059]
在一些实施例中，晶体管对包括第二晶体管和第三晶体管，其中第二晶体管的漏电极连接到电压源，第二晶体管的源电极连接到第一晶体管的漏电极，其中第三晶体管的漏电极连接到传感器，并且第三晶体管的源电极连接到第一晶体管的漏电极，以及其中，第一晶体管的源电极连接到位线。
[0060]
在一些实施例中，存储器系统还包括：存储器控制器，连接到存储器单元和晶体管对，其中存储器控制器用于：启用第二晶体管同时禁用第三晶体管，以根据电压源通过位线偏置存储器单元，以及禁用第二晶体管同时启用第三晶体管，以由传感器感测通过存储器单元的电流。
[0061]
在一些实施例中，存储器系统还包括：反馈电路，包括连接到第一晶体管的源电极的输入端和连接到第一晶体管的栅电极的输出端。
[0062]
在一些实施例中，反馈电路包括运算放大器。
[0063]
在一些实施例中，反馈电路包括第四晶体管，第四晶体管包括连接到位线的栅电极和连接到第一晶体管的栅电极的漏电极。
[0064]
在一些实施例中，存储器系统还包括：存储器控制器，连接到存储器单元和晶体管对，其中存储器控制器用于：向存储器单元施加第一脉冲，其中，第一脉冲在第一时间具有第一边沿，并且在第二时间具有在第一边沿之后的第二边沿，响应于第一脉冲的第一边沿，在第一持续时间期间向晶体管对中的第二晶体管施加第一电压，以将电压源电耦合至位线，其中第一持续时间在第一时间与第二时间之间，并且响应于第一脉冲的第一边沿，在第一持续时间期间向晶体管对中的第三晶体管施加第二电压，以将传感器与位线电解耦。
[0065]
在一些实施例中，存储器控制器用于：在第一持续时间之后的第二持续时间期间将第二电压施加到晶体管对中的第二晶体管，以将电压源与位线电解耦，其中第二持续时间在第一时间和第二时间之间，并且在第二持续时间期间将第一电压施加到晶体管对中的第三晶体管，以将传感器电耦合到位线。
[0066]
在一些实施例中，第一脉冲的第一边沿与施加到晶体管对中的第二晶体管的第二脉冲的上升边沿对准。
[0067]
在一些实施例中，存储器系统还包括：存储器单元组，通过位线连接到第一晶体管。
[0068]
在一些实施例中，存储器单元是闪存存储器单元。
[0069]
在一些实施例中，存储器系统还包括：偏置电路，用于调节位线的电压，偏置电路包括：另外的存储器单元；以及反馈电路，用于感测另外的存储器单元处的电压并调节第一晶体管的栅电极处的电压以控制位线处的电压。
[0070]
本说明书的一个方面涉及一种操作存储器系统的方法。在一个方面，该方法包括由存储器控制器向存储器单元施加第一脉冲。第一脉冲在第一时间具有第一边沿，在第一时间之后的第二时间具有紧随第一边沿的第二边沿。在一个方面，该方法包括：响应于第一脉冲的第一边沿，由存储器控制器第一持续时间期间将第一电压施加到第一晶体管上，以将电压源电耦合到位线。第一晶体管通过存储器单元的位线电耦合到存储器单元。在一个方面，第一持续时间在第一时间和第二时间之间。在一个方面，该方法包括：响应于第一脉冲的第一边沿，由存储器控制器在第一持续时间期间将第二电压施加到第二晶体管上的第二电压，以将传感器与位线电解耦。第一晶体管的源电极和第二晶体管的源电极通过存储
器单元的位线电耦合到存储器单元。在一个方面，该方法包括：在第一持续时间之后的第二持续时间中将第二电压施加到第一晶体管，以将电压源与位线电解耦。第二持续时间在第一时间和第二时间之间。在一个方面，该方法包括：在第二持续时间期间将第一电压施加到第二晶体管，以将传感器电耦合到位线。
[0071]
在上述方法中，第一脉冲的第一边沿与施加到第一晶体管的第二脉冲的上升边沿对准。
[0072]
在上述方法中，存储器单元是闪存存储器单元。
[0073]
本说明书的在一个方面涉及一种存储器系统。在一些实施例中，存储器系统包括存储器单元组和连接到存储器单元组的位线。在一些实施例中，存储器系统包括连接在电压源和位线之间的第一晶体管和连接在传感器和位线之间的第二晶体管。
[0074]
在一个方面，该存储器系统包括连接到该存储器单元，第一晶体管和第二晶体管的存储器控制器。在一个方面中，存储器控制器用于：启用第一晶体管同时禁用第二晶体管，以根据电压源偏置存储器单元组；以及禁用第一晶体管同时启用第二晶体管，以由传感器感测通过存储器单元组的电流。在一个方面，存储器控制器将第一脉冲施加到存储器单元。第一脉冲在第一时间具有第一边沿，并且在第一时间之后的第二时间具有在第一边沿之后的第二边沿。在一个方面，存储器控制器将响应于第一脉冲的第一边沿在第一持续时间期间向第一晶体管施加第一电压，以将电压源电耦合至位线。第一持续时间在第一时间和第二时间之间。在一个方面，存储器控制器将响应于第一脉冲的第一边沿在第一持续时间期间向第二晶体管施加第二电压，以将传感器与位线电解耦。
[0075]
在一个方面中，存储器单元组是闪存存储器单元组，并且其中，存储器控制器通过连接在存储器控制器与存储器单元之间的字线将第一脉冲施加到闪存存储器单元组。
[0076]
上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。