非易失性存储器设备和在该设备中擦除数据的方法与流程

非易失性存储器设备和在该设备中擦除数据的方法
1.相关申请的交叉引用
2.本技术要求于2020年7月10日在韩国知识产权局(kipo)提交的韩国专利申请第10-2020-0085403号的优先权，其内容通过引用整体并入本文。
技术领域
3.示例实施例总体上涉及半导体集成电路，并且更具体地涉及在非易失性存储器设备中擦除数据的方法、执行该方法的非易失性存储器设备和执行该方法的存储器控制器。


背景技术：

4.半导体存储器设备取决于在与电源断开连接时是否保留存储的数据，通常可以被分为两个类别。这些类别包括易失性存储器设备(在与电力断开连接时丢失存储的数据)和非易失性存储器设备(在与电力断开连接时保留存储的数据)。易失性存储器设备可以高速执行读取和写入操作，而存储在其中的内容会在断电时丢失。非易失性存储器设备甚至在断电时也可以保留其中存储的内容，这意味着它们可以用于存储无论它们是否通电都必须保留的数据。近来，已经研究了具有“垂直”(即，在三维(3d)中)堆叠的存储器单元的半导体存储器设备，以改善半导体存储器设备的容量和集成密度。


技术实现要素：

5.本公开的示例实施例提供了一种在非易失性存储器设备中擦除数据的方法，该非易失性存储器设备包括在三维中堆叠的存储器单元，该方法能够改善数据擦除操作的特性和可靠性。
6.本公开的示例实施例提供了执行擦除数据的方法的非易失性存储器设备和存储器控制器。
7.根据示例实施例，在包括一个或多个存储器块的非易失性存储器设备中擦除数据的方法中，在每个存储器块中多个存储器单元在垂直方向上被设置。对一个或多个存储器块中的整个第一存储器块执行一次或多次擦除循环。擦除循环包括擦除操作和擦除验证操作。在擦除循环成功完成之后，对第一存储器块中的多个组中的一个或多个组执行第一局部验证操作。第一存储器块被划分成多个组。在第一局部验证操作成功完成之后，确定对于一个或多个组中的组是否需要第二局部验证操作。对在多个组之中的需要第二局部验证操作的第一组中的多个子组中的一个或多个子组执行第二局部验证操作。第一组被划分为多个子组。
8.根据示例实施例，一种非易失性存储器设备包括存储器块和控制电路。该存储器块包括在垂直方向上设置的多个存储器单元。控制电路对整个存储器块执行一次或多次擦除循环，对存储器块中的多个组中的一个或多个组执行第一局部验证操作，确定对于一个或多个组是否需要第二局部验证操作，以及对多个组之中的需要第二局部验证操作的组中的多个子组中的一个或多个子组执行第二局部验证操作。擦除循环包括擦除操作和擦除验
证操作。存储器块被划分为多个组。需要第二局部验证操作的组被划分为多个子组。
9.根据示例实施例，在包括一个或多个存储器块的非易失性存储器设备中擦除数据的方法中，在每个存储器块中多个存储器单元在垂直方向上被设置。对一个或多个存储器块中的整个第一存储器块执行一次或多次擦除循环。擦除循环包括使用擦除电压执行的擦除操作和使用具有第一验证电平的第一验证电压执行的擦除验证操作。在擦除循环成功完成之后，使用第一参考数目和具有与第一验证电平不同的第二验证电平的第二验证电压来对第一存储器块中的多个组中的一个或多个组执行第一局部验证操作。存储器块被划分为多个组。在第一局部验证操作成功完成之后，使用小于或等于第一参考数目的第二参考数目来确定对于一个或多个组中的组是否需要第二局部验证操作。使用与第一验证电平不同的第三验证电平和具有与第一和第二参考数目不同的第三参考数目的第三验证电压来对多个组之中的需要第二局部验证操作的组中的多个子组中的全部或一些执行第二局部验证操作。需要第二局部验证操作的组被划分为多个子组。当第一局部验证操作和第二局部验证操作中的至少一个已失败时，第一存储器块被指示为不良块。
10.根据示例实施例，一种存储器控制器包括处理器和缓冲器存储器。处理器产生对应于非易失性存储器设备的第一存储器块的擦除命令和地址，使得非易失性存储器设备基于擦除命令和地址执行以下操作：对整个第一存储器块执行一次或多次擦除循环；在擦除循环成功完成之后，对存储器块中的多个组中的一个或多个组执行第一局部验证操作；在第一局部验证操作成功完成之后，确定对于一个或多个组中的组是否需要第二局部验证操作；以及对一个或多个组之中的需要第二局部验证操作的第一组中的多个子组中的一个或多个子组执行第二局部验证操作。擦除循环包括擦除操作和擦除验证操作。第一存储器块被划分为多个组。需要第二局部验证操作的第一组被划分为多个子组。缓冲器存储器存储包括第一存储器块的地址信息的地址映射表。当第一局部验证操作和第二局部验证操作中的至少一个已失败时，处理器被配置为从非易失性存储器设备接收针对第一存储器块的不良块指示信号、从缓冲器存储器加载地址映射表、基于不良块指示信号更新地址映射表以使第一存储器块的地址信息无效、以及将更新的地址映射表存储在缓冲器存储器中。
11.在根据示例实施例的擦除数据的方法、非易失性存储器设备和存储器控制器中，可以通过对整个存储器块执行一次或多次擦除循环来对存储器块执行块擦除操作，可以通过以组为单位对存储器块应用预定的第一准则来执行第一局部验证操作，可以额外通过以组为单位对存储器块应用预定的第二准则来确定是否需要第二局部验证操作，以及可以以子组为单位对需要第二局部验证操作的组执行第二局部验证操作。因此，可以改善或增强块擦除操作的性能和可靠性，并且可以防止这种情况：在擦除操作中没有检测到错误，并且在稍后的编程操作中出现不可恢复的错误，从而导致用户数据丢失。
附图说明
12.从结合附图进行的以下详细描述中，将更清楚地理解说明性的非限制性示例实施例。
13.图1是示出根据示例实施例的在非易失性存储器设备中擦除数据的方法的流程图。
14.图2是示出根据示例实施例的非易失性存储器设备的框图。
15.图3是示出根据示例实施例的包括在图2的非易失性存储器设备的存储器单元阵列中的存储器块的示例的透视图。
16.图4是示出根据示例实施例的参考图3描述的存储器块的等效电路的电路图。
17.图5是根据示例实施例的包括在图3和图4的存储器单元阵列中的单元区域的示例的平面图。
18.图6a、图6b和图6c是用于描述根据示例实施例的在图5的单元区域中形成的通道孔的图。
19.图7是示出根据示例实施例的图1中的执行一次或多次擦除循环的示例的流程图。
20.图8是用于描述根据示例实施例的图7的执行一次或多次擦除循环的操作的图。
21.图9、图10和图11是示出根据示例实施例的图1中的执行第一局部验证操作、确定是否需要第二局部验证操作以及执行第二局部验证操作的示例的流程图。
22.图12是示出根据示例实施例的图1中的执行第一局部验证操作的示例的流程图。
23.图13和图14是用于描述根据示例实施例的图12的操作的图。
24.图15是示出根据示例实施例的图1中的确定是否需要第二局部验证操作的示例的流程图。
25.图16是用于描述根据示例实施例的图15的操作的图。
26.图17是示出根据示例实施例的图1中的执行第二局部验证操作的示例的流程图。
27.图18a、图18b、图19a、图19b、图19c和图19d是用于描述根据示例实施例的图17的操作的图。
28.图20是示出根据示例实施例的存储器系统的框图。
29.图21是示出根据示例实施例的操作存储器系统的方法的流程图。
30.图22是示出根据示例实施例的存储器控制器的框图。
31.图23a和图23b是用于描述根据示例实施例的图22的存储器控制器的操作的图。
32.图24是示出根据示例实施例的包括非易失性存储器设备的存储设备的框图。
33.图25是根据示例实施例的非易失性存储器设备的截面图。
具体实施方式
34.将参考示出了实施例的附图来更全面地描述各种示例实施例。然而，本公开可以以许多不同的形式来体现，并且不应被解释为限于本文所阐述的实施例。贯穿本技术，相似的参考标号指代相似的元件。
35.图1是示出根据示例实施例的在非易失性存储器设备中擦除数据的方法的流程图。
36.参照图1，根据示例实施例的擦除数据的方法由包括一个或多个存储器块的非易失性存储器设备执行，并且在每个存储器块中多个存储器单元在垂直方向上被设置。例如，每个存储器块包括多个存储器单元，所述多个存储器单元在与基板相交(例如，基本上垂直于基板)的方向上堆叠。将参照图2至图5以及图6a至图6c来详细描述非易失性存储器设备和存储器块的配置。
37.在根据示例实施例的非易失性存储器设备中擦除数据的方法中，对整个存储器块执行一次或多次包括擦除操作和擦除验证操作的擦除循环(步骤s100)。例如，可以使用擦
除电压来执行擦除操作，并且可以使用具有第一验证电平的擦除验证电压来执行擦除验证操作。将参照图7和图8来详细描述步骤s100。
38.在擦除循环成功完成之后，存储器块被划分为多个组，并对存储器块中的多个组中的一个或多个组执行第一局部验证操作(步骤s200)。例如，可以基于连接到存储器块中的存储器单元的多条字线来划分多个组。例如，可以使用第一参考数目(或量)和具有不同于第一验证电平的第二验证电平的擦除验证电压来执行第一局部验证操作。例如，在执行第一局部验证操作时，擦除验证电压可以具有第二验证电平。将参照图12、图13和图14详细描述步骤s200。
39.在示例实施例中，如将参照图14所描述的，可以对存储器块中的多个组中的所有组执行第一局部验证操作，或者可以对存储器块中的多个组中的仅一些组执行第一局部验证操作。
40.在第一局部验证操作成功完成之后，确定对于一个或多个组中的组是否需要第二局部验证操作(步骤s300)。例如，可以使用第二参考数目(或量)来执行确定是否需要第二局部验证操作的操作。例如，第二参考数目可以不同于或等于第一参考数目。将参照图15和图16来详细描述步骤s300。
41.在示例实施例中，如将参照图15和图16所描述的，确定对于存储器块中的多个组中的所有组是否需要第二局部验证操作，或者确定对于多个组中的仅一些组是否需要第二局部验证操作。
42.需要第二局部验证操作的组被划分为多个子组，并对多个组之中的需要第二局部验证操作的组中的多个子组中的一个或多个子组执行第二局部验证操作(步骤s400)。例如，还可以基于多条字线来划分多个子组。例如，可以使用具有与第一验证电平不同的第三验证电平的擦除验证电压以及与第一和第二参考数目不同的第三参考数目(或量)来执行第二局部验证操作。例如，在执行第二局部验证操作时，擦除验证电压可以具有第三验证电平。将参照图17和图18来详细描述步骤s400。
43.在一些示例实施例中，如将参照图19a、图19b、图19c和图19d所描述的，可以对多个子组中的所有子组执行第二局部验证操作，或者可以对多个子组中的仅一些子组执行第二局部验证操作。
44.在一些示例实施例中，当第一局部验证操作和第二局部验证操作中的至少一个已失败时，可以将存储器块指示为不良块(bad block)。例如，可以将该存储器块视为或处理为运行时间不良块(rtbb)，并且该存储器块的地址信息可以被无效(invalidate)，使得不再使用该存储器块，如将参照图21所描述的。
45.在一些示例实施例中，如将参照图9、图10和图11所描述的，可以改变针对多个组的执行步骤s200、s300和s400的顺序。步骤s200、s300和s400的操作可以被称为擦除防御码(例如，阻止或恢复码)操作或局部验证防御码操作。
46.在根据示例实施例的非易失性存储器设备中擦除数据的方法中，可以通过对整个存储器块执行一次或多次擦除循环来对存储器块执行块擦除操作，可以通过以组为单位(例如，对每个组)将预定的第一准则(或条件)应用于存储器块来执行第一局部验证操作，可以通过以组为单位额外地将预定的第二准则应用于存储器块来确定是否需要第二局部验证操作，以及可以以子组为单位对需要第二局部验证操作的组执行第二局部验证操作。
如上所述，在擦除循环之后执行第一局部验证操作并且在第一局部验证操作之后选择性地执行第二局部验证操作的操作可以被称为擦除后的自适应验证。因此，可以改善或增强块擦除操作的性能和可靠性，并且可以防止这种情况：在擦除操作中没有检测到错误，并且在稍后的编程操作中出现不可恢复的错误(例如，不可校正的纠错码(uecc))，从而导致用户数据丢失。
47.在一些示例实施例中，可以基于用于对存储器块执行块擦除操作的命令和地址(例如，当接收到命令和地址时)来执行根据示例实施例的在非易失性存储器设备中擦除数据的方法。
48.尽管未详细示出，但是针对非易失性存储器设备的除上述存储器块之外的其余存储器块可以如参照图1所描述的那样相同地执行步骤s100、s200、s300和s400的操作。
49.图2是示出根据示例实施例的非易失性存储器设备的框图。
50.参照图2，非易失性存储器设备100包括存储器单元阵列110、地址解码器120、页缓冲器电路130、数据输入/输出(i/o)电路140、电压发生器150和控制电路160。
51.存储器单元阵列110经由多条串选择线ssl、多条字线wl和多条地选择线gsl连接到地址解码器120。存储器单元阵列110还经由多条位线bl连接到页缓冲器电路130。存储器单元阵列110可以包括连接到多条字线wl和多条位线bl的多个存储器单元(例如，多个非易失性存储器器单元)。存储器单元阵列110可以被划分为多个存储器块blk1、blk2、...、和blkz，其中每个存储器块包括存储器单元。另外，多个存储器块blk1、blk2、...、和blkz中的每一个可以被划分为多个页。
52.在一些示例实施例中，如将参照图3和图4所描述的，存储器单元阵列110可以是三维存储器单元阵列，其以三维结构(或垂直结构)形成在基板上。在该示例中，存储器单元阵列110可以包括多个单元串(例如，多个垂直nand串)，所述多个单元串被垂直定向，使得至少一个存储器单元位于另一存储器单元之上。
53.控制电路160从外部(例如，从图20中的存储器控制器600)接收命令cmd和地址addr，并基于命令cmd和地址addr来控制非易失性存储器设备100的擦除、编程和读取操作。擦除操作可以包括执行一系列擦除循环，并且编程操作可以包括执行一系列编程循环。每个编程循环可以包括编程操作和编程验证操作。每个擦除循环可以包括擦除操作和擦除验证操作。读取操作可以包括正常读取操作和数据恢复读取操作。
54.例如，控制电路160可以生成用于控制电压发生器150的控制信号con，并且可以基于命令cmd生成用于控制页缓冲器电路130的控制信号pbc，并且可以基于地址addr生成行地址r_addr和列地址c_addr。控制电路160可以将行地址r_addr提供给地址解码器120，并且可以将列地址c_addr提供给数据i/o电路140。
55.另外，控制电路160可以控制地址解码器120、页缓冲器电路130、数据i/o电路140和电压发生器150，使得非易失性存储器设备100执行参照图1所描述的根据示例实施例的擦除数据的方法。例如，控制电路160可以对整个存储器块执行一次或多次擦除循环、可以在擦除循环成功完成之后以组为单位执行第一局部验证操作、可以在第一局部验证操作成功完成之后确定是否需要以组为单位的第二局部验证操作，并且可以针对需要第二局部验证操作的组以子组为单位执行第二局部验证操作。
56.地址解码器120可以经由多条串选择线ssl、多条字线wl和多条地选择线gsl连接
到存储器单元阵列110。
57.例如，在数据擦除/写入/读取操作中，基于行地址r_addr，地址解码器120可以将多条字线wl中的至少一条确定为被选择的字线，并且可以将多条字线wl中的除被选择的字线外的其余或剩余字线确定为未被选择的字线。
58.另外，在数据擦除/写入/读取操作中，基于行地址r_addr，地址解码器120可以将多条串选择线ssl中的至少一条确定为被选择的串选择线，并且可以将多条串选择线ssl中的除被选择的串选择线外的的其余或剩余串选择线确定为未被选择的串选择线。
59.此外，在数据擦除/写入/读取操作中，基于行地址r_addr，地址解码器120可以将多条地选择线gsl中的至少一条确定为被选择的地选择线，并且可以将多条地选择线gsl中的除被选择的地选择线外的其余或剩余地选择线确定为未被选择的地选择线。
60.电压发生器150可以基于电力pwr和控制信号con来产生用于非易失性存储器设备100的操作的电压vs。电压vs可以经由地址解码器120施加到多条串选择线ssl、多条字线wl和多条地选择线gsl。例如，电压vs可以包括参照图1所描述的擦除验证电压vevfy。另外，电压发生器150可以基于电力pwr和控制信号con来产生用于数据擦除操作的擦除电压vers。擦除电压vers可以直接或经由位线bl施加到存储器单元阵列110。
61.例如，在擦除操作期间，电压发生器150经由地址解码器120可以将擦除电压vers施加到存储器块(例如，被选择的存储器块)的公共源极线和/或位线bl并且可以将擦除允许电压(例如，接地电压)施加到存储器块的所有字线或一部分字线。此外，在擦除验证操作期间，电压发生器150可以将擦除验证电压vevfy同时施加到存储器块的所有字线或依次逐个施加到这些字线。
62.例如，在编程操作期间，电压发生器150经由地址解码器120可以将编程电压vpgm施加到被选择的字线并且可以将编程通过电压vppass施加到未被选择的字线。此外，在编程验证操作期间，电压发生器150经由地址解码器120可以将编程验证电压vpvfy施加到被选择的字线并且可以将验证通过电压vvpass施加到未被选择的字线。
63.另外，在正常读取操作期间，电压发生器150经由地址解码器120可以将读取电压vread施加到被选择的字线并且可以将读取通过电压vrpass施加到未被选择的字线。在数据恢复读取操作期间，电压发生器150经由地址解码器120可以将读取电压vread施加到与所选择的字线相邻的字线并且可以将恢复读取电压vrread施加到被选择的字线。
64.页缓冲器电路130可以经由多条位线bl连接到存储器单元阵列110。页缓冲器电路130可以包括多个页缓冲器。在一些示例实施例中，每个页缓冲器可以连接到一条位线。在其他示例实施例中，每个页缓冲器可以连接到两条或更多条位线。
65.页缓冲器电路130可以将要被编程的数据dat存储到存储器单元阵列110中，或者可以读取从存储器单元阵列110感测的数据dat。例如，页缓冲器电路130可以根据非易失性存储器设备100的操作模式而操作为写驱动器或感测放大器。
66.数据i/o电路140可以经由数据线dl连接到页缓冲器电路130。基于列地址c_addr，数据i/o电路140可以经由页缓冲器电路130将来自非易失性存储器设备100的外部(例如，来自图20中的存储器控制器600)的数据dat提供给存储器单元阵列110，或者可以将来自存储器单元阵列110的数据dat提供给非易失性存储器设备100的外部(例如，提供给图20中的存储器控制器600)。
67.图3是示出根据示例实施例的包括在图2的非易失性存储器设备的存储器单元阵列中的存储器块的示例的透视图。
68.参照图3，存储器块blki包括以三维结构(或垂直结构)形成在基板上的多个单元串(例如，多个垂直nand串)。存储器块blki包括沿着第一方向d1、第二方向d2和第三方向d3延伸的结构。
69.提供基板111。例如，基板111可以在其中具有第一类型的电荷载流子杂质(例如，第一导电类型)的阱。例如，基板111可以具有通过注入诸如硼(b)的第3族元素而形成的p阱。特别地，基板111可以具有设置在n阱内的袋状p阱。在一个实施例中，基板111具有p型阱(或p型袋状阱)。然而，基板111的导电类型不限于p型。
70.在基板111中/上提供沿第二方向d2布置的多个掺杂区311、312、313和314。这些多个掺杂区311至314可以具有与第一类型的基板111不同的第二类型的电荷载流子杂质(例如，第二导电类型)。在本发明的一个实施例中，第一掺杂区311至第四掺杂区314可以具有n型。然而，第一掺杂区311至第四掺杂区314的导电类型不限于n型。
71.在基板111的、第一掺杂区311和第二掺杂区312之间的区域上，沿着第三方向d3顺序地提供沿着第一方向dl延伸的多个绝缘材料112。例如，多个绝缘材料112沿第三方向d3被提供，以特定距离间隔开。例如，绝缘材料112可以包括诸如氧化物层的绝缘材料。
72.沿着第三方向d3穿透绝缘材料的多个柱状物113沿着第一方向d1被顺序地设置在基板111的、第一掺杂区311和第二掺杂区312之间的区域上。例如，多个柱状物113穿透绝缘材料112以接触基板111。
73.在一些示例实施例中，每个柱状物113可以包括多种材料。例如，每个柱状物113的通道层114可以包括具有第一导电类型的硅材料。例如，每个柱状物113的通道层114可以包括具有与基板111相同的导电类型的硅材料。在本发明的一个实施例中，每个柱状物113的通道层114包括p型硅。然而，每个柱状物113的通道层114不限于p型硅。
74.每个柱状物113的内部材料115包括绝缘材料。例如，每个柱状物113的内部材料115可以包括诸如氧化硅的绝缘材料。在一些示例中，每个柱状物113的内部材料115可以包括气隙。如本文所讨论的术语“气”可以指大气或在制造过程中可能存在的其他气体。
75.在第一掺杂区311和第二掺杂区312之间的区域上，沿着绝缘材料112、柱状物113和基板111的暴露表面提供绝缘层116。例如，在绝缘材料112的表面上提供的绝缘层116可以插入(interpose)柱状物113与多个堆叠的第一导电材料211、221、231、241、251、261、271、281和291之间，如图所示。在一些示例中，可以不在绝缘材料112的端面上沿第三方向d3提供绝缘层116。在该示例中，地选择线gsl(例如，211)是第一导电材料211至291的堆叠中的最底下的，而串选择线ssl(例如，291)是第一导电材料211至291的堆叠中的最上面的。
76.多个第一导电材料211至291被提供在绝缘层116的、在第一掺杂区311与第二掺杂区312之间的区域的表面上。例如，沿第一方向d1延伸的第一导电材料211被提供在与基板111相邻的绝缘材料112和基板111之间。更详细地，沿第一方向d1延伸的第一导电材料211被提供在与基板111相邻的绝缘材料112底部处的绝缘层116和基板111之间。
77.沿第一方向dl延伸的第一导电材料被提供在绝缘材料112之中的特定绝缘材料的顶部的绝缘层116和绝缘材料112之中的特定绝缘材料的底部的绝缘层116之间。例如，沿第一方向d1延伸的多个第一导电材料221至281被提供在绝缘材料112之间，并且可以理解的
是，绝缘层116被提供在绝缘材料112和第一导电材料221至281之间。第一导电材料211至291可以由导电金属形成，但是在本发明的其他实施例中，第一导电材料211至291可以包括诸如多晶硅的导电材料。
78.可以在第二掺杂区312和第三掺杂区313之间的区域中提供与在第一掺杂区311和第二掺杂区312上的结构相同的结构。在第二掺杂区312和第三掺杂区313之间的区域中，提供沿第一方向d1延伸的多个绝缘材料112。提供多个柱状物113，其沿第一方向d1顺序地被设置并且沿第三方向d3穿透多个绝缘材料112。绝缘层116被提供在多个绝缘材料112和多个柱状物113的暴露表面上，并且多个第一导电材料211至291沿第一方向d1延伸。类似地，可以在第三掺杂区313和第四掺杂区314之间的区域中提供与第一掺杂区311和第二掺杂区312上的结构相同的结构。
79.多个漏极区320被分别提供在多个柱状物113上。漏极区320可以包括掺杂有不同于第一类型的电荷载流子杂质的第二类型的电荷载流子杂质的硅材料。例如，漏极区320可以包括掺杂有n型掺杂剂的硅材料。在本发明的一个实施例中，漏极区320可以包括n型硅材料。然而，漏极区320不限于n型硅材料。
80.在漏极区上，提供了沿第二方向d2延伸的多个第二导电材料331、332和333。第二导电材料331至333沿第一方向d1被设置，彼此间隔开特定距离。第二导电材料331至333分别在对应区域中连接至漏极区320。漏极区320和沿第二方向d2延伸的第二导电材料333可以通过每个接触插塞连接。每个接触插塞可以是例如由诸如金属的导电材料形成的导电插塞。第二导电材料331至333可以包括金属材料。在一些示例中，第二导电材料331至333可以包括诸如多晶硅的导电材料。
81.在图3的示例中，第一导电材料211至291可以用于形成字线wl、串选择线ssl和地选择线gsl。例如，第一导电材料221至281可以用于形成字线wl，其中可以将属于同一层的导电材料互连。第二导电材料331至333可以用于形成位线bl。第一导电材料211至291的层数可以根据工艺和控制技术而不同地改变。
82.图4是示出根据示例实施例的参照图3描述的存储器块的等效电路的电路图。
83.图4的存储器块blki可以以三维结构(或垂直结构)形成在基板上。例如，可以在垂直于基板的方向上形成包括在存储器块blki中的多个nand串。
84.参照图4，存储器块blki可以包括连接在位线bl1、bl2和bl3与公共源极线csl之间的多个nand串ns11、ns12、ns13、ns21、ns22、ns23、ns31、ns32和ns33。每个nand串ns11至ns33可以包括串选择晶体管sst；多个存储器单元mc1、mc2、mc3、mc4、mc5、mc6、mc7和mc8；以及地选择晶体管gst。例如，位线bl1至bl3可以对应于图3中的第二导电材料331至333，并且可以通过将图3中的第一掺杂区311至第四掺杂区314互连来形成公共源极线csl。
85.每个串选择晶体管sst可以连接到对应的串选择线(ssl1、ssl2和ssl3之一)。多个存储器单元mc1至mc8可以分别连接至对应的字线wl1、wl2、wl3、wl4、wl5、wl6、wl7和wl8。每个地选择晶体管gst可以连接到对应的地选择线(gsl1、gsl2和gsl3之一)。每个串选择晶体管sst可以连接到对应的位线(例如，bl1至bl3之一)，并且每个地选择晶体管gst可以连接到公共源极线csl。在图4的示例中，一些串选择晶体管sst连接至相同的位线(例如，bl1至bl3之一)，以通过经由施加至适当的串选择线ssl1至ssl3和地选择线gsl1至gsl3的选择电压的适当选择来将对应的nand串连接至相同的位线。
86.共同连接到一条位线的单元串可以形成为一列，并且连接到一条串选择线的单元串可以形成一行。例如，连接到第一位线bl1的单元串ns11、ns21和ns31可以对应于第一列，并且连接到第一串选择线ssl1的单元串ns11、ns12和ns13可以形成第一行。
87.具有相同高度的字线(例如，wl1)可以被共同地连接，并且地选择线gsl1至gsl3和串选择线ssl1至ssl3可以被分离。位于同一半导体层的存储器单元共享一条字线。同一行中的单元串共享一条串选择线。公共源极线csl共同连接到所有单元串。
88.在图4中，存储器块blki被示出为连接至八条字线wl1至wl8和三条位线bl1至bl3，并且nand串ns11至ns33中的每一个被示出为包括八个存储器单元mc1至mc8。然而，本发明不限于此。在一些示例实施例中，每个存储器块可以连接到任意数量的字线和位线，并且每个nand串可以包括任意数量的存储器单元。
89.三维垂直阵列结构可包括垂直nand串，该垂直nand串被垂直定向，使得至少一个存储器单元位于另一存储器单元之上。至少一个存储器单元可以包括电荷俘获层。以下专利文件通过引用整体并入本文，其描述了包括3d垂直阵列结构的存储器单元阵列的合适配置，其中三维存储器阵列被配置为多层，在这些层之间共享字线和/或位线：美国专利第7,679,133号；8,553,466号；8,654,587号；8,559,235号；和美国专利公开第2011/0233648号。
90.尽管基于nand闪存设备描述了根据示例实施例的非易失性存储器设备中包括的存储器单元阵列，但是根据示例实施例的非易失性存储器设备可以是任何非易失性存储器设备，例如，相位随机存取存储器(pram)、电阻式随机存取存储器(rram)、纳米浮栅存储器(nfgm)、聚合物随机存取存储器(poram)、磁随机存取存储器(mram)、铁电随机存取存储器(fram)、晶闸管随机存取存储器(tram)等。
91.图5是根据示例实施例的包括在图3和图4的存储器单元阵列中的单元区域的示例的平面图。
92.参照图5，单元区域cr可以包括多个通道孔ch。
93.通道孔尺寸，例如通道孔直径，可以根据单元区域cr内的位置而变化。例如，与第一边缘edg1和第二边缘edg2相邻的部分可以具有相对低的周向密度，并且因此与第一边缘edg1和第二边缘edg2相邻的通道孔cha可以具有与其他通道孔ch不同的直径。位于单元区域cr的中心的通道孔chb的直径可以大于与第一边缘edg1和第二边缘edg2相邻的通道孔cha的直径。存储器块blka可以与第一边缘edg1相邻，并且可以与第一边缘edg1间隔开第一距离d1。存储器块blkb可以不与第一边缘edg1和第二边缘edg2相邻，可以在单元区域cr的中心，并且可以与第一边缘edg1间隔开第二距离d2。第二距离d2可以大于第一距离d1。包括在存储器块blka中的通道孔cha的第一直径可以小于包括在存储器块blkb中的通道孔chb的第二直径。
94.图6a、图6b和图6c是用于描述根据示例实施例的形成在图5的单元区域中的通道孔的图。图6a和图6b是通道孔的示例的平面图。图6c是通道孔的示例的截面图。
95.参照图6a和图6b，包括通道层114和内层115的柱状物可以形成在包括在存储器块blka中的第一通道孔cha和包括在存储器块blkb中的第二通道孔chb中。第一通道孔cha的第一直径da可以小于第二通道孔chb的第二直径db。
96.参照图6c，包括通道层114和内层115的柱状物可以形成在每个通道孔ch中。例如，可以从顶部到底部钻出通道孔ch，并且在通道孔ch的形成开始的位置(例如，顶部)处的直
径dc可以大于通道孔ch的形成结束的位置(例如，底部)处的直径dd。
97.如上所述，即使在一个通道孔内，通道孔的直径也可以根据单元区域cr中的位置而变化，并且通道孔的直径也可以根据第三方向d3而变化。由于通道孔直径的差异，可能发生存储器单元的特性差异和/或存储器单元的缺陷。例如，可能发生由未打开(nop)串缺陷引起的字线缺陷，由于在图6c中通道孔ch的形成结束的位置(例如，底部)处未完全打开。由于这种字线缺陷，在擦除操作中可能没有检测到错误，并且在稍后的编程操作中可能发生不可恢复的错误，从而导致用户数据丢失。
98.当执行根据示例实施例的在非易失性存储器设备中擦除数据的方法时，通过在擦除后使用额外的验证可以检测到由nop引起的特定区域(例如，下区域)中的缺陷(例如，可以选择存储器块中的脆弱区域并且可以在所选择的区域中执行额外的验证)，因此可以防止由于不可恢复的错误导致的用户数据丢失。
99.图7是示出根据示例实施例的图1中的执行一次或多次擦除循环的示例的流程图。图8是用于描述根据示例实施例的图7的执行一次或多次擦除循环的操作的图。
100.参照图1、图7和图8，当执行一次或多次擦除循环时(步骤s100)，可以基于擦除电压vers对整个存储器块执行擦除操作(步骤s110)。例如，包括在存储器块中的多个存储器单元可以连接到多条字线。在擦除操作期间，擦除电压vers可以被施加到存储器块的公共源极线和/或位线，并且擦除允许电压(例如，接地电压)可以被施加到存储器块的多条字线中的全部。
101.之后，可以基于擦除验证电压对整个存储器块执行擦除验证操作(步骤s120)。例如，在擦除验证操作期间，可以将具有第一验证电平的擦除验证操作应用于存储器块的多条字线中的全部。
102.执行一次步骤s110和s120的操作可以表示执行一次擦除循环。
103.当确定擦除验证操作成功时(步骤s130：是)，可以终止过程，而不进一步执行擦除循环。
104.当确定擦除验证操作失败时(步骤s130：否)，这意味着存储器块中的多个存储器单元不具有期望的擦除状态(例如，期望的阈值电压分布)，因此，可以另外执行擦除循环。例如，可以改变擦除电压的电平和擦除验证电压的电平中的至少一个(步骤s140)，并且可以基于电平改变的擦除电压和/或电平改变的擦除验证电压来再次执行步骤s110和s120。可以重复上述操作，直到擦除验证操作成功为止。
105.在一些示例实施例中，可以基于增量阶跃脉冲擦除(ispe)方案来执行步骤s110、s120、s130和s140。
106.例如，如图8所示，可以顺序地执行多个擦除循环eloop1、eloop2、eloop3、...和eloopk，其中k是大于或等于2的自然数。对于每个擦除循环，可以顺序地执行使用擦除电压vers的擦除操作eo1、eo2、eo3、...、和eok之一以及使用擦除验证电压vevfy的擦除验证操作ev1、ev2、ev3、...、和evk中的相应一者。当前擦除循环中的擦除电压vers的电平可以高于先前擦除循环中的擦除电压vers的电平，并且擦除验证电压vevfy可以具有恒定电平(例如，第一验证电平vevl1)。
107.例如，在第一擦除循环eloop1中，擦除电压vers可以具有初始擦除电平verli。在第二擦除循环eloop2中，擦除电压vers可以具有从初始擦除电平verli增加了阶跃电平δ
verl的电平。在第三擦除循环eloop3中，擦除电压vers可以具有从第二擦除循环eloop2中的擦除电压vers的电平增加了阶跃电平δverl的电平。在作为最后的擦除循环的第k擦除循环eloopk中，擦除电压vers可以具有最终的擦除电平verlf。
108.尽管图8示出了随着擦除循环重复，仅擦除电压vers的电平增加，但本发明不限于此，并且擦除验证电压vevfy的电平也可以增加。在一些示例实施例中，随着擦除循环重复，擦除电压vers的电平可以减小和/或擦除验证电压vevfy的电平可以减小。另外，尽管图8示出了擦除电压vers的电平以固定电平(例如，阶跃电平δverl)增加，但本发明不限于此，并且对于每个擦除循环，擦除电压vers的变化量可以改变。
109.图9、图10和图11是示出根据示例实施例的图1中的执行第一局部验证操作、确定是否需要第二局部验证操作以及执行第二局部验证操作的示例的流程图。
110.参照图1、图9、图10和图11，在根据示例实施例的非易失性存储器设备中的擦除数据的方法中，包括在存储器块中并且作为第一局部验证操作和第二局部验证操作的目标的多个组可以包括：第一至第x组，其中x是大于或等于2的自然数。可以以各种方式来实现执行第一局部验证操作、确定是否需要第二局部验证操作以及对第一至第x组执行第二局部验证操作的顺序。
111.在一些示例实施例中，如图9所示，可以顺序地对第一至第x组中的每一个执行步骤s200中的第一局部验证操作和步骤s300中的确定是否需要第二局部验证操作的操作，然后可以仅对需要第二局部验证操作的组顺序地执行步骤s400中的第二局部验证操作。
112.例如，可以执行对第一组的第一局部验证操作(步骤s210)。可以确定对于第一组是否需要第二局部验证操作(步骤s310)。如果对于第一组，需要第二局部验证操作(步骤s310：是)，则可以检查(check)第一组(步骤s315)。如果对于第一组，不需要第二局部验证操作(步骤s310：否)，则可以终止对第一组的验证操作。
113.之后，可以执行对第二组的第一局部验证操作(步骤s220)。可以确定对于第二组是否需要第二局部验证操作(步骤s320)。如果对于第二组，需要第二局部验证操作(步骤s320：是)，则可以检查第二组(步骤s325)。如果对于第二组，不需要第二局部验证操作(步骤s320：否)，则可以终止对第二组的验证操作。
114.另外，可以执行对第x组的第一局部验证操作(步骤s230)。可以确定对于第x组是否需要第二局部验证操作(步骤s330)。如果对于第x组，需要第二局部验证操作(步骤s330：是)，则可以检查第x组(步骤s335)。如果对于第x组，不需要第二局部验证操作(步骤s330：否)，则可以终止对第x组的验证操作。
115.最后，可以对通过步骤s315、s325和s335检查的组(例如，需要第二局部验证操作的组)顺序地执行第二局部验证操作(步骤s405)。在示例实施例中，可以在步骤s315中存储第一组的地址信息，可以在步骤s325中存储第二组的地址信息，并且可以在步骤s335中存储第x组的地址信息。
116.在其他示例实施例中，如图10所示，可以对第一至第x组中的所有组顺序地执行步骤s200中的第一局部验证操作，并且然后可以对第一至第x组中的所有组顺序地执行步骤s300中的确定是否需要第二局部验证操作的操作，并且然后可以仅对需要第二局部验证操作的组顺序地执行步骤s400中的第二局部验证操作。将省略与图9重复的描述。
117.例如，可以对第一组执行步骤s210，可以对第二组执行步骤s220，并且可以对第x
组执行步骤s230。之后，可以对第一组执行步骤s310和s315，可以对第二组执行步骤s320和s325，并且可以对第x组执行步骤s330和s335。最后，可以对通过步骤s315、s325和s335检查的组执行步骤s405。在示例实施例中，可以在步骤s315中存储第一组的地址信息，可以在步骤s325中存储第二组的地址信息，并且可以在步骤s335中存储第x组的地址信息。
118.在另外的其他示例实施例中，如图11所示，可以对第一至第x组中的每一个顺序地执行步骤s200中的第一局部验证操作、步骤s300中的确定是否需要第二局部验证操作的操作以及步骤s400中的第二局部验证操作。将省略与图9重复的描述。
119.例如，可以对第一组执行步骤s210和s310，并且如果需要第二局部验证操作(步骤s310：是)，则可以对第一组执行第二局部验证操作(步骤s410)。之后，可以对第二组执行步骤s220和s320，并且如果需要第二局部验证操作(步骤s320：是)，则可以对第二组执行第二局部验证操作(步骤s420)。最后，可以对第x组执行步骤s230和s330，并且如果需要第二局部验证操作(步骤s330：是)，则可以对第x组执行第二局部验证操作(步骤s430)。
120.图12是示出根据示例实施例的图1中的执行第一局部验证操作的示例的流程图。图13和图14是用于描述根据示例实施例的图12的操作的图。
121.参照图1、图12、图13和图14，当对多个组中的一个或多个组执行第一局部验证操作时(图1中的步骤s200)，图12示出了对第一组执行第一局部验证操作的操作(例如，图9、图10和图11中的步骤s210)。
122.当对第一组执行第一局部验证操作时(步骤s210)，可以基于包括在第一组中的存储器单元的擦除状态和第二验证电平来检测第一组的第一单元数目(步骤s211)。第二验证电平可以不同于在步骤s100的擦除验证操作中使用的第一验证电平。例如，可以使用具有第二验证电平的擦除验证电压来执行步骤s211。
123.可以基于第一单元数目(例如，n1)和第一参考数目(例如，c1)对第一组执行第一局部验证操作。例如，可以将第一单元数目n1和第一参考数目c1进行比较，并且可以基于比较的结果来确定第一局部验证操作是否成功。
124.当第一单元数目n1小于或等于第一参考数目c1时(步骤s213：否)，可以确定对于第一组的第一局部验证操作成功(步骤s215)，并且之后，可以确定对于第一组是否需要第二局部验证操作。
125.当第一单元数目n1大于第一参考数目c1时(步骤s213：是)，可以确定对于第一组的第一局部验证操作已失败(步骤s217)。在这种情况下，可以将包括第一组的存储器块整体上指示为不良块(步骤s219)，并且可以终止根据示例实施例的过程。
126.在一些示例实施例中，在步骤s211中检测到的第一组的第一单元数目n1可以表示包括在第一组中的存储器单元之中的具有高于第二验证电平的阈值电压的存储器单元的数目(例如，断开单元的数目)。例如，第一单元数目n1可以表示与第一组相关联的断开单元计数值。
127.例如，当包括在第一组中的存储器单元具有如图13所示的第一组擦除状态(或第一组阈值电压分布)ge11时，在包括在第一组中的存储器单元之中可能不存在具有高于第二验证电平vevl2的阈值电压的存储器单元。在这种情况下，第一组的第一单元数目n1可以为零，并且可以确定对于第一组的第一局部验证操作是成功的。
128.对于另一示例，当包括在第一组中的存储器单元具有如图13所示的第二组擦除状
态ge12时，在包括在第一组中的存储器单元之中可能存在具有高于第二验证电平vevl2的阈值电压的n12个存储器单元。图13中的阴影区域可以对应于n12个存储器单元。在这种情况下，第一组的第一单元数目n1可以是n12，并且当n12》c1时，可以确定对于第一组的第一局部验证操作已失败。
129.在一些示例实施例中，如图13所示，第二验证电平vevl2可以低于第一验证电平vevl1。例如，可以基于比使用第一验证电平vevl1的步骤s100中的擦除验证操作更严格或更强的验证电平准则来执行使用第二验证电平vevl2的步骤s200中的第一局部验证操作。
130.尽管未详细示出，但是如分别参照图12和图13描述的那样相同地执行：对第二组执行第一局部验证操作的操作(例如，图9、图10和图11中的步骤s220)和对第x组执行第一局部验证操作的操作(例如，图9、图10和图11中的步骤s230)。
131.在一些示例实施例中，基于连接到存储器块中的存储器单元的多条字线来划分或分类作为第一局部验证操作的目标的多个组。例如，包括在第一组中的存储器单元可以连接到多条字线之中的m条字线，其中m是大于或等于2的自然数。可以针对每个组顺序地执行第一局部验证操作。
132.例如，如图14所示，一个存储器块可以连接到第一字线至第4m字线。连接到第一字线至第m字线的存储器单元可以形成第一组，连接到第(m+1)字线至第2m字线的存储器单元可以形成第二组，连接到第(2m+1)字线至第3m字线的存储器单元可以形成第三组，并且连接到第(3m+1)字线至第4m字线的存储器单元可以形成第四组。
133.可以顺序地执行针对第一组的第一局部验证操作pvfy1_1、针对第二组的第一局部验证操作pvfy1_2、针对第三组的第一局部验证操作pvfy1_3以及针对第四组的第一局部验证操作pvfy1_4。
134.尽管图14示出了基于特定数目的字线、特定数目的组以及执行第一局部验证操作的特定顺序的示例，但是本发明不限于此。另外，可以基于除字线以外的准则来划分多个组。
135.在示例实施例中，当仅对存储器块中的多个组中的一个或多个特定组执行第一局部验证操作时，可以执行仅针对第一组的第一局部验证操作pvfy1_1、或针对第一组的第一局部验证操作pvfy1_1和针对第二组的第一局部验证操作pvfy1_2。在这种情况下，连接到与第一组相对应的第一字线至第m字线的存储器单元可以位于比一个单元串(例如，图4中的ns11、ns12、ns13、ns21、ns22、ns23、ns31、ns32或ns33)中的连接至其他字线的存储器单元更低的区域。
136.图15是示出根据示例实施例的图1中的确定是否需要第二局部验证操作的示例的流程图。图16是用于描述根据示例实施例的图15的操作的图。
137.参照图1、图15和图16，当确定对于组是否需要第二局部验证操作时(图1中的步骤s300)，图15示出确定对于第一组是否需要第二局部验证操作的操作(例如，图9、图10和图11中的步骤s310)。
138.在对于第一组的第一局部验证操作成功完成之后，当确定对于第一组是否需要第二局部验证操作时(图9、图10和图11中的步骤s310)，可以基于在图12的步骤s211中检测到的第一单元数目n1和第二参考数目(例如c2)来确定对于第一组是否需要第二局部验证操作。例如，可以将第一单元数目n1和第二参考数目c2进行比较，并且可以基于比较的结果来
确定是否需要第二局部验证操作。
139.当第一单元数目n1大于第二参考数目c2时(步骤s311：是)，可以确定对于第一组的第二局部验证操作是必要的(步骤s313)，之后，可以对第一组执行第二局部验证操作。
140.当第一单元数目n1小于或等于第二参考数目c2时(步骤s311：否)，可以确定对于第一组的第二局部验证操作是非必要的(步骤s315)。在这种情况下，可以终止对于第一组的验证操作。
141.在一些示例实施例中，第二参考数目c2可以小于或等于第一参考数目c1。例如，第二参考数目c2可以小于第一参考数目c1(例如，c2＜c1)。例如，可以基于与使用第一参考数目c1的步骤s200中的第一局部验证操作不同的数目准则，执行使用第二参考数目c2的图1的步骤300中的确定是否需要第二局部验证操作的操作。
142.例如，当包括在第一组中的存储器单元具有图16所示的第三组擦除状态ge13时，在包括在第一组中的存储器单元之中可能存在具有高于第二验证电平vevl2的阈值电压的n13个存储器单元。在这种情况下，第一组的第一单元数目n1可以为n13，并且当n13《c1且n13》c2时，可以确定对于第一组的第一局部验证操作是成功的，但需要对于第一组的第二局部验证操作。
143.尽管未详细示出，但是可以如分别参照图15和图16所描述的那样相同地执行：确定对于第二组是否需要第二局部验证操作的操作(例如，图9、图10和图11中的步骤s320)以及确定对于第x组是否需要第二局部验证操作的操作(例如，图9、图10和图11中的步骤s330)。
144.图17是示出根据示例实施例的图1中的执行第二局部验证操作的示例的流程图。图18a、图18b、图19a、图19b、图19c和图19d是用于描述根据示例实施例的图17的操作的图。
145.参照图1、图17、图18a、图18b、图19a、图19b、图19c和图19d，当对多个子组中的至少一些子组执行第二局部验证操作时(步骤s400)，图17示出了当确定需要针对第一组的第二局部验证操作时，对第一组中的第一子组执行第二局部验证操作的操作。
146.当对第一子组执行第二局部验证操作时，可以基于包括在第一子组中的存储器单元的擦除状态和第三验证电平来检测第一子组的第二单元数目(步骤s411)。第三验证电平可以不同于在图1的步骤s100的擦除验证操作中使用的第一验证电平。例如，可以使用具有第三验证电平的擦除验证电压来执行步骤s411。
147.可以基于第二单元数目(例如，n2)和第三参考数目(例如，c3)对第一子组执行第二局部验证操作。例如，可以比较第二单元数目n2和第三参考数目c3，并且可以基于比较的结果确定第二局部验证操作是否成功。第三参考数目c3可以是针对一个子组的参考数目，并且第一参考数目c1和第二参考数目c2中的每一个可以是针对一个组的参考数目，因此第三参考数目c3可以不同于第一参考数目c1和第二参考数目c2。例如，第三参考数目c3可以小于第一参考数目c1和第二参考数目c2。
148.当第二单元数目n2小于或等于第三参考数目c3时(步骤s413：否)，可以确定对于第一子组的第二局部验证操作是成功的(步骤s415)。这可以表示包括在第一子组中的存储器单元具有期望的擦除状态。
149.当第二单元数目n2大于第三参考数目c3时(步骤s413：是)，可以确定对于第一子组的第二局部验证操作已失败(步骤s417)。在这种情况下，可以将包括第一子组的存储器
块整体上指示为不良块(步骤s419)，并且可以终止根据示例实施例的擦除操作。
150.在一些示例实施例中，在步骤s411中检测到的第一子组的第二单元数目n2可以表示包括在第一子组中的存储器单元之中的具有高于第三验证电平的阈值电压的存储器单元的数目。例如，第二单元数目n2可以表示与第一子组相关联的断开单元计数值。
151.例如，当包括在第一子组中的存储器单元具有图18a和图18b所示的第一子组擦除状态(或第一子组阈值电压分布)se11时，在包括在第一子组中的存储器单元之中可能不存在具有高于第三验证电平vevl3的阈值电压的存储器单元。在这种情况下，第一子组的第二单元数目n2可以是零，并且可以确定对于第一子组的第二局部验证操作是成功的。
152.对于另一示例，当包括在第一子组中的存储器单元具有图18a和图18b所示的第二子组擦除状态se12时，在图18a的示例中包括在第一子组中的存储器单元之中可能存在具有高于第三验证电平vevl3的阈值电压的n22个存储器单元，并且在图18b的示例中包括在第一子组中的存储器单元之中可能存在具有高于第三验证电平vevl3的阈值电压的n22'个存储器单元。在这种情况下，第一子组的第二单元数目n2可以是n22或n22'，并且当n22》c3或n22'》c3时，可以确定对于第一子组的第二局部验证操作已失败。
153.在一些示例实施例中，如图18a所示，第三验证电平vevl3可以等于第二验证电平vevl2。在其他示例实施例中，如图18b所示，第三验证电平vevl3可以低于第二验证电平vevl2。
154.尽管未详细示出，但是可以如参照图17、图18a和图18b所描述的那样相同地执行：对第一组中的除第一子组之外的每个子组执行第二局部验证操作的操作。另外，可以与对第一组执行第二局部验证操作的操作相同地执行：对需要第二局部验证操作的另一组执行第二局部验证操作的操作。
155.在一些示例实施例中，可以基于连接到存储器块中的存储器单元的多条字线来划分作为第二局部验证操作的目标的多个子组。例如，当包括在第一组中的存储器单元连接到m条字线时，包括在一个或多个子组中的存储器单元可以连接到n条字线，其中n是大于或等于1且小于m的自然数。可以针对每个子组顺序地执行第二局部验证操作。
156.例如，如图19a、图19b、图19c和图19d所示，一个或多个子组可以连接到第一字线至第n字线。在一些示例实施例中，如图19a和图19d所示，连接到一条字线的存储器单元可以形成一个子组。在其他示例实施例中，如图19b和图19c所示，连接到两条或更多条字线的存储器单元可以形成一个子组。
157.在图19a和图19d的示例中，连接到第一字线的存储器单元可以形成第一子组，连接到第二字线的存储器单元可以形成第二子组，连接到第三字线的存储器单元可以形成第三子组，连接到第四字线的存储器单元可以形成第四子组，连接到第(n-1)字线的存储器单元可以形成第(n-1)子组，并且连接到第n字线的存储器单元可以形成第n子组。在图19b的示例中，连接到第一和第二字线的存储器单元可以形成第一子组，连接到第三和第四字线的存储器单元可以形成第二子组，并且连接到第(n-1)和第n字线的存储器单元可以形成第n/2子组。在图19c的示例中，连接到第一、第二和第三字线的存储器单元可以形成第一子组，连接到第四、第五和第六字线的存储器单元可以形成第二子组，并且连接到第(n-2)、第(n-1)和第n字线的存储器单元可以形成第n/3子组。
158.在一些示例实施例中，如图19a、图19b和图19c所示，可以对包括在一个组中的所
有子组顺序地执行第二局部验证操作。在图19a的示例中，可以顺序地执行：对于第一子组的第二局部验证操作pvfy2_1、对于第二子组的第二局部验证操作pvfy2_2、对于第三子组的第二局部验证操作pvfy2_3、对于第四子组的第二局部验证操作pvfy2_4、对于第(n-1)子组的第二局部验证操作pvfy2_(y1-1)、以及对于第n子组的第二局部验证操作pvfy2_y1(例如，y1＝n)。在图19b的示例中，可以顺序地执行：对于第一子组的第二局部验证操作pvfy2_1、对于第二子组的第二局部验证操作pvfy2_2、以及对于第n/2子组的第二局部验证操作pvfy2_y2(例如，y2＝n/2)。在图19c的示例中，可以顺序地执行：对于第一子组的第二局部验证操作pvfy2_1、对于第二子组的第二局部验证操作pvfy2_2、以及对于第n/3子组的第二局部验证操作pvfy2_y3(例如，y3＝n/3)。
159.在其他示例实施例中，如图19d所示，可以仅对包括在一个组中的一些子组顺序地执行第二局部验证操作。在图19d的示例中，可以顺序地执行：对于第一子组的第二局部验证操作pvfy2_1、对于第三子组的第二局部验证操作pvfy2_2、对于第四子组的第二局部验证操作pvfy2_3、以及对于第n子组的第二局部验证操作pvfy2_y4(例如，y4＜n)，并且可以省略对于第二子组和第(n-1)子组的第二局部验证操作。例如，可以通过提供与被省略的子组相对应的地址来省略对于第二子组和第(n-1)子组的第二局部验证操作。
160.尽管图19a、图19b、图19c和图19d示出了基于特定数目的字线、特定数目的组以及执行第二局部验证操作的特定顺序的示例，但是本发明不限于此。另外，可以基于除了字线之外的准则来划分多个子组。
161.图20是示出根据示例实施例的存储器系统的框图。
162.参照图20，存储器系统500可以包括存储器控制器600和至少一个非易失性存储器设备700。
163.非易失性存储器设备700可以对应于根据参照图1至图5、图6a至图6c、图7至图17、图18a、图18b和图19a至图19d所描述的示例实施例的非易失性存储器设备，并且可以在存储器控制器600的控制下执行数据擦除、编程(或写入)和/或读取操作。非易失性存储器设备700可以通过i/o线从存储器控制器600接收命令cmd和地址addr以执行这样的操作，并且可以与存储器控制器600交换数据dat以执行这样的编程或读取操作。另外，非易失性存储器设备700可以通过控制线从存储器控制器600接收控制信号ctrl。此外，非易失性存储器设备700通过电力线从存储器控制器600接收电力pwr。
164.图21是示出根据示例实施例的操作存储器系统的方法的流程图。
165.参照图21，可以由包括存储器控制器和非易失性存储器设备的存储器系统来执行根据示例实施例的用于操作存储器系统的方法。非易失性存储器设备可以是根据参照图1至图5、图6a至图6c、图7至图17、图18a、图18b和图19a至图19d所描述的根据示例实施例的非易失性存储器设备。
166.在根据示例实施例的操作存储器系统的方法中，存储器控制器生成与将被擦除的存储器块相对应的擦除命令和地址，并将擦除命令和地址提供给非易失性存储器设备(步骤s1100)。
167.非易失性存储器设备基于擦除命令和地址对存储器块执行块擦除操作(步骤s1200)。块擦除操作包括：擦除循环、第一局部验证操作和第二局部验证操作。可以基于参照图1至图19所描述的根据示例实施例的擦除数据的方法来执行步骤s1200。
168.当第一局部验证操作和第二局部验证操作中的至少一个已失败时，存储器控制器从非易失性存储器设备接收针对存储器块的不良块指示信号(步骤s1300)。
169.存储器控制器可以从包括在存储器控制器中的作为内部存储器的缓冲器存储器加载包括存储器块的地址信息的地址映射表(步骤s1400)。存储器控制器基于不良块指示信号来更新地址映射表以使存储器块的地址信息无效(步骤s1500)。存储器控制器将更新的地址映射表存储在缓冲器存储器中(步骤s1600)。
170.在一些示例实施例中，可以将图21的操作存储器系统的方法描述为操作存储器控制器的方法。
171.图22是示出根据示例实施例的存储器控制器的框图。图23a和图23b是用于描述根据示例实施例的图22的存储器控制器的操作的图。
172.参照图22，存储器控制器800包括至少一个处理器810、缓冲器存储器820、主机接口830、非易失性存储器接口840和纠错码(ecc)块850。存储器控制器800可以是图20的存储器控制器600。
173.处理器810可以响应于经由主机接口830从外部主机设备(未示出)接收的命令来控制存储器控制器800的操作。在一些示例实施例中，处理器810可以通过采用用于操作非易失性存储器设备(例如，图2的非易失性存储器设备100或图20的非易失性存储器设备700)的固件来控制相应组件。
174.缓冲器存储器820可以存储由处理器810执行和处理的指令和数据。例如，缓冲器存储器820可以存储地址映射表822。例如，可以用易失性存储器设备(例如动态随机存取存储器(dram)、静态随机存取存储器(sram)、高速缓存存储器等)来实现缓冲器存储器820。
175.主机接口830可以提供主机设备与存储器控制器800之间的物理连接。主机接口830可以提供与主机的总线格式相对应的接口，以用于主机设备与存储器控制器800之间的通信。在一些示例实施例中，主机设备的总线格式可以是小型计算机系统接口(scsi)或串行附接scsi(sas)接口。在其他示例实施例中，主机设备的总线格式可以是usb、外围组件互连(pci)快速(pcie)、高级技术附件(ata)、并行ata(pata)、串行ata(sata)、非易失性存储器(nvm)快速(nvme)等格式。
176.非易失性存储器接口840可以与非易失性存储器设备交换数据。非易失性存储器接口840可以将数据传送到非易失性存储器设备，或者可以接收从图2的非易失性存储器设备100或图20的非易失性存储器设备700读取的数据。在一些示例实施例中，非易失性存储器接口840可以经由一个通道连接到非易失性存储器设备。在其他示例实施例中，非易失性存储器接口840可以经由两个或更多个通道连接到非易失性存储器设备。
177.用于纠错的ecc块850可以使用bose-chaudhuri-hocquenghem(bch)码、低密度奇偶校验(ldpc)码、turbo码、reed-solomon码、卷积码、递归系统码(rsc)、网格码调制(tcm)、分组码调制(bcm)等来执行编码调制，或者可以使用上述码或其他纠错码执行ecc编码和ecc解码。
178.存储器控制器800可以执行参照图21所描述的方法。例如，处理器810基于经由主机接口830从主机设备接收到的请求req生成擦除命令ecmd和地址eaddr，并且经由非易失性存储器接口840将擦除命令ecmd和地址eaddr提供给非易失性存储器设备。当在非易失性存储器设备中执行块擦除操作时第一局部验证操作和第二局部验证操作中的至少一个已
失败时，处理器810经由非易失性存储器接口840接收不良块指示信号bbs，从缓冲器存储器820加载与地址映射表822相对应的数据amp，基于不良块指示信号bbs更新地址映射表822以使特定地址信息无效，并将与更新的地址映射表相对应的更新的数据amp'存储在缓冲器存储器820中。
179.参照图23a和图23b，示出了存储在图22的缓冲器存储器820中的地址映射表822。
180.地址映射表822可以包括：多个存储器块；对应的逻辑地址la1、la2、la3和la4；对应的物理地址pa1、pa2、pa3和pa4；以及多个存储器块的状态信息。如图23a所示，在接收到不良块指示信号bbs之前，所有的存储器块可以处于或具有有效状态va。如图23b所示，当接收到不良块指示信号bbs时，对应的存储器块(例如，第一存储器块)可以被转换为无效状态inva，并且可以不再使用。
181.图24是示出根据示例实施例的包括非易失性存储器设备的存储设备的框图。
182.参照图24，存储设备1000可以包括多个非易失性存储器设备1100和控制器1200。例如，存储设备1000可以是任何存储设备，诸如嵌入式多媒体卡(emmc)、通用闪存(ufs)、固态磁盘或固态驱动器(ssd)等
183.控制器1200可以经由多个通道ch1、ch2、ch3、
…
、和chi连接到非易失性存储器设备1100。控制器1200可以包括分别与图22中的处理器810、缓冲器存储器820、ecc块850、主机接口830和非易失性存储器接口840相对应的一个或多个处理器1210、缓冲器存储器1220、纠错码(ecc)电路1230、主机接口1250和非易失性存储器接口1260。
184.每个非易失性存储器设备1100可以对应于根据示例实施例的图2和图20的非易失性存储器设备100和700之一，并且可以可选地被提供外部高压vpp。
185.图25是根据示例实施例的非易失性存储器设备的截面图。
186.参照图25，非易失性存储器设备或存储器设备2000可以具有芯片到芯片(c2c)结构。c2c结构可以指通过以下方式形成的结构：在第一晶片上制造包括存储器单元区域或单元区域cell的上芯片，在与第一晶片分开的第二晶片上制造包括外围电路区域peri的下芯片，以及然后将上芯片和下芯片彼此接合(bond)。在此，接合过程可以包括将形成在上芯片的最上金属层上的接合金属和形成在下芯片的最上金属层上的接合金属电连接的方法。例如，当接合金属可以包括使用铜到铜接合的铜(cu)时。然而，示例实施例可以不限于此。例如，接合金属还可以由铝(al)或钨(w)形成。
187.存储器设备2000的外围电路区域peri和单元区域cell中的每一个可以包括外部焊盘接合区域pa、字线接合区域wlba和位线接合区域blba。
188.外围电路区域peri可以包括第一基板2210；层间(interlayer)绝缘层2215；形成在第一基板2210上的多个电路元件2220a、2220b和2220c；分别连接到多个电路元件2220a、2220b和2220c的第一金属层2230a、2230b和2230c；以及形成在第一金属层2230a、2230b和2230c上的第二金属层2240a、2240b和2240c。电路元件2220a、2220b和2220c中的每一个可以包括一个或多个晶体管。在示例实施例中，第一金属层2230a、2230b和2230c可以由具有相对高电阻率的钨形成，并且第二金属层2240a、2240b和2240c可以由具有相对低电阻率的铜形成。
189.在图25所示的示例实施例中，尽管仅示出和描述了第一金属层2230a、2230b和2230c以及第二金属层2240a、2240b和2240c，但是本发明不限于此，并且可以在第二金属层
2240a、2240b和2240c上进一步形成一个或多个附加金属层。形成在第二金属层2240a、2240b和2240c上的一个或多个附加金属层的至少一部分可以由具有比形成第二金属层2240a、2240b和2240c的铜的电阻率更低的电阻率的铝等形成。
190.层间绝缘层2215可以设置在第一基板2210上并且覆盖多个电路元件2220a、2220b和2220c，第一金属层2230a、2230b和2230c以及第二金属层2240a、2240b和2240c。层间绝缘层2215可以包括诸如氧化硅、氮化硅等的绝缘材料。
191.下接合金属2271b和2272b可以形成在字线接合区域wlba中的第二金属层2240b上。在字线接合区域wlba中，外围电路区域peri中的下接合金属2271b和2272b可以电接合到单元区域cell的上接合金属2371b和2372b。下接合金属2271b和2272b以及上接合金属2371b和2372b可以由铝、铜、钨等形成。
192.单元区域cell中的上接合金属2371b和2372b可以被称为第一金属焊盘，而外围电路区域peri中的下接合金属2271b和2272b可以被称为第二金属焊盘。此外，第一金属焊盘和第二金属焊盘可以以接合的方式彼此连接。
193.单元区域cell可以包括至少一个存储器块。单元区域cell可以包括第二基板2310和公共源极线2320。在第二基板2310上，多条字线2331、2332、2333、2334、2335、2336、2337和2338(即，2330)可以在垂直于第二基板2310的上表面的第三方向d3(例如，z轴方向)上堆叠。至少一条串选择线和至少一条地选择线可以分别布置在多条字线2330之上或之下，并且多条字线2330可以设置在至少一条串选择线和至少一条地选择线之间。
194.在位线接合区域blba中，通道结构ch可以在垂直于第二基板2310的上表面的第三方向d3(例如，z轴方向)上延伸，并通过多条字线2330、至少一条串选择线和至少一条地选择线。通道结构ch可以包括数据存储层、通道层、掩埋绝缘层等，并且通道层可以电连接到第一金属层2350c和第二金属层2360c。例如，第一金属层2350c可以是位线接触部(contact)，并且第二金属层2360c可以是位线。在示例实施例中，位线2360c可以在平行于第二基板2310的上表面的第二方向d2(例如，y轴方向)上延伸。
195.在图25所示的示例实施例中，可以将其中设置有通道结构ch、位线2360c等的区域定义为位线接合区域blba。在位线接合区域blba中，位线2360c可以电连接到在外围电路区域peri中提供页缓冲器2393的电路元件2220c。位线2360c可以连接到单元区域cell中的上接合金属2371c和2372c，并且上接合金属2371c和2372c可以连接到下接合金属2271c和2272c，下接合金属2271c和2272c连接到页缓冲器2393的电路元件2220c。
196.在字线接合区域wlba中，多条字线2330可以在平行于第二基板2310的上表面且垂直于第二方向d2的第一方向d1(例如，x轴方向)上延伸，并且可以连接到多个单元接触插塞2341、2342、2343、2344、2345、2346和2347(即，2340)。多条字线2330和多个单元接触插塞2340可以在由沿第一方向d1以不同长度延伸的多条字线2330的至少一部分所提供的焊盘中彼此连接。第一金属层2350b和第二金属层2360b可以顺序地连接到与多条字线2330连接的多个单元接触插塞2340的上部。多个单元接触插塞2340可以通过单元区域cell的上接合金属2371b和2372b以及字线接合区域wlba中的外围电路区域peri的下接合金属2271b和2272b而连接到外围电路区域peri。
197.多个单元接触插塞2340可以电连接到在外围电路区域peri中形成行解码器2394的电路元件2220b。在示例实施例中，形成行解码器2394的电路元件2220b的工作电压可以
与形成页缓冲器2393的电路元件2220c的工作电压不同。例如，形成页缓冲器2393的电路元件2220c的工作电压可以大于形成行解码器2394的电路元件2220b的工作电压。
198.公共源极线接触插塞2380可以设置在外部焊盘接合区域pa中。公共源极线接触插塞2380可以由诸如金属、金属化合物、多晶硅等的导电材料形成，并且可以电连接到公共源极线2320。第一金属层2350a和第二金属层2360a可以顺序地堆叠在公共源极线接触插塞2380的上部上。例如，其中设置有公共源极线接触插塞2380、第一金属层2350a和第二金属层2360a的区域可以被定义为外部焊盘接合区域pa。
199.输入/输出焊盘2205和2305可以设置在外部焊盘接合区域pa中。可以在第一基板2210之下形成覆盖第一基板2210的下表面的下绝缘膜2201，并且可以在下绝缘膜2201上形成第一输入/输出焊盘2205。第一输入/输出焊盘2205可以通过第一输入/输出接触插塞2203连接到设置在外围电路区域peri中的多个电路元件2220a、2220b和2220c中的至少一个，并且可以通过下绝缘膜2201与第一基板2210分离。另外，可以在第一输入/输出接触插塞2203和第一基板2210之间设置侧绝缘膜，以将第一输入/输出接触插塞2203和第一基板2210电分离。
200.可以在第二基板2310上形成覆盖第二基板2310的上表面的上绝缘膜2301，并且可以在上绝缘层2301上设置第二输入/输出焊盘2305。第二输入/输出焊盘2305可以通过第二输入/输出接触插塞2303连接到设置在外围电路区域peri中的多个电路元件2220a、2220b和2220c中的至少一个。在示例实施例中，第二输入/输出焊盘2305电连接到电路元件2220a。
201.根据实施例，第二基板2310和公共源极线2320可以不设置在其中设置有第二输入/输出接触插塞2303的区域中。另外，第二输入/输出焊盘2305可以在第三方向d3(例如，z轴方向)上不与字线2330重叠。第二输入/输出接触插塞2303可以在平行于第二基板2310的上表面的方向上与第二基板2310分离，并且可以通过单元区域cell的层间绝缘层2315以连接到第二输入/输出焊盘2305和单元区域cell的上金属图案2372a。
202.根据实施例，可以选择性地形成第一输入/输出焊盘2205和第二输入/输出焊盘2305。例如，存储器设备2000可以仅包括设置在与第一基板2210接触的下绝缘膜2201上的第一输入/输出焊盘2205或设置在与第二基板2310接触的上绝缘膜2301上的第二输入/输出焊盘2305。替选地，存储器设备2000可以包括第一输入/输出焊盘2205和第二输入/输出焊盘2305两者。
203.在分别包括在单元区域cell和外围电路区域peri中的外部焊盘接合区域pa和位线接合区域blba中的每一个中，将在最上金属层上提供的金属图案被提供作为伪图案，或者可以不存在最上金属层。
204.在外部焊盘接合区域pa中，存储器设备2000可以在外围电路区域peri的最上金属层中包括下金属图案2273a，该下金属图案2273a对应于形成在单元区域cell的最上金属层中的上金属图案2372a，并具有与单元区域cell的上金属图案2372a相同的截面形状，以使彼此连接。在外围电路区域peri中，形成在外围电路区域peri的最上金属层中的下金属图案2273a可以不连接至接触部。类似地，在外部焊盘接合区域pa中，上金属图案2372a可以形成在单元区域cell的最上金属层中，上金属图案2372a对应于形成在外围电路区域peri的最上金属层中的下金属图案2273a，并且具有与外围电路区域peri的下金属图案2273a相同
的形状。
205.下接合金属2271b和2272b可以形成在字线接合区域wlba中的第二金属层2240b上。在字线接合区域wlba中，外围电路区域peri的下接合金属2271b和2272b可以通过铜到铜接合而电连接到单元区域cell的上接合金属2371b和2372b。
206.此外，在位线接合区域blba中，上金属图案2392可以形成在单元区域cell的最上金属层中，上金属图案2392对应于形成在外围电路区域peri的最上金属层中的下金属图案2252，并具有与外围电路区域peri的下金属图案2252相同的截面形状。可以不在形成在单元区域cell的最上金属层中的上金属图案2392上形成接触部。
207.在示例实施例中，对应于形成在单元区域cell和外围电路区域peri之一中的最上金属层中的金属图案，具有与金属图案相同的截面形状的增强金属图案可以形成在单元区域cell和外围电路区域peri中的另一个中的最上金属层中。在加强金属图案上可以不形成接触部。
208.根据本文公开的示例实施例的方法可以应用于或采用到存储器设备2000，并且可以实现存储器设备2000以执行根据本文公开的示例实施例的方法。例如，可以通过所示的接合结构来应用用于执行根据示例实施例的方法的擦除电压、擦除验证电压以及相关信号。
209.在示例实施例中，诸如在图25中描述的非易失性存储器设备2000可以操作并且可以包括先前在图1至图5、图6a至图6c、图7至图17、图18a、图18b、图19a至图19d、图20至图22、图23a、图23b和图24所描述的根据一个或多个示例实施例的设备组件。
210.本发明构思可以应用于包括非易失性存储器设备的各种设备和系统。例如，本发明构思可以应用于此类系统，诸如个人计算机(pc)、服务器计算机、数据中心、工作站、移动电话、智能电话、平板计算机、膝上型计算机、个人数字助理(pda)、便携式多媒体播放器(pmp)、数码相机、便携式游戏机、音乐播放器、便携式摄像机、视频播放器、导航设备、可穿戴设备、物联网(iot)设备、万物互联(ioe)设备、电子书阅读器、虚拟现实(vr)设备、增强现实(ar)设备、机器人设备、无人机等。
211.前述内容是示例实施例的说明，并且不应解释为对其的限制。尽管已经描述了一些示例实施例，但是本领域技术人员将容易理解，在实质上不背离本发明的新颖教导和优点的情况下，在示例实施例中许多修改是可以的。因此，所有这样的修改旨在被包括在权利要求书所限定的本发明的范围内。因此，应当理解，前述内容是各种示例实施例的说明，并且不应解释为限于所公开的特定示例实施例，并且对所公开的示例实施例的修改以及其他示例实施例旨在包括在所附权利要求书的范围内。