用于片上泄漏检测和存储器补偿的电路和方法与流程

1.本公开涉及存储器阵列的管理，并且更具体地涉及存储器阵列中的漏电流的管理。


背景技术：

2.计算机可读存储器被用于存储电子系统的数据。电子系统可以包括计算系统，诸如台式计算机、膝上型计算机、平板计算机和智能电话。存储器阵列可以被用作这些电子系统的全局存储装置或者用作电子系统的各个组件或电路的存储装置。
3.当数据从存储器阵列读取时，一个或多个存储器单元中的数据由与存储器阵列相关联的读取电路装置感测。存储器单元中存储的数据的值基于与存储器单元相关联的电性质来感测。然而，在某些情况下，来自其他存储器单元或来自与存储器阵列相关联的信号线的电效应可能会干扰正确感测存储器单元中的数据。如果发生这种情况，则存储器单元中的数据值可能会被错误地感测。这会导致与电子系统或电子系统组件的操作相关联的问题。
4.在背景部分中讨论的所有主题不一定是现有技术，并且不应仅仅因为其在背景部分中的讨论而被假定为现有技术。按照这些思路，除非明确声明为现有技术，否则对背景部分中讨论的或与此类主题相关的现有技术中的问题的任何认识不应被视为现有技术。相反，背景部分中任何主题的讨论都应被视为发明人解决特定问题的方法的一部分，其本身也可能具有创造性。


技术实现要素：

5.本公开的实施例提供存储器阵列和相关联的存储器读取电路装置，存储器读取电路装置可以从存储器阵列的存储器单元准确且高效地读取数据。存储器读取电路装置标识可能干扰存储器读取操作的电信号并且在读取操作期间补偿那些电信号。这有助于确保从存储器阵列的存储器单元准确读取数据。
6.在一个实施例中，存储器单元按行和列布置。每列存储器单元被耦合到相应位线。所选择的存储器单元的读取操作通过将与该存储器单元耦合的位线上的电流与参考位线中的参考电流进行比较来执行。在存储器单元的读取操作期间，存储器读取电路装置感测与所选择的存储器单元耦合的位线上的漏电流。存储器读取电路装置将相同量的漏电流添加到参考位线。因为相同的漏电流被添加到参考位线，所以这确保了漏电流不会导致存储器单元的错误读取操作。
附图说明
7.现在将仅以示例的方式参考附图。在附图中，相同的附图标记标识相似的元件或动作。然而，在一些附图中，可以使用不同的附图标记来指示相同或相似的元素。图中元素的尺寸和相对位置不一定按比例绘制。例如，各种元素的形状和角度不一定按比例绘制，并
且其中一些元素可能会被放大和定位来改进附图的易读性。
8.图1是根据一个实施例的包括存储器阵列和相关联的存储器读取电路装置的集成电路的示意图。
9.图2是根据一个实施例的集成电路的存储器读取电路装置的示意图。
10.图3a是根据一个实施例的集成电路的存储器读取电路装置的示意图。
11.图3b是图示了根据一个实施例的与存储器阵列的读取操作相关联的各种信号的相对时序的时序图。
12.图3c是根据一个实施例的用于从存储器单元读取数据的过程的流程图。
13.图4是根据一个实施例的集成电路的存储器读取电路装置的示意图。
14.图5是根据一个实施例的集成电路的存储器读取电路装置的示意图。
15.图6是根据一个实施例的集成电路的存储器读取电路装置的示意图。
16.图7是根据一个实施例的集成电路的存储器读取电路装置的示意图。
17.图8a是根据一个实施例的感测放大器的示意图。
18.图8b是根据一个实施例的用于生成刷新信号的电路的示意图。
19.图9是根据一个实施例的用于从存储器单元读取数据的方法的流程图。
20.图10是根据一个实施例的用于从存储器单元读取数据的方法的流程图。
具体实施方式
21.在以下描述中，阐述了某些特定细节来提供对各种公开实施例的透彻理解。然而，相关领域的技术人员将认识到，实施例可以在没有这些具体细节中的一个或多个的情况下，或者利用其他方法、组件、材料等来实践。例如，与存储器阵列相关联的一些众所周知的组件和电路未详细示出或描述，以避免不必要地模糊实施例的描述。
22.除非上下文另有要求，否则在整个说明书和所附权利要求书中，词语“包括”及其变型，诸如“包括有”和“包括了”应被解释为开放的、包容的意义，即“包括，但不限于。”此外，除非上下文另有明确规定，否则术语“第一”、“第二”和类似的顺序指示符将被解释为可互换的。
23.在整个说明书中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在至少一个实施例中。因此，在本说明书各处出现的短语“在一个实施例中”或“在实施例中”不一定都指代相同的实施例。此外，特定特征、结构或特性可以在一个或多个实施例中以任何合适的方式组合。
24.除非内容另有明确规定，否则在本说明书和所附权利要求书中使用的单数形式“一(a)”、“一个(an)”和“所述(the)”包括复数形式。还应注意，除非内容另有明确规定，否则术语“或者”通常以其最广泛的含义使用，即，表示“和/或”。
25.图1是根据一个实施例的集成电路100的示意图。集成电路100包括存储器阵列102以及与存储器阵列102相关联的存储器读取电路装置103。存储器阵列存储数据。存储器读取电路装置103从存储器阵列102读取数据。如下文将更详细地阐述的，存储器读取电路装置103在存储器读取操作期间感测漏电流并且补偿那些漏电流。这有助于确保存储器操作从存储器阵列102准确地读取数据
26.存储器阵列102包括多个存储器单元110。每个存储器单元110存储二进制数据值，
0或1。多个存储器单元110按行和列布置。每行存储器单元110被耦合到相应字线wl。每列存储器单元被耦合到相应位线bl。图1的示例具有n个位线和m个字线。
27.在一个示例中，存储器阵列102包括浮栅晶体管。浮栅晶体管具有浮栅。数据通过驱动写入电流或擦除电流，借助浮栅晶体管的沟道区而被存储在浮栅中或从浮栅中擦除。电子隧道通过沟道到达浮栅或从浮栅到沟道，视情况而定，可以存储数据或从浮栅擦除数据。隧穿过程被称为fowler-nordheim隧穿。虽然本公开主要描述了其中存储器单元110包括作为存储器件的浮栅晶体管的实施例，但是在不脱离本公开的范围的情况下可以利用其他类型的非易失性存储器单元。此外，本公开的原理可以扩展到非易失性存储器阵列以外的存储器阵列。
28.读取电路装置103包括列解码器104。列解码器104包括列解码器晶体管，列解码器晶体管可以被操作为选择用于存储器操作的位线。尽管主要关于读取操作描述了实施例，但是列解码器104也选择用于编程和擦除操作的位线。尽管图1中未示出，但是读取电路装置103还包括用于选择字线的行解码器。特定存储器单元通过选择与该存储器单元连接的字线和位线而被选择用于读取操作。
29.读取电路装置103包括感测放大器108。感测放大器108感测选择性存储器单元110中的数据值。在读取操作期间，存储器单元110被选择用于读取操作。列解码器104将所选择的存储器单元的位线电耦合到感测位线bls。感测位线bls被耦合在感测放大器108中的列解码器104之间。行解码器104还将参考位线blr耦合到感测放大器108。在读取操作期间，感测放大器将感测位线bls中的电流与参考位线blr中的电流进行比较。存储器单元110中的值由感测位线中的感测电流是大于参考位线中的参考电流还是小于参考位线中的参考电流来指示。
30.当存储器单元110被选择用于读取操作时，对应位线中的电流部分地基于存储器单元110中存储的数据的值。在浮栅晶体管存储器单元的示例中，所选择的存储器单元的浮栅中存储的电荷量影响将流过对应位线的电流量。存储器单元110的选择晶体管通常被使能，以允许电流通过浮栅存储器单元的沟道而流入位线。与位线连接的其他存储器单元110在读取操作期间不被使能。
31.即使与位线连接的其他存储器单元110在读取操作期间未被使能，少量漏电流仍然可以从与位线耦合的存储器单元110中的每一个流过位线。如果来自这些存储器单元110的总漏电流足够高，则感测放大器108可能会错误地感测数据值。例如，如果所选择的存储器单元110中的数据值使得感测位线bls上的感测电流应低于参考位线blr上的参考电流，但来自与位线耦合的存储器单元的总漏电流高到足以使得感测位线bls中的感测电流高于参考位线中的参考电流，则感测放大器108输出的数据值将是错误的。
32.每个存储器单元110可以基于过程变化和其他因素而输出不同量的漏电流。因此，在一些位线中，由于与位线耦合的存储器单元110的特性，总漏电流可能相当低，而在其他位线上，由于与位线耦合的存储器单元110的特性，漏电流可能相当高。因此，简单地为每个位线预测相同的漏电流可能是不可行的。
33.图1的集成电路100利用漏电流补偿电路106来解决漏电流问题。漏电流补偿电路106感测在感测位线bls上的漏电流并且将相同量的电流添加到在参考位线blr中流动的参考电流。通过漏电流补偿电路106到参考位线blr的电流数据是补偿电流。因为相同量的漏
电流被添加到流经参考位线blr的参考电流，所以在感测位线bls中流动的漏电流量不会影响由感测放大器108执行的感测操作。
34.在一个示例中，参考位线blr未被连接到存储器阵列102的任何存储器单元或位线，而是简单地被提供有参考电流。参考电流被选择为具有在数据值0的预期感测电流与数据值1的预期感测电流之间的值。
35.在其他示例中，存储器阵列102针对每个存储器单元包括互补存储器单元和互补阵列。互补存储器单元存储与对应存储器单元110相对的数据值。例如，如果与第一字线wl1和第一位线bl1耦合的存储器单元存储数据值0，则互补阵列中的对应互补存储器单元将存储数据值1。参考位线blr被耦合到互补位单元。互补位单元中的参考电流是来自互补阵列中的互补位线的电流。感测放大器108基于感测位线bls中的电流是否小于参考位线blr中的电流来输出数据值。这被称为差分感测。
36.在差分感测的情况下，漏电流补偿电路106感测参考位线blr中的漏电流并且将该漏电流添加到感测位线bls中的电流。漏电流补偿电路106还将来自感测位线bls的漏电流添加到参考位线blr中的参考电流。
37.在一个实施例中，漏电流补偿电路包括漏电流检测器112。漏电流检测器112检测漏电流的幅度。通常，漏电流检测器112在所选择的存储器单元110被使能之前检测感测位线bls中的漏电流的幅度。例如，在将所选择的存储器单元110使能之前，对应位线被预充电。在位线被预充电之后，所选择的存储器单元110被启用，数据值由感测放大器108确定。泄漏检测器112在所选择的存储器单元110被使能之前，感测在位线已被预充电之后的漏电流。
38.在差分感测配置的示例中，泄漏检测器112还检测参考位线blr中的漏电流。具体地，泄漏。泄漏检测器112在参考位线blr被预充电之后、但在互补存储器单元被使能之前，检测参考位线blr中的漏电流。
39.在一个实施例中，漏电流补偿电路106包括泄漏比较器。在某些情况下，漏电流可能足够低，以致不存在导致错误读取操作的风险。因此，泄漏比较器114将感测位线bls中的漏电流与阈值电流进行比较。如果漏电流小于阈值电流(或者小于或等于阈值电流，视情况而定)，则泄漏比较器114输出指示泄漏补偿电流不需要被添加到参考位线blr的信号。在该情况下，漏电流补偿电路106不将漏电流加到参考位线blr。因为如果漏电流足够大泄漏补偿电流被生成，所以这节省了电力。
40.在一个实施例中，漏电流补偿电路106包括泄漏加法器。泄漏加法器是将泄漏补偿电流添加到参考位线的电路。具体地，在泄漏检测器112感测漏电流的幅度之后，泄漏加法器116生成与漏电流相同幅度的泄漏补偿电流并且将泄漏补偿电流添加到参考位线blr。在差分读取配置的示例中，泄漏加法器116将参考位线blr中所感测的漏电流添加到感测位线bls。
41.尽管参考位线blr被示出为来自列解码器104，但是在差分读取配置的示例中可能不是这种情况。如果读取配置不是差分读取配置，即，参考位线blr未被耦合到互补存储器阵列的互补位线，则参考位线blr可以不被耦合在列解码器104和感测放大器108之间，如在该情况下，没有对参考位线blr使用列解码。
42.图2是根据一个实施例的集成电路100的示意图。在图2中，感测放大器108包括反
相输入
“‑”
和非反相输入“+”。反相输入接收来自列解码器104的感测位线bls。非反相输入接收来自列解码器104的参考位线blr。nmos晶体管n1和n3被耦合在感测放大器108的非反相输入和列解码器104之间。nmos晶体管n2和n4被耦合在感测放大器108的反相输入和列解码器104之间。
43.在读取操作期间，存储器阵列102的存储器单元110被选择用于读取操作。列解码器104将存储器阵列102的对应位线耦合到感测位线bls，使得流过感测位线bls的电流也流过存储器阵列102的所选择的位线。图2还指示了在存储器阵列102和接地之间耦合的源极路径122。实际上，源极路径122包括被使能的源极线晶体管，以允许电流通过存储器阵列102的所选择的位线而接地。
44.晶体管n1和n2的栅极端子均接收评估信号eval。当评估信号eval为低时，晶体管n1和n2不传导，并且感测电流和参考电流将流过感测位线bls和blr而到达感测放大器108的输入。当评估信号为高时，晶体管n1和n2传导，并且感测电流和参考电流将流过感测位线bls，并且参考电流将流向参考位线blr，到达感测放大器108的输入。因此，eval在读取操作的最后部分内变高。
45.晶体管n2和n4是共源共栅晶体管。晶体管n2和n4在其栅极端子上接收共源共栅电压vcasc。vcasc的值被选择为在读取操作期间，通过影响感测位线和参考位线路径中的晶体管两端的电压降来偏置感测位线bls和参考位线blr上的电压。
46.泄漏检测器112被耦合到感测位线bls。泄漏检测器112被用于感测在感测位线bls中的漏电流值。在感测位线被预充电之后并且在eval变高之前，泄漏检测器112被使能。源极路径122也被使能，使得漏电流可以流过感测位线bls。泄漏检测器112在eval变高之前检测漏电流的值。
47.在泄漏检测器112检测到漏电流的值之后，泄漏比较器114将漏电流的值与阈值进行比较。如果漏电流高于阈值，则泄漏比较器114将泄漏加法器116使能。
48.当eval变高时，泄漏加法器116将漏电流il添加到参考位线blr。在读取操作期间，当eval为高时，电流发生器119生成参考电流ir。参考电流ir和漏电流il的组合流过参考位线blr。在读取操作期间，感测电流is流过感测位线bls。感测电流是流过所选择的存储器单元的电流以及从与所选择的位线耦合的其他存储器单元流出的漏电流的组合。因为漏电流被添加到参考位线blr，所以漏电流不会影响由感测放大器108执行的感测操作。感测操作对应于流过感测位线bls和参考位线blr的电流的简单比较。
49.图3a是根据一个实施例的集成电路100的示意图。图3a的集成电路100基本上类似于图2的集成电路100，不同之处在于泄漏检测器和泄漏加法器的电路装置在图3a中示出。
50.泄漏检测器112包括nmos晶体管n5，nmos晶体管n5的源极端子被耦合到晶体管n1的源极端子和晶体管n3的漏极端子。n5的栅极端子接收预充电信号prech。泄漏检测器112还包括pmos晶体管p1，pmos晶体管p1的源极端子被耦合到电源电压vdd、漏极端子被耦合到晶体管n5的漏极端子、并且栅极端子被耦合到p1的漏极端子。泄漏检测器112包括pmos晶体管p3，pmos晶体管p3的源极端子被耦合到晶体管p1的栅极端子。晶体管p3的栅极端子接收eval。泄漏检测器包括在晶体管p3的漏极端子和接地之间耦合的电容器c。泄漏检测器112包括pmos晶体管p2，pmos晶体管p2的源极端子被耦合到电源电压vdd、栅极端子接收控制信号refreshn并且漏极端子被耦合到p3的漏极端子和电容器。
51.泄漏加法器116包括pmos晶体管p6和p7。p6的源极端子被耦合到电源电压vdd、栅极端子接收参考电压vr并且漏极端子被耦合到p7的源极端子。p7的栅极端子接收eval。当eval为高时，参考电压vr被选择为使得参考电流流过晶体管p6和p7。p6和p7控制通过参考位线blr的基本参考电流的流动。
52.泄漏加法器116包括pmos晶体管p4和p5。pmos晶体管p4和p5控制流过参考位线blr的泄漏补偿电流的流动。p4的源极被耦合到vdd。p4的栅极端子接收来自电容c的漏电压vl。p4的漏极被耦合到p5的源极。p5的栅极接收控制信号add。根据泄漏比较器114的输出，add具有高值或低值。如果add为高，则泄漏补偿电流可以流过p4和p5。vl将p4偏置，以将与泄漏检测器112检测的漏电流相等的泄漏补偿电流通过。
53.参考电流的基本部分流过晶体管p6和p7。参考电流的泄漏补偿电流部分流过晶体管p4和p5。泄漏补偿电流中参考电流的基本部分流过nmos晶体管n6。晶体管n6以电流镜配置与nmos晶体管n7耦合。即，晶体管n6和n7的源极端子被耦合到接地。n6和n7的栅极端子彼此耦合。n6的漏极端子被耦合到p5和p7的漏极端子。参考电流流过n6并且是流过p6和p7的基本参考电流与流过p4和p5的泄漏补偿电流之和。
54.由于n7和n6的电流镜配置，n7通过与n6相同的电流。因此，n7通过包括基本参考电流和泄漏补偿电流的参考电流。当eval为高时，这会导致参考电流流过参考位线blr。
55.图3b是根据一个实施例的图示了图3a的一些控制信号的控制信号时序图300。时序图300图示了以所选择的频率交替的时钟信号。时序图300还图示了与时钟信号匹配的预充电信号prech，即，当时钟信号为高时，prech为高，而当时钟信号为低时，prech为低。时序图300还图示了评估信号eval。eval是prech的逻辑补充。当prech为高时，eval为低。当prech为低时，eval为高。时序图300还图示了信号refresh和refreshn。refreshn是refresh的逻辑补充。
56.参考图3a和图3b，当预充电信号prech变高而eval变低时，存储器阵列102的存储器单元的读取操作开始。当prech为高且eval为低时，晶体管n5和p3被使能。此时，存储器阵列102中所选择的晶体管的位线已被耦合到bls，但是所选择的存储器单元本身还没有被使能。此时，源极路径122也被使能。这导致与存储器阵列102的所选择的位线的晶体管相关联的漏电流流过晶体管n5和晶体管p3。当预充电信号首先变高时，电容器两端的电压为vdd。这是因为在评估周期的一部分期间，refreshn将晶体管p2接通并且将电容器c充电至vdd。但是当预充电为高时，晶体管p2关断，因为refreshn为高。漏电流因此从电容器c流过晶体管p3和n5。因此，漏电流导致电容器c上的电压根据以下关系下降：
57.i＝c*dv/dt。
58.因此，当预充电信号再次变低时，电容器的端子两端的电压vl基于p3和n5时间段期间的漏电流的幅度。
59.在预充电信号变低后，漏电流不再流过泄漏检测器112。此时，评估信号变高，将晶体管n1和n2使能。存储器阵列102的所选择的存储器单元也被使能，导致全感测电流流过感测位线bls。全感测电流包括从所选择的存储器单元110流出的电流以及从与感测位线bls耦合的其他存储器单元流出的漏电流。全感测电流从感测放大器108的反相端子流向晶体管n1和n3。
60.当评估信号为高时，漏电压vl被提供给泄漏加法器116的晶体管p4。假设add为低，
这导致泄漏补偿电流流过晶体管p4和p5。附加地，当评估信号为高而evaln为低时，参考偏置电压vr被提供给栅极端子p6，导致基本参考电流流过p6和p7。当评估信号为高时，基本参考电流和泄漏补偿电流之和流过晶体管n6。这导致包括基本参考电流和泄漏补偿电流的全参考电流流过参考位线blr。参考电流blr从感测放大器108的非反相输出流过晶体管n2和n4。感测放大器108然后将全感测电流与全参考电流进行比较并且基于比较而输出信号。当eval为高时，感测放大器的输出指示存储器阵列102的所选择的存储器单元110中存储的数据的值。
61.图3c是根据一个实施例的用于从图3a的集成电路100中的存储器单元读取数据的过程310的流程图。在312处，漏电流通过使得prech和refreshn为高而eval为低而被引起流过泄漏检测器112。在314处，泄漏检测器112感测漏电流并且生成指示漏电流幅度的漏电压vl。在316处，漏电压vl被保持在电容器c处。在318处，eval变高并且vl被施加到晶体管p4的栅极端子，以复制漏电流。在320处，当eval为高时，泄漏加法器116产生基本参考电流和泄漏补偿电流。在322处，当eval为高时，包括从所选择的存储器单元流出的单元电流以及从与同一位线耦合的存储器单元流出的漏电流的感测电流被产生。在324处，感测放大器108将感测电流与参考电流进行比较。在326处，感测放大器108输出指示所选择的存储器单元中存储的数据的值的电压。
62.图4是根据一个实施例的集成电路100的示意图。集成电路100在许多方面类似于图2的集成电路100，不同之处在于泄漏加法器116被耦合到感测位线bls。在该情况下，在泄漏检测器112已感测到漏电流而eval如前所述为低之后，泄漏加法器116在eval为高时从感测位线bls汲取漏电流。因此，在该情况下，当eval为高时，泄漏加法器116从位线bls获取与由泄漏检测器112感测的漏电流相等的电流。因此，感测放大器108仅使得单元电流通过所选择的位线bls。因此，在该示例中，漏电流未被添加到参考电流。如前所述，泄漏比较器114可以确定泄漏加法器116是否应在eval为高时从位线bls汲取电流。
63.图5是根据一个实施例的集成电路100的示意图。在图5中，数据感测方案是差分数据感测方案。在该情况下，存储器阵列102包括存储器单元110和互补存储器单元128。对于每个存储器单元110，互补存储器单元包括互补存储器单元128。互补存储器单元将相对值的数据存储为对应的存储器单元110。
64.在存储器单元110的读取操作期间，存储器单元的位线经由列解码器104而被耦合到感测位线bls。与互补存储器单元耦合的互补位线被耦合到参考位线blr。在该情况下，参考位线blr可以被称为互补感测位线。感测放大器108将流过感测位线bls的电流与流过参考位线blr的电流进行比较，并且输出指示所选择的存储器单元110中存储的数据的值的信号。
65.在图5的实施例中，第一泄漏检测器112a和第一泄漏比较器114a以与关于图2所描述的基本相似的方式被耦合到感测位线bls。第二泄漏检测器112b和第二泄漏比较器114b被耦合到参考位线blr。第一泄漏加法器116a以与泄漏加法器116被耦合到图2中的参考位线相同的方式被耦合到感测位线bls。第二泄漏加法器116b以与泄漏加法器116被耦合到图2中的参考位线相同的方式被耦合到参考位线blr。
66.第一泄漏检测器112a在预充电阶段期间，检测流过感测位线bls的漏电流(第一漏电流)的值。第一泄漏比较器114a确定第一漏电流是否足够高来保证生成泄漏补偿电流和
参考位线blr。第二泄漏检测器112b在预充电阶段期间，检测流过参考位线blr的漏电流(第二漏电流)的值。第二泄漏比较器114b确定第二漏电流是否足够高来保证生成泄漏补偿电流和感测位线bls。当eval为高时，第二泄漏加法器116b将与第一漏电流相等的第二泄漏补偿电流添加到参考位线blr。当eval为高时，第一泄漏加法器116a将与第二漏电流相等的第一泄漏补偿电流添加到感测位线bls。
67.因此，在图5的实施例中，来自互补存储器单元的漏电流被添加到感测位线bls。来自直接存储器单元110的漏电流被添加到参考位线bls。这确保了感测放大器将不会由于漏电流的存在而输出错误的数据值。泄漏检测器112a、112b、泄漏比较器114a、114b和泄漏加法器116a、116b可以以与关于图1-图3c描述的基本相同的方式来操作。泄漏检测器112a、112b、泄漏比较器114a、114b和泄漏加法器116a、116b共同对应于漏电流补偿电路106。
68.图6是根据一个实施例的集成电路100的示意图。图6的集成电路100基本上类似于图5的集成电路100，不同之处在于泄漏加法器116a和116b类似于图4的泄漏加法器116来操作。具体地，泄漏加法器116a从感测位线bls汲取与由泄漏检测器112a测量的漏电流相等的泄漏补偿电流。同样，泄漏加法器116b从参考位线bls汲取与泄漏检测器112b测量的漏电流相等的泄漏补偿电流。
69.图7是根据一个实施例的泄漏比较器114的示意图。泄漏比较器114是可以在图1-图6中使用的泄漏比较器的一个示例。
70.泄漏比较器114包括与可变电流源142串联耦合的pmos晶体管p8和p9。p8的源极端子被耦合到vdd。p9的源极端子被耦合到p8的漏极端子。p9的漏极端子被耦合到可变电流源142。p8的栅极端子接收关于图3a-图3c描述的漏电压vl。漏电压vl指示由泄漏检测器112感测的漏电流的幅度。p9的栅极端子接收比较使能信号enc。
71.泄漏比较器114包括pmos晶体管p10、p11和p12。p10的源极端子被连接到vdd。p10的栅极端子接收比较使能信号enc。p10的漏极端子被耦合到p8的漏极端子、p9的源极端子和p11的栅极端子。源极端子p11被耦合至vdd。p11的漏极端子被耦合到p12的源极端子。p12的漏极端子被耦合到电流源142。p12的栅极端子接收比较使能信号enc。
72.泄漏比较器114包括第一反相器130和第二反相器132。反相器130的输入被耦合至p11的漏极端子。反相器130的输出被耦合到反相器132的输入。反相器130的输出是确定泄漏补偿电流是否将如图3a所示被添加的信号add。反相器132的输出是逻辑补码addn和add。如果vl足够高，则add将为高并且泄漏补偿电流将根据情况而被添加到参考位线blr或感测位线bls。
73.图8a是根据一个实施例的感测放大器108的示意图。感测放大器108包括pmos晶体管p13和p14。p13和p14的源极端子被耦合到vdd。p13的栅极端子被耦合到p14和n2的漏极端子。p14的栅极端子被耦合到p13和n1的漏极端子。
74.感测放大器108包括pmos晶体管p15、p16和p17。感测放大器108包括n个损耗晶体管n8、n9、n10和n11。p15的源极端子被耦合到vdd。p15的栅极端子接收互补评估信号evaln。p15的漏极端子被耦合到p16和p17的源极端子。p16的栅极端子从p13的漏极端子接收电压na1。p17的栅极端子从p14的漏极端子接收电压na2。p16的漏极端子被耦合到n8和n9的漏极端子，以及n10的栅极端子。p16的漏极端子处的电压是感测放大器108的输出电压out。p17的漏极端子被耦合到n10和n11的漏极端子以及n8的栅极端子。p17的漏极端子处的电压是
感测放大器108的互补输出电压outn。outn是out的逻辑补码。输出电压out指示所选择的存储器单元110中存储的数据的值。n9和n11的栅极端子接收互补评估信号evaln。n8-n11的源极端子被耦合至接地。
75.图8b是用于生成信号refreshn的电路133的示意图，信号refreshn被施加到关于图3a所描述的泄漏加法器112的晶体管p2。电路133包括异或门134、反相器136、与门138和反相器140。异或门134接收out和outn作为输入。反相器136的输入接收预充电信号prech。与门138接收异或门134的输出和反相器136的输出作为输入。与门138的输出被耦合到反相器140的输入。反相器140的输出是信号refreshn。反相器140的输入是信号refresh。
76.图9是根据一个实施例的从存储器单元读取数据的方法900的流程图。在902处，方法900包括使得来自存储器阵列的第一漏电流通过与存储器阵列的所选择的存储器单元耦合的感测位线。在904处，方法900包括感测第一漏电流的值。在906处，方法900包括在存储器阵列的所选择的存储器单元的读取操作期间，基于第一漏电流的值向参考位线添加泄漏补偿电流。在908处，方法900包括通过将参考位线中的参考电流与感测位线中的感测电流进行比较来感测所选择的存储器单元中存储的数据值。
77.图10是根据一个实施例的用于从存储器单元读取数据的方法1000的流程图。在1002处，方法1000包括对感测位线进行预充电，以用于与感测位线耦合的存储器单元的读取操作。在1004处，方法1000包括在对感测位线预充电的同时，感测在感测位线上的第一漏电流。在1006处，方法1000包括在对感测位线预充电之后，利用感测放大器，基于感测位线上的感测电流来评估所选择的存储器单元的数据值。在1008处，方法1000包括通过利用漏电流补偿电路生成第一泄漏补偿电流，在评估数据值的同时补偿第一漏电流。
78.一个实施例是用于从存储器单元读取数据的方法。方法包括使得来自存储器阵列的第一漏电流通过与存储器阵列的所选择的存储器单元耦合的感测位线并且包括感测第一漏电流的值。方法包括在存储器阵列的所选择的存储器单元的读取操作期间，将基于第一漏电流的值的泄漏补偿电流添加到参考位线。方法包括通过将参考位线中的参考电流与感测位线中的感测电流进行比较来感测所选择的存储器单元中存储的数据值。
79.一个实施例是用于从存储器单元读取数据的方法，方法包括对感测位线进行预充电，以用于与感测位线耦合的存储器单元的读取操作，并且在对感测位线进行预充电的同时，感测在感测位线上的第一漏电流。方法包括在对感测位线预充电之后，利用感测放大器基于感测位线上的感测电流来评估所选择的存储器单元的数据值。方法包括通过利用漏电流补偿电路生成第一泄漏补偿电流，在评估数据值的同时补偿第一漏电流。
80.一个实施例是集成电路，集成电路包括包含多个存储器单元的存储器阵列、与存储器阵列耦合的感测位线以及参考位线。集成电路包括漏电流补偿电路，漏电流补偿电路被耦合到感测位线和参考位线并且被配置为感测在感测位线上的第一漏电流，并且在多个存储器单元的所选择的存储器的读取操作期间，将第一泄漏补偿电流添加到参考位线。集成电路包括感测放大器，感测放大器被耦合到感测位线和参考位线，并且被配置为通过将感测位线中的感测电流与参考位线中的参考电流进行比较来感测所选择的存储器单元中存储的数据值。
81.上述各种实施例可以被组合来提供进一步的实施例。根据以上详细描述，可以对实施例进行这些和其他改变。一般而言，在所附权利要求中，所使用的术语不应被解释为将
权利要求限于说明书和权利要求中公开的特定实施例，而应被解释为包括所有可能的实施例以及这样的权利要求所要求保护的等同物的全部范围。因此，权利要求不受本公开内容的限制。