一种高密型非易失存储器的制作方法

1.本技术涉及电子技术领域，特别是一种高密型非易失存储器。


背景技术：

2.随着集成电路技术的高速发展以及晶体管尺寸的不断微缩，传统的平面式cmos（complementary metal oxide semiconductor，互补金属氧化物半导体）晶体管受限于严重的短沟道效应；鳍式场效应晶体管（finfet）和全耗尽绝缘体上硅(fdsoi)晶体管通过降低硅材料的维度，加强栅极对导电沟道的控制，从而改善晶体管的性能，目前已经在先进工艺节点上得到了大规模的应用。
3.在现有技术中，如自旋转移扭矩磁性随机存储器（stt-mram），制约其进一步发展的重要因素是其存储密度的提升。由于存取晶体管必须具备足够的宽度才能为stt-mram提供足够的写电流，导致目前其存储单元间距大约在200纳米左右，存储密度仅为动态随机存储器（dram）的十分之一左右。如果简单地通过减小存取晶体管的尺寸来提高存储密度，则可能造成写速度变慢、写错误率上升、非易失性下降等问题，影响存储芯片的性能。


技术实现要素：

4.为解决上述问题，本发明的主要目的在于提供一种利用二维半导体晶体管制作高密型存储器的技术，通过将二维半导体晶体管作为stt-mram的存取晶体管，可有效地解决stt-mram存储密度不足的问题，能够在保证存储器各项性能的前提下，提高存储密度，降低成本。
5.为实现上述目的，本发明采用的技术方案如下：一种高密型非易失存储器，包括：若干个存储单元；各个存储单元之间通过互连导线连接，并形成存储单元阵列；存储单元阵列包括若干存储单元矩阵，各存储单元矩阵层层相叠；存储单元包括存取晶体管和磁性隧道结；存取晶体管包括导电沟道、源极、漏极和栅极；导电沟道采用二维半导体材料构成；导电沟道的两端分别与源极和漏极单独连接；栅极设置在导电沟道的一侧上；漏极与磁性隧道结的一端连接。
6.具体的，存储单元矩阵中的各个存储单元在同一平面上以矩阵形式均匀分布。
7.另一具体的，互连导线包括若干字线、位线和源线；字线用于与栅极连接；位线用于与磁性隧道结的另一端连接；源线用于与源极连接。
8.更具体的，存储单元矩阵中，同一行或同一列的存储单元的各个磁性隧道结均连接有相同的位线，同一列或同一行的存储单元中的各个栅极连接有相同的字线。
9.以上的，磁性隧道结包括第一磁性电极和第二磁性电极；第一磁性电极和第二磁性电极之间设有隧穿势垒层。
10.进一步的，磁性隧道结采用自旋转移扭矩的方式或自旋轨道扭矩的方式写入数据。
11.更进一步的，源极还包括源极接触部；漏极还包括漏极接触部；栅极包括金属层和
介质层；金属层、介质层和导电沟道依次连接；源极接触部和漏极接触部在存取晶体管中设置在相同的一侧。
12.额外的，栅极在存取晶体管中与源极接触部和漏极接触部设置在相同或者相反的一侧。
13.以上的，存取晶体管包括若干导电沟道、栅极和源极；各相临的源极和漏极之间，分别设有对应的导电沟道；导电沟道上均设有对应的栅极。
14.额外的，构成导电沟道的材料包括：mos2，mose2，mote2，ws2，wse2，wte2，sns2，snse2，snte2，sic，石墨烯及黑磷中的一种或多种；构成栅极的介质层的材料包括：al2o3、zro2、hfo2、y2o3、ta2o5、tio2、mgo、mgal2o4、sio2、srtio3、la2o3、bn及si3n4中的一种或多种；构成源极接触部和漏极接触部的材料包括：bi、mo、w、sn、ti、ta、ga、ag、al、sb、nb、au及石墨烯中的一种或多种，或上述元素或材料组成的合金或复合材料结构中的一种或多种。
15.本发明的有益效果：一种高密型非易失存储器，包括：若干个存储单元；各个存储单元之间通过互连导线连接，并形成存储单元阵列；存储单元阵列包括若干存储单元矩阵，各存储单元矩阵层层相叠；存储单元包括存取晶体管和磁性隧道结；存取晶体管包括导电沟道、源极、漏极和栅极；导电沟道采用二维半导体材料构成；互连导线包括若干字线、位线和源线；字线用于与栅极连接；位线用于与磁性隧道结的另一端连接；源线用于与源极连接；该结构能够在保证存储器性能的前提下，有效提高存储器的密度，降低成本。
附图说明
16.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
17.图1是本技术实施例1中的一种高密型非易失存储器的存储单元的结构示意图；图2是本技术实施例中的一种高密型非易失存储器的存储单元阵列的结构示意图；图3是本技术实施例2中的一种高密型非易失存储器的存储单元的结构示意图；图4是本技术实施例3中的一种高密型非易失存储器的存储单元的结构示意图；图5是本技术实施例中的一种高密型非易失存储器的原理结构示意图；其中，图1至图5中包括：101、第一存储单元；102、第二存储单元；103、第三存储单元；104、第四存储单元；111、第五存储单元；112、第六存储单元；113、第七存储单元；114、第八存储单元；2、存取晶体管；21、第一导电沟道；211、第一栅极；212、第一金属层；213、第一介质层；22、第一源极；221、第一源极接触部；23、第一漏极；231、第一漏极接触部；24、第二导电沟道；241、第二栅极；242、第二金属层；243、第二介质层；25、第二源极；251、第二源极接触部；31、磁性隧道结；311、第一磁性电极；312、第二磁性电极；313、隧穿势垒层；4、源线；5、位线；6、字线；
501、第一位线；502、第二位线；511、第三位线；512、第四位线；601、第一字线；602、第二字线；611、第三字线；612、第四字线；701、第一层级线；702、第二层级线。
具体实施方式
18.为使本技术的目的、技术方案和优点更加清楚，以下将参照本技术实施例中的附图，通过实施方式清楚、完整地描述本技术的技术方案，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
19.实施例1本技术的一种高密型非易失存储器的实施方法之一，如图1和图2所示，包括：若干个存储单元；各个存储单元之间通过互连导线连接，并形成存储单元阵列。
20.具体的，如图1所示，存储单元包括存取晶体管2和磁性隧道结31；磁性隧道结31用于存储数据，存取晶体管2用于控制存储单元的访问和读写操作。
21.磁性隧道结31包括第一磁性电极311和第二磁性电极312；第一磁性电极311和第二磁性电极312之间设有隧穿势垒层313。其中，隧穿势垒层313采用绝缘材料制成，磁性隧道结31的电阻大小取决于两个磁性电极磁化方向的相对排列，当第一磁性电极311和第二磁性电极312的磁化方向为同向时，磁性隧道结31的电阻值较低，当第一磁性电极311和第二磁性电极312的磁化方向为反向时，磁性隧道结31的电阻值较高。磁性隧道结31利用其电极的磁化方向来存储信息，对应的高低阻态分别代表所存储的信息为“0”或“1”。
22.存取晶体管2包括第一导电沟道21、第一源极22、第一漏极23和第一栅极211，第一导电沟道21的两端分别与第一源极22和第一漏极23单独连接。第一源极22还包括第一源极接触部221；第一漏极23还包括第一漏极接触部231；第一栅极211设置在第一导电沟道21的一侧上；第一漏极23通过第一漏极接触部231与磁性隧道结31的第二磁性电极312连接。第一栅极211包括第一金属层212和第一介质层213；第一金属层212、第一介质层213和第一导电沟道21依次连接；第一源极接触部221和第一漏极接触部231设置在存取晶体管2中相同的一侧。
23.其中，第一导电沟道21采用二维半导体材料构成；载流子被限制在一个或几个原子层厚度的沟道中，栅极对沟道的控制作用可以得到极大的加强；此外，二维半导体材料有着天然的分层结构，沟道表面平整，不存在悬挂键，能够避免由于界面散射对载流子迁移率产生的不利影响，提高二维晶体管的电流驱动能力。当第一栅极211电压超过阈值电压时，第一导电沟道21在第一源极22和第一漏极23之间形成导电通道，存取晶体管2导通；反之，当第一栅极211电压小于阈值电压时，第一导电沟道21不导通。由此，通过控制存取晶体管2的第一栅极211的电压，即可控制磁性隧道结31的访问与读写。
24.更具体的，互连导线包括若干字线6、位线5和源线4；字线6通过第一金属层212与第一栅极211连接；位线5与磁性隧道结31的第一磁性电极311连接；源线4通过第一漏极接触部231与第一源极22的连接；存储单元通过字线6、位线5和源线4控制对存储单元的访问和读写。
25.优选的，存储单元阵列为三维阵列，其包括若干存储单元矩阵，存储单元矩阵中的
各个存储单元在同一平面上以矩阵形式均匀分布，各存储单元矩阵层层相叠；互连导线还包括若干层级线；各存储单元矩阵之间通过对应的层级线连接。根据产品设计的具体要求，可对不同存储单元阵列之间的字线6、位线5或源4线分别进行连接。上述存储单元阵列中的各个存储单元利用二维半导体材料形成导电沟道，可以极大地降低短沟道效应的影响，提高晶体管的性能，且采用多层存储单元阵列，可极大地提高存储器的密度。
26.具体的，在同一存储单元矩阵中，同一行的存储单元的各个磁性隧道结均连接有相同的位线5，同一列的存储单元中的各个栅极连接有相同的字线6；源线4可根据具体的设计要求按行或按列相互连接，在本技术中就不再进行赘述。
27.更具体的，如图2所示，存储单元阵列包括第一存储单元矩阵和第二存储单元矩阵。
28.第一存储单元矩阵包括第一存储单元101、第二存储单元102、第三存储单元103和第四存储单元104；第一存储单元101的磁性隧道结与第二存储单元102的磁性隧道结分别与第一位线501连接，第三存储单元103的磁性隧道结与第四存储单元104的磁性隧道结分别与第二位线502连接；第一存储单元101的栅极与第三存储单元103的栅极分别与第一字线601连接，第二存储单元102的栅极与第四存储单元104的栅极分别与第二字线602连接。
29.第二存储单元矩阵包括第五存储单元111、第六存储单元112、第七存储单元113和第八存储单元114；第五存储单元111的磁性隧道结与第六存储单元112的磁性隧道结分别与第三位线511连接，第七存储单元113的磁性隧道结与第八存储单元114的磁性隧道结分别与第四位线512连接；第五存储单元111的栅极与第七存储单元113的栅极分别与第三字线611连接，第六存储单元112的栅极与第八存储单元114的栅极分别与第四字线612连接。
30.层级线包括第一层级线701和第二层级线702；第一字线601与第三字线611通过第一层级线701连接；第二字线602与第四字线612通过第二层级线702连接。
31.实施例2本技术的一种高密型非易失存储器的实施方法之一，如图2和图3所示，本实施例的主要技术方案与实施例1基本相同，在本实施例中未作解释的特征，采用实施例1中的解释，在此不再进行赘述。本实施例与实施例1的区别在于：栅极211在存取晶体管2中与源极接触部221和漏极接触部231设置在相反的一侧，即源极接触部221和漏极接触部231设置在存取晶体管2的正面，栅极211设置在存取晶体管2的底面。上述结构的设置能够简化工艺，优化栅极211与导电沟道21的界面特性，可进一步的提升存储器的性能。
32.实施例3本技术的一种高密型非易失存储器的实施方法之一，如图2和图4所示，本实施例的主要技术方案与实施例1或实施例2基本相同，在本实施例中未作解释的特征，采用实施例1或实施例2中的解释，在此不再进行赘述。本实施例与实施例1或实施例2的区别在于：存取晶体管2包括若干导电沟道、栅极、源极和漏极，且各相临的源极和漏极之间，分别设有对应的导电沟道，导电沟道上均设有对应的栅极；具体的，存取晶体管2包括依次连接的第一源极22、第一导电沟道21、第一漏极23、第二导电沟道24和第二源极25；第一导电沟道21和第二导电沟道24上分别设有第一栅极211和第二栅极241。其中，第一栅极211包括第一金属层212和第一介质层213；第二栅极241
包括第二金属层242和第二介质层243；第一漏极23包括第一漏极接触部231；第一源极22包括第一源极接触部221；第二源极25包括第二源极接触部251。
33.存取晶体管2中包含第一栅极211和第二栅极241，形成多手指（multi-finger）的晶体管结构，通过共用第一漏极23，提高了单位面积上存取晶体管2的电流驱动能力。
34.更具体的，磁性隧道结采用自旋转移扭矩的方式或自旋轨道扭矩的方式写入数据。
35.实施例4本技术的一种高密型非易失存储器的实施方法之一，如图1至图5所示，本实施例的主要技术方案与实施例1或实施例2或实施例3基本相同，在本实施例中未作解释的特征，采用实施例1或实施例2或实施例3中的解释，在此不再进行赘述。本实施例与实施例1或实施例2或实施例3的区别在于：构成互连导线的材料包括：cu，al，co，ru，ti，tin，ta，tan，w，wn，bi，mo， sn，ga，ag， sb，nb，au及石墨烯中的一种或多种，或上述元素或材料组成的合金或复合材料结构中的一种或多种。
36.构成导电沟道的材料包括：mos2，mose2，mote2，ws2，wse2，wte2，sns2，snse2，snte2，sic，石墨烯及黑磷中的一种或多种；构成栅极的介质层的材料包括：al2o3、zro2、hfo2、y2o3、ta2o5、tio2、mgo、mgal2o4、sio2、srtio3、la2o3、bn及si3n4中的一种或多种；构成源极接触和漏极接触的材料包括：bi、mo、w、sn、ti、ta、ga、ag、al、sb、nb、au及石墨烯中的一种或多种，或上述元素或材料组成的合金或复合材料结构中的一种或多种。
37.存取晶体管2的导电沟道采用二维半导体材料制备，具体的制备方法包括化学气相沉积（cvd）、金属有机化学气相沉积（mocvd）、原子层沉积（ald）、分子束外延（mbe）、溅射（sputtering）中的一种或多种。存取晶体管2在制备过程中使用了不同的衬底，先在用于沉积的衬底上完成导电沟道的二维半导体材料的制备，然后再将制备好的二维半导体材料转移到用于制备本技术中的高密度新型非易失存储器的衬底上，并完成后续的工艺加工步骤。上述过程可重复执行，直至完成各存储单元的多层堆叠。具体的，二维半导体材料的转移的方法可采用湿法转移、干法转移、表面能辅助转移、热释放胶带辅助转移、鼓泡转移或空热压法转移。
38.更具体的，互连导线还包括若干电路连接线，用于与存储器中的各个电路连接；其中， 如图5所示，存储器中的各电路包括读写电路、控制电路、自检电路、纠错电路、接口电路， 以实现对存储单元的读写、寻址、控制、自检、纠错，以及数据的输入输出功能。
39.更具体的，上述电路中采用的晶体管，采用基于硅技术的传统cmos晶体管构成，包括平面式晶体管、鳍式场效应晶体管（finfet）、全耗尽绝缘体上硅(fdsoi)或全环绕栅极晶体管(gate-all-around fet)。
40.另一具体的，上述电路中采用的晶体管，采用基于二维半导体材料的晶体管构成。
41.在本发明的描述中，若干的含义是一个以上，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
42.本发明的描述中，除非另有明确的限定，设置等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
43.本发明的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
44.注意，上述仅为本技术的较佳实施例及所运用技术原理。本领域技术人员会理解，本技术不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本技术的保护范围。因此，虽然通过以上实施例对本技术进行了较为详细的说明，但是本技术不仅仅限于以上实施例，在不脱离本技术构思的情况下，还可以包括更多其他等效实施例，而本技术的范围由所附的权利要求范围决定。