包括不对称的地选择线的存储器装置的制作方法

本文所述的本公开的实施例涉及一种半导体存储器，并且更具体地说，涉及一种包括不对称的地选择线的存储器装置。

背景技术：

1、半导体存储器装置分为易失性存储器装置(诸如静态随机存取存储器(sram)或动态随机存取存储器(dram))或者非易失性存储器装置(诸如闪速存储器装置、相变ram(pram)、磁性ram(mram)、电阻ram(rram)或铁电ram(fram))，在易失性存储器装置中，当电源断开时存储的数据消失，在非易失性存储器装置中，即使电源断开也保留存储的数据。

2、闪速存储器装置被广泛用作高容量存储介质。通常，闪速存储器装置通过控制与多个存储器单元连接的各种线(例如，串选择线、字线和地选择线)的电平来存储或读取数据。在以单元串为单位控制各种线的情况下，可以提高闪速存储器装置的可靠性和性能。然而，随着制造闪速存储器装置的工艺变得复杂，难以彼此独立地形成线。

技术实现思路

1、本公开的实施例提供了一种存储器装置，所述存储器装置包括能够降低成本、提高性能和降低功耗的不对称的地选择线。

2、根据实施例，一种存储器装置包括：衬底；第一单元串、第二单元串和第三单元串，它们均连接至第一位线，并且在垂直于衬底的顶表面的方向上形成；第一上地选择线，其连接至第一单元串并且被配置为接收第一地选择信号；第二上地选择线，其与第一上地选择线分离，连接至第二单元串和第三单元串，并且被配置为接收与第一地选择信号不同的第二地选择信号；第一下地选择线，其连接至第一单元串和第二单元串，并且被配置为接收第三地选择信号；以及第二下地选择线，其与第一下地选择线分离，连接至第三单元串，并且被配置为接收与第三地选择信号不同的第四地选择信号。

3、根据实施例，一种存储器装置包括：衬底；第一下地选择线和第二下地选择线，其位于距衬底的顶表面的第一高度处；第一地选择线分离结构，其在第一下地选择线和第二下地选择线之间形成在第一高度处；第一上地选择线和第二上地选择线，其位于距衬底的顶表面的第二高度处，并且在垂直于衬底的方向上堆叠在第一下地选择线和第二下地选择线上；以及第二地选择线分离结构，其在第一上地选择线和第二上地选择线之间形成在第二高度处。当从平行于衬底的第一平面上方在平面图中看时，第一地选择线分离结构和第二地选择线分离结构彼此不重叠。

4、根据实施例，一种存储器装置包括：衬底；第一字线切割区，其在垂直于衬底的顶表面的方向上形成；第二字线切割区，其在第一方向上与第一字线切割区间隔开；多个单元串，其在第一方向上布置在第一字线切割区和第二字线切割区之间，并且在垂直于衬底的顶表面的方向上延伸；以及多条地选择线，其连接至多个单元串。多条地选择线中的第一地选择线连接至多个单元串中的第一串。多条地选择线中的与第一地选择线分离的第二地选择线连接至多个单元串中的第二串和第三串。多条地选择线中的第三地选择线连接至多个单元串中的第一串和第二串。多条地选择线中的与第三地选择线分离的第四地选择线连接至多个单元串中的第三串。

技术特征：

1.一种存储器装置，包括：

2.根据权利要求1所述的存储器装置，其中，所述第一上地选择线和所述第二上地选择线设置在距所述衬底的顶表面的第一高度处，并且所述第一下地选择线和所述第二下地选择线设置在距所述衬底的顶表面的第二高度处，所述第二高度与所述第一高度不同。

3.根据权利要求1所述的存储器装置，还包括：

4.根据权利要求1所述的存储器装置，还包括：

5.根据权利要求4所述的存储器装置，还包括：

6.根据权利要求4所述的存储器装置，还包括：

7.根据权利要求6所述的存储器装置，还包括：

8.根据权利要求1所述的存储器装置，还包括：

9.根据权利要求8所述的存储器装置，还包括：

10.根据权利要求9所述的存储器装置，其中，所述第一上地选择线连接至所述第四单元串，并且与所述第二上地选择线分离，

11.根据权利要求1所述的存储器装置，还包括：

12.根据权利要求1所述的存储器装置，其中，在所述存储器装置的读操作中，当所述第三单元串是选择的单元串时，所述存储器装置被配置为：

13.一种存储器装置，包括：

14.根据权利要求13所述的存储器装置，还包括：

15.根据权利要求14所述的存储器装置，还包括：

16.根据权利要求15所述的存储器装置，还包括：

17.一种存储器装置，包括：

18.根据权利要求17所述的存储器装置，还包括：

19.根据权利要求17所述的存储器装置，还包括：

20.根据权利要求17所述的存储器装置，其中，所述多条地选择线中的第五地选择线连接至所述多个单元串中的所述第一串、所述第二串和所述第三串，

技术总结
一种存储器装置包括：衬底；第一单元串、第二单元串和第三单元串，它们均连接至第一位线，并且在垂直于衬底的顶表面的方向上形成；第一上地选择线，其连接至第一单元串并且被配置为接收第一地选择信号；第二上地选择线，其与第一上地选择线分离，连接至第二单元串和第三单元串，并且被配置为接收与第一地选择信号不同的第二地选择信号；第一下地选择线，其连接至第一单元串和第二单元串，并且被配置为接收第三地选择信号；以及第二下地选择线，其与第一下地选择线分离，连接至第三单元串，并且被配置为接收与第三地选择信号不同的第四地选择信号。

技术研发人员：曹诚敏,朴商秀,刘忠昊
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/1/12