一种高读取稳定性的抗软错误存储单元的制作方法

本发明涉及存储单元设计，特别是涉及一种高读取稳定性的抗软错误存储单元。

背景技术：

1、存储器是现代电子系统中的重要组成部分，现代计算机都是以存储器为中心工作的，因此对存储器进行抗软错误加固是消除电子系统中软错误的重要途径。

2、截止到目前，针对sram存储单元进行加固设计的研究很多，按照存储单元结构所应用的核心加固技术不同，可以分为冗余加固、版图加固和联合加固。

3、冗余加固是sram存储单元电路级加固设计中最常用的加固技术，其加固电路的方法是对存储数据进行两倍或多倍的备份存储，并利用这些备份数据来修正或阻断sram存储单元中发生的单节点翻转，进而达到抑制软错误的目的。

4、双互锁存储单元(dual interlocked storage cell，dice)就是一个得到了广泛应用的经典的冗余加固存储单元结构。现有dice存储单元的电路结构如图1所示，第一pmos管p1与第一nmos管n1级联组成第一数据存储子电路，第二pmos管p2与第二nmos管n2级联组成第二数据存储子电路，第一数据存储子电路与第二数据存储子电路交叉耦合组成第一数据锁存结构；第三pmos管p3与第三nmos管n3级联组成第三数据存储子电路，第四pmos管p4与第四nmos管n4级联组成第四数据存储子电路，第三数据存储子电路与第四数据存储子电路交叉耦合组成第二数据锁存结构；第五、六、七、八nmos管分别构成第二数据存储子电路、第三数据存储子电路、第四数据存储子电路、第一数据存储子电路的开关电路。存储单元在字线wl的控制下将外部电路传输至位线bl上的信息写入双互锁存储单元或者将存储在双互锁存储单元的信息传输至位线bl上并被外部灵敏放大器读出。

5、dice存储单元中第一存储节点q和第二存储节点qn存储相反的逻辑信息，构成第一数据锁存结构，同理，第四存储节点s0和第三存储节点s1构成另外一对数据锁存结构即第二数据锁存结构。但是第一存储节点对q-qn和第二存储节点对s0-s1并不形成锁存，因此隔离了两对存储相同数据的节点对s0-qn和q-s1(这里假设dice存储单元的内部节点s0-q-qn-s1存储的逻辑状态为0-1-0-1，如图1所示，转换dice单元的存储状态将导致互锁节点对的改变)。当dice存储单元中某个节点因单节点翻转时不会发生整个存储单元的逻辑状态改变。

6、dice存储单元结构能够完全抵抗单个节点翻转效应。然而随着工艺尺寸的不断缩减，一次软错误事件已不单纯导致存储单元内部的一个存储节点发生翻转，而是会导致多个存储节点同时发生翻转，即发生单粒子多节点翻转。遗憾的是，dice存储单元并不具备抵抗多节点翻转的能力。且dice存储单元存在读噪声容限较小的问题，在低压下容易出现无法正常读取或者读取错误的情况。

技术实现思路

1、为克服上述现有技术存在的不足，本发明之目的在于提供一种高读取稳定性的抗软错误存储单元，以解决dice存储单元存在读噪声容限较小，在低压下容易出现无法正常读取或者读取错误的问题。

2、为达上述及其它目的，本发明提出一种高读取稳定性的抗软错误存储单元，包括：

3、第一数据锁存结构，用于在字线以及冗余字线的控制下将位线上的信息予以锁存，接受第二数据锁存结构的输出节点的控制并将第一数据锁存结构的输出传输至第二数据锁存结构的控制端；

4、第二数据锁存结构，用于在字线、冗余字线的控制下将位线上的信息予以锁存，接受第一数据锁存结构的输出节点的控制并将第二数据锁存结构的输出传输至所述第一数据锁存结构的控制端，以实现抗多节点翻转造成的软错误；

5、字线开关电路，用于在字线的控制下将位线连接至所述第一数据锁存结构和第二数据锁存结构，同时在冗余字线的控制下将互补位线连接至所述第一数据锁存结构和第二数据锁存结果，以达到读出或写入信息的目的。

6、可选地，所述字线开关电路在所述字线的控制下将位线连接至第一数据锁存结构的第一存储节点、第二数据锁存结构的第四存储节点，在所述冗余字线的控制下将所述互补位线连接至所述第一数据锁存结构的第二存储节点、第二数据锁存结构的第三存储节点。

7、可选地，所述第一数据锁存结构包括交叉耦合的第一数据存储子电路与第二数据存储子电路。

8、可选地，所述第二数据锁存结构包括交叉耦合的第三数据存储子电路与第四数据存储子电路。

9、可选地，所述第一数据存储子电路包括级联组成的第一pmos管与第一nmos管，第二数据存储子电路包括级联组成的第二pmos管与第二nmos管，所述第一pmos管的漏极与第一nmos管的漏极相连，并连接所述第三数据存储子电路、字线开关电路构成所述第一存储节点，所述第二pmos管的漏极与第二nmos管的漏极相连，并连接所述第四数据存储子电路、字线开关电路构成所述第二存储节点，所述第一pmos管的栅极连接所述第二存储节点，所述第二pmos管的栅极连接所述第一存储节点。

10、可选地，所述第一nmos管的驱动能力大于所述第一pmos管，所述第二nmos管的驱动能力大于所述第二pmos管。

11、可选地，第三数据存储子电路包括级联的第三nmos管与第五nmos管，第四数据存储子电路包括级联的第四nmos管与第六nmos管，第三nmos管的漏极与第五nmos管的漏极相连，并连接所述第四nmos管的栅极、所述第二nmos管的栅极以及字线开关电路构成所述第四存储节点，第四nmos管的漏极与第六nmos管的漏极相连，并连接所述第三nmos管栅极、第一nmos管的栅极以及字线开关电路构成所述第三存储节点。

12、可选地，所述第三nmos管的驱动能力大于所述第五nmos管，所述第四nmos管的驱动能力大于所述第六nmos管。

13、可选地，所述字线开关电路包括第七nmos存取管、第八nmos存取管、第九nmos存取管和第十nmos存取管，所述字线连接至第七nmos存取管的栅极和第八nmos存取管的栅极，冗余字线连接至第九nmos存取管的栅极和第十nmos存取管的栅极，位线连接至第七nmos存取管的源极和第九nmos存取管的源极，互补位线连接至第八nmos存取管的源极和第十nmos存取管的源极，第七nmos存取管、第八nmos存取管、第九nmos存取管和第十nmos存取管的漏极分别连接所述第四存储节点、第三存储节点、第一存储节点、第二存储节点。

14、可选地，所述第四存储节点与第一存储节点的存储节点对以及所述第四存储节点与第二存储节点的存储节点对之间的距离大于设定值。

15、与现有技术相比，本发明一种高读取稳定性的抗软错误存储单采用读写分离技术，不仅可以从其所有敏感节点上诱发的单节点翻转中恢复，而且还可以从其存储节点对q-qn上诱发的多节点翻转中恢复，本发明的存储单元具有高读取稳定性，使得存储单元在低压下具有更稳定的读取操作，从而使得本发明的存储单元成为高可靠应用的更好选择。

技术特征：

1.一种高读取稳定性的抗软错误存储单元，包括：

2.如权利要求1所述的一种高读取稳定性的抗软错误存储单元，其特征在于：所述字线开关电路在所述字线的控制下将位线连接至第一数据锁存结构的第一存储节点、第二数据锁存结构的第四存储节点，在所述冗余字线的控制下将所述互补位线连接至所述第一数据锁存结构的第二存储节点、第二数据锁存结构的第三存储节点。

3.如权利要求2所述的一种高读取稳定性的抗软错误存储单元，其特征在于：所述第一数据锁存结构包括交叉耦合的第一数据存储子电路与第二数据存储子电路。

4.如权利要求3所述的一种高读取稳定性的抗软错误存储单元，其特征在于：所述第二数据锁存结构包括交叉耦合的第三数据存储子电路与第四数据存储子电路。

5.如权利要求4所述的一种高读取稳定性的抗软错误存储单元，其特征在于：所述第一数据存储子电路包括级联组成的第一pmos管与第一nmos管，第二数据存储子电路包括级联组成的第二pmos管与第二nmos管，所述第一pmos管的漏极与第一nmos管的漏极相连，并连接所述第三数据存储子电路、字线开关电路构成所述第一存储节点，所述第二pmos管的漏极与第二nmos管的漏极相连，并连接所述第四数据存储子电路、字线开关电路构成所述第二存储节点，所述第一pmos管的栅极连接所述第二存储节点，所述第二pmos管的栅极连接所述第一存储节点。

6.如权利要求5所述的一种高读取稳定性的抗软错误存储单元，其特征在：于：所述第一nmos管的驱动能力大于所述第一pmos管，所述第二nmos管的驱动能力大于所述第二pmos管。

7.如权利要求5所述的一种高读取稳定性的抗软错误存储单元，其特征在于：第三数据存储子电路包括级联的第三nmos管与第五nmos管，第四数据存储子电路包括级联的第四nmos管与第六nmos管，第三nmos管的漏极与第五nmos管的漏极相连，并连接所述第四nmos管的栅极、所述第二nmos管的栅极以及字线开关电路构成所述第四存储节点，第四nmos管的漏极与第六nmos管的漏极相连，并连接所述第三nmos管栅极、第一nmos管的栅极以及字线开关电路构成所述第三存储节点。

8.如权利要求7所述的一种高读取稳定性的抗软错误存储单元，其特征在于：所述第三nmos管的驱动能力大于所述第五nmos管，所述第四nmos管的驱动能力大于所述第六nmos管。

9.如权利要求8所述的一种高读取稳定性的抗软错误存储单元，其特征在于：所述字线开关电路包括第七nmos存取管、第八nmos存取管、第九nmos存取管和第十nmos存取管，所述字线连接至第七nmos存取管的栅极和第八nmos存取管的栅极，冗余字线连接至第九nmos存取管的栅极和第十nmos存取管的栅极，位线连接至第七nmos存取管的源极和第九nmos存取管的源极，互补位线连接至第八nmos存取管的源极和第十nmos存取管的源极，第七nmos存取管、第八nmos存取管、第九nmos存取管和第十nmos存取管的漏极分别连接所述第四存储节点、第三存储节点、第一存储节点、第二存储节点。

10.如权利要求9所述的一种高读取稳定性的抗软错误存储单元，其特征在于：所述第四存储节点与第一存储节点的存储节点对以及所述第四存储节点与第二存储节点的存储节点对之间的距离大于设定值。

技术总结
本发明公开了一种高读取稳定性的抗软错误存储单元，包括：第一数据锁存结构，用于在字线以及冗余字线的控制下将位线上的信息予以锁存，接受第二数据锁存结构的输出节点的控制并将第一数据锁存结构的输出传输至第二数据锁存结构的控制端；第二数据锁存结构，用于在字线、冗余字线的控制下将位线上的信息予以锁存，接受第一数据锁存结构的输出节点的控制并将第二数据锁存结构的输出传输至第一数据锁存结构的控制端，以实现抗多节点翻转造成的软错误；字线开关电路，用于在字线的控制下将位线连接至第一数据锁存结构和第二数据锁存结构，同时在冗余字线的控制下将互补位线连接至第一数据锁存结构和第二数据锁存结果，以达到读出或写入信息的目的。

技术研发人员：刘中阳,肖军
受保护的技术使用者：上海华虹宏力半导体制造有限公司
技术研发日：
技术公布日：2024/1/13