具有用于增强存储器读取带宽的读出放大器隔离方案的存储器的制作方法

本申请涉及存储器，并且更具体地涉及用于增强存储器读取带宽的读出放大器隔离技术。

背景技术：

1、静态随机存取存储器(sram)中的位单元按行和列布置。通过断言对应行字线的电压来访问行。在字线电压被断言的情况下，用于与被访问行交叉的位单元列的读出放大器可做出位决策。每一列具有由位线和互补位线形成的位线对。在读取操作之前，对位线对预充电。在到被访问行的字线被断言的情况下，位线对中的位线中的一个位线将根据被访问行和列的交叉点处的位单元中的所存储位的二元值而开始放电。

2、当位线之间已形成足够的电压差时，读出放大器然后可针对读取操作做出位决策。为了增强操作速度，位线电压差不是全轨(不等于电源电压)，而是电源电压的一部分。例如，如果电源电压为大约1v，则足够的位线电压差可为大约200mv或甚至更小。读出放大器需要增益以将位线电压差放大为用于读取操作的全轨位决策(二元一或二元零)。所得的读出放大器占用面积可能太大而不能配合在现代高密度存储器的列间距内。因此，按照惯例通过列多路复用器将一组列多路复用到单个读出放大器。

3、在读取操作期间，位线预充电的时序、字线的断言和随后的释放、读出放大器的预充电以及读出放大器的使能均由自定时时钟信号控制。例如，按照惯例在读取操作开始期间对读出放大器和位线预充电。然后停止预充电，断开列多路复用器，并断言字线。在合适的位线电压差形成延迟以允许形成位线电压差之后，闭合字线，并且使能读出放大器以做出其位决策。然后必须再次对读出放大器预充电以开始另一读取操作循环。但随着存储器操作速度的增加，读出放大器预充电的裕度收缩。如果读出放大器未正确预充电，则读取操作可能导致错误的位决策。

技术实现思路

1、根据本公开的一方面，提供了一种存储器，该存储器包括：读出放大器，该读出放大器被配置为响应于读出放大器预充电信号的断言而对读出放大器输入节点对预充电；和自定时存储器电路，该自定时存储器电路包括虚设位线电路，该虚设位线电路被配置为断言虚设位线输出信号以触发该读出放大器预充电信号的解除断言。

2、根据本公开的另一方面，提供了一种对存储器的读取操作的方法，该方法包括：响应于存储器时钟信号的断言而开始字线断言延迟；响应于该字线断言延迟的完成而开始位线电压差形成延迟；响应于该位线电压差形成延迟的完成而停止对读出放大器的输入节点对的预充电；以及响应于该位线电压差形成延迟的完成而断开读取列多路复用器以将位线对耦合到该输入节点对。

3、根据本公开的又一方面，提供了一种存储器，该存储器包括：多个列，该多个列中的每一列包括位线对；读出放大器，该读出放大器包括读出放大器输入节点对；读取列多路复用器，该读取列多路复用器被配置为响应于读取多路复用器地址信号的断言而从该多个列中选择选定列，以将该选定列中的该位线对耦合到该读出放大器输入节点对；和自定时存储器电路，该自定时存储器电路被配置为防止该读取多路复用器地址信号的该断言直到位线电压差产生延迟的完成。

4、通过下面的具体实施方式可以更好地理解这些优点和附加的优点。

技术特征：

1.一种存储器，所述存储器包括：

2.根据权利要求1所述的存储器，所述存储器还包括：

3.根据权利要求2所述的存储器，其中所述自定时存储器电路还包括：

4.根据权利要求3所述的存储器，其中所述自定时存储器电路还包括：

5.根据权利要求4所述的存储器，其中所述第一逻辑门是或非门，并且所述第一晶体管是第一p型金属氧化物半导体(pmos)晶体管。

6.根据权利要求4所述的存储器，其中所述自定时存储器电路还包括：

7.根据权利要求6所述的存储器，其中所述第二逻辑门包括反相器，并且其中所述第二开关包括n型金属氧化物半导体(nmos)晶体管，所述n型金属氧化物半导体(nmos)晶体管具有耦合到所述第一逻辑门输出信号的栅极。

8.根据权利要求1所述的存储器，其中所述自定时存储器电路还包括：

9.根据权利要求8所述的存储器，其中所述缓冲器包括：

10.根据权利要求6所述的存储器，所述存储器还包括：

11.根据权利要求10所述的存储器，所述存储器还包括：

12.根据权利要求2所述的存储器，其中所述自定时存储器电路还包括：

13.根据权利要求12所述的存储器，其中所述自定时存储器电路还包括：

14.根据权利要求1所述的存储器，其中所述存储器被包括在蜂窝电话中。

15.一种对存储器执行读取操作的方法，所述方法包括：

16.根据权利要求15所述的方法，所述方法还包括：

17.根据权利要求16所述的方法，其中开始所述字线断言延迟包括在虚设字线电路中对所述字线断言延迟建模。

18.根据权利要求16所述的方法，所述方法还包括：

19.根据权利要求16所述的方法，所述方法还包括：

20.根据权利要求18所述的方法，所述方法还包括：

21.一种存储器，所述存储器包括：

22.根据权利要求21所述的存储器，其中所述自定时存储器电路包括：

23.根据权利要求22所述的存储器，其中所述虚设位线电路还被配置为在所述位线电压差形成延迟的所述完成时断言虚设位线电路输出信号，并且其中所述自定时存储器电路还包括：

技术总结
提供了一种存储器，该存储器包括自定时存储器电路，该自定时存储器电路控制读出放大器与由列多路复用器选择的列的隔离，直到位线电压差形成延迟的完成。该自定时存储器电路还响应于该位线电压差形成延迟的完成而控制对该读出放大器的预充电的释放。

技术研发人员：H·李,A·C·科塔,D·赛思,郑春明
受保护的技术使用者：高通股份有限公司
技术研发日：
技术公布日：2024/4/22