用于不匹配接收存储器的选通脉冲延迟校准的制作方法

实施例涉及校准具有不匹配(unmatched)接收路径的存储器中的读选通脉冲(strobe)延迟。

背景技术：

1、具有不匹配接收路径的存储器提供了优于具有匹配接收路径的存储器的改进。这些改进包括在较高带宽下改进的信号完整性等。然而，不匹配接收路径仍然存在问题，并且期望改进。

技术实现思路

1、根据本申请的一方面，提供了一种存储器控制电路，包括：控制器电路，被配置为基于存储器的硅速度来确定读选通脉冲代码，该读选通脉冲代码调整数据时钟以考虑参考时钟与数据时钟之间在单位间隔(ui)的数量和读选通脉冲代码方面的差异；接收延迟锁相环，用于接收所述差异并将数据时钟延迟所述数量的ui和读选通脉冲代码，从而产生经延迟的数据时钟；以及采样放大器，用于基于经延迟的数据时钟对来自存储器的数据进行采样。

2、根据本申请的另一方面，提供了一种设备，包括：存储器；控制器电路，被配置为基于存储器的硅速度来确定读选通脉冲代码，该读选通脉冲代码调整数据时钟以考虑参考时钟与数据时钟之间在ui的数量和读选通脉冲代码方面的差异；接收延迟锁相环，被定位为接收所述差异并将数据时钟延迟所述数量的ui和读选通脉冲代码，从而产生经延迟的数据时钟；以及采样放大器，用于基于经延迟的数据时钟对来自存储器的数据进行采样。

3、根据本申请的又一方面，提供了一种用于存储器控制的方法，该方法包括：由控制器电路基于存储器的硅速度来确定读选通脉冲代码，该读选通脉冲代码调整数据时钟以考虑参考时钟与数据时钟之间在ui的数量和读选通脉冲代码方面的差异；由接收延迟锁相环接收所述差异；由接收延迟锁相环将数据时钟延迟所述数量的ui和读选通脉冲代码，从而产生经延迟的数据时钟；以及由采样放大器基于经延迟的数据时钟对来自存储器的数据进行采样。

技术特征：

1.一种存储器控制电路，包括：

2.根据权利要求1所述的存储器控制电路，还包括将所述ui的数量映射到所述硅速度的查找表(lut)。

3.根据权利要求2所述的存储器控制电路，其中，所述lut还将所述硅速度映射到每单位温度的所述读选通脉冲代码中的步长间隔。

4.根据权利要求2或3所述的存储器控制电路，其中，所述控制器电路被配置为在所述存储器的空闲模式操作期间调整所述lut中的条目。

5.根据权利要求4所述的存储器控制电路，还包括温度传感器，所述温度传感器被定位为向所述控制器电路提供指示所述存储器的温度的温度数据。

6.根据权利要求5所述的存储器控制电路，其中，所述控制器电路被配置为在所述存储器启动时确定在空闲模式中所述读选通脉冲代码对温度的初始次斜率线。

7.根据权利要求6所述的存储器控制电路，其中，所述控制器电路被配置为：

8.根据权利要求7所述的存储器控制电路，其中，调整所述lut中的条目包括调整所述初始次斜率线的端点，从而得到校正的次斜率线。

9.根据权利要求8所述的存储器控制电路，其中，所述校正的次斜率线在所述温度下经过所述更新的读选通脉冲代码。

10.根据权利要求8所述的存储器控制电路，其中，调整所述lut中的条目还包括：将读模式下的所述读选通脉冲代码对温度的初始主斜率线的端点调整与所述初始次斜率线的端点的调整量相同的量。

11.一种设备，包括：

12.根据权利要求11所述的设备，还包括将所述ui的数量映射到所述硅速度的查找表(lut)。

13.根据权利要求12所述的设备，其中，所述lut还将所述硅速度映射到每单位温度的所述读选通脉冲代码中的步长间隔。

14.根据权利要求12或13所述的设备，其中，所述控制器电路被配置为在所述存储器的空闲模式操作期间调整所述lut中的条目。

15.根据权利要求14所述的设备，还包括温度传感器，所述温度传感器被定位为向所述控制器电路提供指示所述存储器的温度的温度数据。

16.根据权利要求15所述的设备，其中，所述控制器电路被配置为在所述存储器启动时确定在空闲模式中所述读选通脉冲代码对温度的初始次斜率线。

17.根据权利要求16所述的设备，其中，所述控制器电路被配置为：

18.根据权利要求17所述的设备，其中，调整所述lut中的条目包括调整所述初始次斜率线的端点，从而得到校正的次斜率线。

19.根据权利要求18所述的设备，其中，所述校正的次斜率线在所述温度下经过所述更新的读选通脉冲代码。

20.根据权利要求18所述的设备，其中，调整所述lut中的条目还包括：将读模式下的所述读选通脉冲代码对温度的初始主斜率线的端点调整与所述初始次斜率线的端点的调整量相同的量。

21.一种用于存储器控制的方法，所述方法包括：

22.根据权利要求21所述的方法，还包括：利用查找表(lut)将所述ui的数量映射到所述硅速度。

23.根据权利要求21所述的方法，还包括：

24.根据权利要求21或22所述的方法，其中，所述调整所述lut中的条目包括调整所述初始次斜率线的端点，从而得到校正的次斜率线。

25.根据权利要求22所述的方法，其中，所述校正的次斜率线在所述温度下经过所述更新的读选通脉冲代码。

技术总结
本申请涉及用于不匹配接收存储器的选通脉冲延迟校准。提供了用于改进的存储器控制的装置、系统和方法。一种电路可以包括：控制器电路，被配置为基于存储器的硅速度来确定读选通脉冲代码，读选通脉冲代码调整数据时钟以考虑参考时钟与数据时钟之间在单位间隔(UI)的数量和读选通脉冲代码方面的差异；接收延迟锁相环，用于接收差异并将数据时钟延迟该数量的UI和读选通脉冲代码，从而产生经延迟的数据时钟；以及采样放大器，用于基于经延迟的数据时钟对来自存储器的数据进行采样。

技术研发人员：刘佳豪,郑恭豪,亚伦·K·马丁
受保护的技术使用者：英特尔公司
技术研发日：
技术公布日：2024/2/25