全局输入/输出电路、存储器器件及其操作方法与流程

本公开的实施例涉及全局输入/输出电路、存储器器件及其操作方法。

背景技术：

1、存储器器件是包括存储器库的电子数据存储器件，该存储器库包括用于储存数据的存储器位置。包括多存储器库的器件可能会遇到与这些器件内的信号相关的时序问题。示例存储器库可以包括局部输入/输出(lio)电路和一个或多个存储器阵列。存储器库可以耦合到生成全局输入/输出信号的全局输入/输出(gio)电路。例如，一些存储器器件包括多个存储器库。在这样的存储器器件中，lio电路和gio电路之间的距离增加。这可能导致gio电路在接收lio电路中生成的信号(例如全局位线信号)时的时间延迟更长。此外，更长的时间延迟可能需要对lio电路中的信号充电相当长的时间，以确保信号被锁存在gio电路中。因此，本领域需要减轻或消除在gio电路中锁存信号对lio电路中信号充电的依赖性。

技术实现思路

1、根据本申请的实施例的一个方面，提供了一种存储器器件，包括：第一存储器阵列，包括存储器单元和局部位线；局部输入/输出(lio)电路，耦合到局部位线，lio电路被配置为接收局部位线上的局部位线信号，并基于局部位线信号生成全局位线上的全局位线信号；以及全局输入/输出(gio)电路，耦合到lio电路，gio电路被配置为接收全局位线信号。gio电路包括：锁存器电路，包括全局位线信号锁存器，全局位线信号锁存器被配置为锁存全局位线信号；和增幅器电路，耦合到全局位线信号锁存器，增幅器电路被配置为基于在先前时钟周期处生成的先前全局位线信号来驱动gio电路中的全局位线信号。

2、根据本申请的实施例的另一个方面，提供了一种全局输入/输出(gio)电路，被配置为在全局位线上接收全局位线信号，gio电路包括：全局位线信号锁存器，耦合到全位线局位线，全局位线信号锁存器被配置为锁存全局位线信号；反全局位线信号锁存器，耦合到全局位线信号锁存器，反全局位线信号锁存器被配置为锁存反全局位线信号，反全局位线信号是全局位线信号的反相；以及增幅器电路，耦合到全局位线，增幅器电路被配置为接收增幅信号并基于增幅信号驱动gio电路中的全局位线信号。

3、根据本申请的实施例的又一个方面，提供了一种操作存储器器件的方法，包括：在当前时钟周期期间，在全局位线上接收全局位线信号；基于先前时钟周期期间生成的先前全局位线信号生成增幅信号；以及基于增幅信号来驱动全局位线信号。

技术特征：

1.一种存储器器件，包括：

2.根据权利要求1所述的存储器器件，所述锁存器电路还包括次级锁存器，所述次级锁存器包括增幅节点，所述增幅节点被配置为基于所述先前全局位线信号来锁存增幅信号。

3.根据权利要求2所述的存储器器件，其中，所述增幅器电路进一步耦合到所述二级锁存器，其中，所述增幅器电路包括增幅反相器，所述增幅反相器被配置为接收反全局位线信号和所述增幅信号，所述反全局位线信号是所述全局位线信号的反相。

4.根据权利要求3所述的存储器器件，其中，所述增幅反相器是基于所述增幅信号而被启用。

5.根据权利要求1所述的存储器器件，其中，所述锁存器电路进一步包括被配置为锁存反全局位线信号的反全局位线信号锁存器，所述反全局位线信号是所述全局位线信号的反相。

6.根据权利要求1所述的存储器器件，其中，所述全局位线信号锁存器包括多个反相器，其中，所述多个反相器中的一个或多个接收锁存器启用信号，并且基于所述锁存器启用信号被启用或禁用。

7.一种全局输入/输出电路，被配置为在全局位线上接收全局位线信号，所述全局输入/输出电路包括：

8.根据权利要求7所述的全局输入/输出电路，进一步包括耦合到所述反全局位线信号锁存器的次级锁存器，所述次级锁存器被配置为基于来自先前时钟周期的先前全局位线信号来生成所述增幅信号。

9.一种操作存储器器件的方法，包括：

10.根据权利要求9所述的方法，还包括：在包括增幅反相器的增幅器电路处接收所述增幅信号，所述增幅反相器被配置为驱动所述全局位线信号。

技术总结
提供了一种用于存储器器件的系统和方法，该存储器器件包括第一存储器阵列、局部输入/输出(LIO)电路和全局输入/输出电路。第一存储器阵列包括存储器单元和局部位线。LIO电路被配置为接收局部位线上的局部位线信号，并基于局部位线信号生成全局位线上的全局位线信号。GIO电路耦合到LIO电路并且被配置为接收全局位线信号。GIO电路包括锁存器电路和增幅器电路，锁存器电路包括被配置为锁存全局位线信号的全局位线线信号锁存器，增幅器电路被配置为基于在先前时钟周期处生成的先前全局位线信号来驱动GIO电路中的全局位线信号。本申请的实施例还提供了全局输入/输出电路及操作存储器器件的方法。

技术研发人员：伊山·凯拉,阿图尔·卡多奇
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：
技术公布日：2024/1/15