存储器装置的操作方法、存储器装置、设备及存储介质与流程

本公开涉及半导体，尤其涉及一种存储器装置的操作方法、存储器装置、设备及存储介质。

背景技术：

1、电阻式随机存取存储器(resistive random access memory，rram)是一种非易失性存储器。rram可利用阻态的改变来存储数据。

2、重置(reset)的目的是把rram的阻值状态由低阻态(lrs)变成高阻态(hrs)，由于此时rram的阻值小，压降(ir drop)效应明显，电流流经mos管后被分走了大部分电压，导致流过rram的电流小，较难重置(reset)。

3、随着工艺节点的特征尺寸不断减小，器件源端和漏端之间的距离越来越短，然而由于在rram电路中，操作电压受rram特性影响无法减小，导致源漏之间电场增强，发生漏致势垒降低(drain-induced barrier lowering，dibl)以及随之产生的本体穿通(bulkpunch-through)；

4、因此需要提出一种解决方案来解决上述不同情况下产生的问题。

技术实现思路

1、本公开提供了一种存储器装置的操作方法、存储器装置、设备及存储介质，以至少解决现有技术中存在的以上技术问题。

2、根据本公开的第一方面，提供了一种存储器装置的操作方法，包括：

3、提供半导体器件，所述半导体器件包括：衬底，位于所述衬底内的深n阱区，和位于所述深n阱区内的p阱区，以及位于所述p阱区中的多个晶体管结构，所述晶体管结构包括栅极，以为分别位于所述栅极两侧的源极和漏极；

4、对所述栅极的端口施加第一电压，对所述深n阱区的端口施加第二电压，以及对所述p阱区的端口施加第三电压；其中，

5、当执行第一操作时，所述第一电压等于0，所述第二电压为正电压，所述第三电压为负电压；

6、当执行第二操作时，所述第一电压为正电压，所述第二电压为正电压，所述第三电压为正电压。

7、在一可实施方式中，所述方法还包括：

8、当执行第三操作时，所述第一电压等于0，所述第二电压为正电压，所述第三电压为正电压。

9、在一可实施方式中，所述第二操作为初始化操作，所述第三操作为重置操作。

10、在一可实施方式中，所述半导体器件还包括：阻变单元，所述阻变单元的一端通过第一连接层与所述漏极连接；位线，所述位线与所述阻变单元的另一端连接；源极线，所述源极线通过第二连接层与所述源极连接；字线，所述字线与所述栅极连接；

11、所述对所述栅极的端口施加第一电压，包括：经由所述字线对所述栅极的端口施加第一电压；

12、所述方法还包括：经由所述位线对所述漏极施加第四电压，其中，所述第四电压为正电压；经由所述源极线使所述源极接地。

13、在一可实施方式中，当执行所述第一操作时，所述第三电压大于或等于-1v且小于0v；

14、当执行所述第二操作或所述第三操作时，所述第三电压的范围为大于0v且小于或等于1v。

15、根据本公开的第二方面，提供了一种存储器装置，所述存储器装置包括：

16、半导体器件，所述半导体器件包括：衬底，位于所述衬底内的深n阱区，和位于所述深n阱区内的p阱区，以及位于所述p阱区中的多个晶体管结构，所述晶体管结构包括栅极，以为分别位于所述栅极两侧的源极和漏极；

17、电压模块，其被配置为对所述栅极的端口施加第一电压，对所述深n阱区的端口施加第二电压，以及对所述p阱区的端口施加第三电压；其中，

18、当执行第一操作时，所述第一电压等于0，所述第二电压为正电压，所述第三电压为负电压；

19、当执行第二操作时，所述第一电压为正电压，所述第二电压为正电压，所述第三电压为正电压。

20、在一可实施方式中，当执行第三操作时，所述第一电压等于0，所述第二电压为正电压，所述第三电压为正电压。

21、在一可实施方式中，所述第二操作为初始化操作，所述第三操作为重置操作。

22、在一可实施方式中，所述半导体器件还包括：阻变单元，所述阻变单元的一端通过第一连接层与所述漏极连接；位线，所述位线与所述阻变单元的另一端连接；源极线，所述源极线通过第二连接层与所述源极连接；字线，所述字线与所述栅极连接；

23、所述电压模块，其被配置为对所述栅极的端口施加第一电压，包括：所述电压模块经由所述字线对所述栅极的端口施加第一电压；

24、所述电压模块还被配置为经由所述位线对所述漏极施加第四电压，其中，所述第四电压为正电压；经由所述源极线使所述源极接地。

25、在一可实施方式中，当执行所述第一操作时，所述第三电压的范围为大于或等于-1v且小于0v；

26、当执行所述第二操作或所述第三操作时，所述第三电压的范围为大于0v且小于或等于1v。

27、根据本公开的第三方面，提供了一种电子设备，包括：

28、至少一个处理器；以及

29、与所述至少一个处理器通信连接的存储器；其中，

30、所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行本公开所述的方法。

31、根据本公开的第四方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使所述计算机执行本公开所述的方法。

32、本公开的存储器装置的操作方法、存储器装置、设备及存储介质，通过在衬底中形成深n阱区，深n阱区将衬底与p阱区隔离开，因此可以单独控制p阱区的电压。通过给定p阱区负压，使得晶体管结构不容易导通，从而能够有效降低punch-through带来的漏电流。同时，当正常初始化(forming)时，给定p阱区正压，使得晶体管结构容易导通，从而可以达到减小晶体管阈值电压从而增大导通电流(idsat)。

33、应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

技术特征：

1.一种存储器装置的操作方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

3.根据权利要求2所述的方法，其特征在于，

4.根据权利要求1所述的方法，其特征在于，

5.根据权利要求2所述的方法，其特征在于，

6.一种存储器装置，其特征在于，所述存储器装置包括：

7.根据权利要求6所述的存储器装置，其特征在于，

8.根据权利要求7所述的存储器装置，其特征在于，

9.根据权利要求6所述的存储器装置，其特征在于，

10.根据权利要求7所述的存储器装置，其特征在于，

11.一种电子设备，其特征在于，包括：

12.一种存储有计算机指令的非瞬时计算机可读存储介质，其特征在于，所述计算机指令用于使所述计算机执行根据权利要求1-5中任一项所述的方法。

技术总结
本公开提供了一种存储器装置的操作方法、存储器装置、设备及存储介质，其中，所述存储器装置的操作方法，包括：提供半导体器件，所述半导体器件包括：衬底，位于所述衬底内的深N阱区，和位于所述深N阱区内的P阱区，以及位于所述P阱区中的多个晶体管结构，所述晶体管结构包括栅极，以为分别位于所述栅极两侧的源极和漏极；对所述栅极的端口施加第一电压，对所述深N阱区的端口施加第二电压，以及对所述P阱区的端口施加第三电压；其中，当执行第一操作时，所述第一电压等于0，所述第二电压为正电压，所述第三电压为负电压；当执行第二操作时，所述第一电压为正电压，所述第二电压为正电压，所述第三电压为正电压。

技术研发人员：陈昱煌,刘美冬,陈瑞隆,黄天辉,邱泰玮
受保护的技术使用者：厦门半导体工业技术研发有限公司
技术研发日：
技术公布日：2024/1/15