双数据率同步动态随机存储系统及方法、设备及存储介质与流程

本公开涉及半导体，尤其涉及一种双数据率同步动态随机存储系统及方法、设备及存储介质。

背景技术：

1、随着大数据和人工智能的广泛应用，为了高效处理海量数据，越来越多的片上系统(soc)芯片集成有ddr子系统以减少内存延迟。在ddr子系统中，需要同步ddr控制器与ddr物理层的时钟域以及ddr物理层内部不同的时钟域。

2、相关技术中，在ddr物理层内部不同的时钟域之间设置de-skew 锁相环，能够平衡ddr物理层内部不同时钟域的时钟树，从而很容易在高频率下实现不同工艺角（pvtcorner）下对不同时钟域之间的路径的时序收敛。

3、然而，由于de-skew锁相环的电路比较复杂，所以ddr物理层内部不同的时钟域的同步，实现难度和成本都比较高。

技术实现思路

1、为了解决上述技术问题或者至少部分地解决上述技术问题，本公开的实施例提供了一种双数据率同步动态随机存储系统及方法、设备及存储介质。

2、第一方面，本公开的实施例提供了一种双数据率同步动态随机存储系统，所述系统包括ddr控制器、ddr物理层和dram存储颗粒，其中，所述ddr物理层通过dfi接口与所述ddr控制器连接并且通过dram接口与所述dram存储颗粒连接，所述ddr物理层包括第一时钟域模块，所述第一时钟域模块与所述ddr控制器的时钟频率相同，在ddr物理层的dfi接口设置异步fifo模块，所述异步fifo模块用于同步所述ddr控制器与所述ddr物理层之间的dfi信号。

3、在一种可能的实施方式中，所述异步fifo模块包括第一异步fifo单元和第二异步fifo单元，

4、其中，所述第一异步fifo单元，用于同步所述ddr控制器到所述ddr物理层的dfi信号；所述第二异步fifo单元，用于同步所述ddr物理层到所述ddr控制器的dfi信号。

5、在一种可能的实施方式中，所述ddr物理层包括第二时钟域模块，所述第二时钟域模块与所述第一时钟域模块的时钟频率不同，所述第二时钟域模块与所述dram存储颗粒的时钟频率相同，其中，

6、所述第一时钟域模块，用于将所述ddr控制器发过来的数据转换成符合dram接口的信号发送至所述dram存储颗粒；

7、所述第二时钟域模块，用于将所述 dram存储颗粒发过来的数据转换成符合dfi接口的信号发送至所述ddr控制器。

8、在一种可能的实施方式中，所述ddr物理层包括时钟树平衡模块，其中，

9、时钟树平衡模块，用于对所述第一时钟域模块与所述第二时钟域模块的时钟树进行平衡，确保所述第一时钟域模块与所述第二时钟域模块中信号的时钟同步。

10、在一种可能的实施方式中，所述ddr控制器、所述第一时钟域模块与所述第二时钟域模块的时钟信号，分别按照预设时钟频率对同一锁相环信号进行分频得到。

11、第二方面，本公开的实施例提供了一种双数据率同步动态随机存储方法，应用于上述的双数据率同步动态随机存储系统，所述方法包括：

12、通过在ddr物理层的dfi接口设置的异步fifo模块同步所述ddr控制器与所述ddr物理层之间的dfi信号。

13、在一种可能的实施方式中，所述异步fifo模块包括第一异步fifo单元和第二异步fifo单元，所述通过在ddr物理层的dfi接口设置的异步fifo模块同步所述ddr控制器与所述ddr物理层之间的dfi信号，包括：

14、通过所述第一异步fifo单元同步所述ddr控制器到所述ddr物理层的dfi信号；

15、通过所述第二异步fifo单元同步所述ddr物理层到所述ddr控制器的dfi信号。

16、在一种可能的实施方式中，所述ddr物理层包括第二时钟域模块，所述第二时钟域模块与所述第一时钟域模块的时钟频率不同，所述第二时钟域模块与所述dram存储颗粒的时钟频率相同，其中，所述方法还包括：

17、通过所述第一时钟域模块将所述ddr控制器发过来的数据转换成符合dram接口的信号发送至所述dram存储颗粒；

18、通过所述第二时钟域模块将所述 dram存储颗粒发过来的数据转换成符合dfi接口的信号发送至所述ddr控制器。

19、在一种可能的实施方式中，所述ddr物理层包括时钟树平衡模块，所述方法还包括：

20、通过时钟树平衡模块对所述第一时钟域模块与所述第二时钟域模块的时钟树进行平衡，确保所述第一时钟域模块与所述第二时钟域模块中信号的时钟同步。

21、在一种可能的实施方式中，所述方法还包括：

22、分别按照预设时钟频率对同一锁相环信号进行分频，得到所述ddr控制器、所述第一时钟域模块与所述第二时钟域模块的时钟信号。

23、第三方面，本公开的实施例提供了一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器、通信接口和存储器通过通信总线完成相互间的通信；

24、存储器，用于存放计算机程序；

25、处理器，用于执行存储器上所存放的程序时，实现上述的双数据率同步动态随机存储方法。

26、第四方面，本公开的实施例提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现上述的双数据率同步动态随机存储方法。

27、本公开实施例提供的上述技术方案与现有技术相比至少具有如下优点的部分或全部：

28、本公开实施例所述的双数据率同步动态随机存储系统，包括ddr控制器、ddr物理层和dram存储颗粒，其中，所述ddr物理层通过dfi接口与所述ddr控制器连接并且通过dram接口与所述dram存储颗粒连接，所述ddr物理层包括第一时钟域模块，所述第一时钟域模块与所述ddr控制器的时钟频率相同，在ddr物理层的dfi接口设置异步fifo模块，所述异步fifo模块用于同步所述ddr控制器与所述ddr物理层之间的dfi信号，使ddr控制器与所述ddr物理层的时钟域相互独立，无需同步ddr控制器与ddr物理层之间的时钟域，能够低成本解决ddr子系统的时钟域同步问题。

技术特征：

1.一种双数据率同步动态随机存储系统，其特征在于，所述系统包括ddr控制器、ddr物理层和dram存储颗粒，其中，所述ddr物理层通过dfi接口与所述ddr控制器连接并且通过dram接口与所述dram存储颗粒连接，所述ddr物理层包括第一时钟域模块，所述第一时钟域模块与所述ddr控制器的时钟频率相同，在ddr物理层的dfi接口设置异步fifo模块，所述异步fifo模块用于同步所述ddr控制器与所述ddr物理层之间的dfi信号。

2.根据权利要求1所述的系统，其特征在于，所述异步fifo模块包括第一异步fifo单元和第二异步fifo单元，

3.根据权利要求1所述的系统，其特征在于，所述ddr物理层包括第二时钟域模块，所述第二时钟域模块与所述第一时钟域模块的时钟频率不同，所述第二时钟域模块与所述dram存储颗粒的时钟频率相同，其中，

4.根据权利要求3所述的系统，其特征在于，所述ddr物理层包括时钟树平衡模块，其中，

5.根据权利要求3所述的系统，其特征在于，所述ddr控制器、所述第一时钟域模块与所述第二时钟域模块的时钟信号，分别按照预设时钟频率对同一锁相环信号进行分频得到。

6.一种双数据率同步动态随机存储方法，其特征在于，应用于根据权利要求1至5中任一项所述的双数据率同步动态随机存储系统，所述方法包括：

7.根据权利要求6所述的方法，其特征在于，所述异步fifo模块包括第一异步fifo单元和第二异步fifo单元，所述通过在ddr物理层的dfi接口设置的异步fifo模块同步所述ddr控制器与所述ddr物理层之间的dfi信号，包括：

8.根据权利要求6所述的方法，其特征在于，所述ddr物理层包括第二时钟域模块，所述第二时钟域模块与所述第一时钟域模块的时钟频率不同，所述第二时钟域模块与所述dram存储颗粒的时钟频率相同，其中，所述方法还包括：

9.根据权利要求8所述的方法，其特征在于，所述ddr物理层包括时钟树平衡模块，所述方法还包括：

10.根据权利要求8所述的方法，其特征在于，所述方法还包括：

11.一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器、通信接口和存储器通过通信总线完成相互间的通信；

12.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求6-10中任一项所述的双数据率同步动态随机存储方法。

技术总结
本公开提供一种双数据率同步动态随机存储系统及方法、设备及存储介质，所述系统包括DDR控制器、DDR物理层和DRAM存储颗粒，其中，所述DDR物理层通过DFI接口与所述DDR控制器连接并且通过DRAM接口与所述DRAM存储颗粒连接，所述DDR物理层包括第一时钟域模块，所述第一时钟域模块与所述DDR控制器的时钟频率相同，在DDR物理层的DFI接口设置异步FIFO模块，所述异步FIFO模块用于同步所述DDR控制器与所述DDR物理层之间的DFI信号，使DDR控制器与所述DDR物理层的时钟域相互独立，无需同步DDR控制器与DDR物理层之间的时钟域，能够低成本解决DDR子系统的时钟域同步问题。

技术研发人员：胡振波,彭剑英,袁伟,江滔
受保护的技术使用者：芯来智融半导体科技（上海）有限公司
技术研发日：
技术公布日：2024/1/15