用于识别半导体装置的共享外部电阻的存储器装置的设备及方法与流程

本发明大体上涉及半导体装置领域，且特别涉及用于识别半导体装置的共享外部电阻的存储器装置的设备及方法。

背景技术：

1、例如微计算机、存储器、门阵列及其它装置的半导体装置包含输入/输出引脚及用于经由总线、形成于板上的传输线等将数据传输到其它装置的输出电路。半导体装置内负责传输数据的电路包含例如输出缓冲区及驱动器。为具有最佳传输，传输装置的阻抗应匹配传输网络及接收装置的阻抗。

2、随着电子装置的操作速度增大，所传输信号的摆动减小。然而，随着所传输信号的信号摆动宽度减小，外部噪声的不利影响增大。如果在界面处存在阻抗失配，则外部噪声会影响输出信号的反射特性。阻抗失配尤其由外部噪声或供电电压上的噪声、温度及工艺变化造成。如果出现阻抗失配，则数据的传输速度减小，且来自半导体装置的数据可能变得失真。因此，在其中半导体装置接收失真数据的情况下，在读取所接收数据时可能由于设置/保持故障或错误而造成问题。

技术实现思路

1、本文中公开用于识别半导体装置的共享外部电阻的存储器装置的设备及方法。根据本公开的实施例的实例设备可包含：系统存储器控制器，其可提供命令及地址，且可进一步提供且接收数据；命令-地址总线；数据总线；以及半导体存储器，其耦合到所述命令-地址总线以从所述系统存储器控制器接收命令及地址且进一步耦合到所述数据总线以提供且接收数据。所述半导体存储器可包含：第一存储器装置群组，其耦合到可耦合到第一外部电阻的第一端子，且所述第一存储器装置群组进一步耦合到第一通信通道，其中所述第一存储器装置群组中的每一存储器装置可响应于在所述第一通信通道上接收的识别请求而设定相应识别标志；以及第二存储器装置群组，其耦合到可耦合到第二外部电阻的第二端子，且所述第二存储器装置群组进一步耦合到第二通信通道，其中所述第二存储器装置群组中的每一存储器装置可响应于在所述第二通信通道上接收的识别请求而设定相应识别标志。

2、根据本公开的实施例的另一实例设备可包含：第一端子；以及第一多个存储器装置，其耦合到所述第一端子且进一步耦合到第一通信通道。所述第一多个存储器装置中的每一存储器装置可包含：存储器单元阵列，其可存储数据；可编程终端组件，其包含阻抗；阻抗控制器，其耦合到所述第一通信通道及所述可编程终端组件且进一步耦合到所述第一端子，其中所述阻抗控制器可控制所述可编程终端组件的所述阻抗的校准；以及命令解码器，其可接收命令且提供控制信号以执行对应于所述命令的操作，其中所述命令解码器可进一步控制所述阻抗控制器以响应于识别模式的设定而将识别请求提供到所述第一通信通道，且可进一步响应于所述存储器装置从所述第一通信通道接收到所述识别请求而设定识别标志。

3、根据本公开的实施例的实例方法可包含以下步骤：设定多个存储器装置中的目标存储器装置的识别模式；以及检查所述多个存储器装置的相应识别标志以确定所述多个存储器装置中的哪些存储器装置已响应于设定所述多个存储器装置中的所述目标存储器装置的所述识别模式而设定所述相应识别标志。

4、根据本公开的实施例的另一实例方法可包含以下步骤：传输指示多个存储器装置中的目标存储器装置的识别模式的第一信号；接收指示所述多个存储器装置的相应识别标志的一或多个第二信号；以及至少部分地基于接收到所述一或多个第二信号而确定所述多个存储器装置中的哪些存储器装置已响应于第一信号而设定所述相应识别标志。

5、根据本公开的实施例的另一实例方法可包含以下步骤：响应于设定识别模式而将识别请求提供到多个存储器装置；设定识别标志；以及响应于接收到识别请求而提供所述识别标志的状态。

6、根据本公开的实施例的另一实例方法可包含以下步骤：在耦合到多个存储器装置的通信通道上接收识别请求；响应于所述识别请求而设定识别标志；以及响应于接收到识别请求而提供所述识别标志的状态。

技术特征：

1.一种方法，其包括：

2.根据权利要求1所述的方法，其中当所述封装在如下模式中操作时执行所述方法：与zq相关联的校准响应于命令而发生。

3.根据权利要求2所述的方法，其中所述命令包括所述zq校准命令。

4.根据权利要求1所述的方法，其中所述模式寄存器包括对应于操作数7到0op[7:0]的八(8)个位，且op[6]包括zq主装置的指示。

5.根据权利要求4所述的方法，其进一步包括：

6.根据权利要求4所述的方法，其进一步包括：

7.根据权利要求4所述的方法，其中op[6]的值具有默认值0以指示所述dram裸片中的一者不是zq主装置，或默认值被设置为1以指示所述dram裸片是zq主装置。

8.一种设备，其包括：

9.根据权利要求8所述的设备，其中所述存储器控制器读取包括对应于操作数7到0op[7:0]的八(8)个位的模式寄存器，且op[6]包括zq主装置的指示。

10.根据权利要求8所述的设备，其中所述存储器控制器进一步经配置以至少部分基于在op[6]处读取到逻辑值0而确定所述dram裸片或裸片不是所述zq主装置。

11.根据权利要求8所述的设备，其中所述存储器控制器进一步经配置以至少部分基于在op[6]处读取到逻辑值1而确定所述dram裸片或裸片是所述zq主装置。

12.根据权利要求8所述的设备，其中通过所述存储器控制器读取到的op[6]的值具有默认值0以指示所述dram裸片中的一者不是zq主装置，或具有默认值1以指示所述dram裸片是zq主装置。

13.根据权利要求8所述的设备，其中所述存储器控制器进一步经配置以在如下模式中操作所述封装：与zq相关联的校准响应于命令而发生。

14.一种方法，其包括：

15.根据权利要求14所述的方法，其中所述模式寄存器包括对应于操作数7到0op[7:0]的八(8)个位，且op[6]包括zq主装置的指示。

16.根据权利要求14所述的方法，其中所述dram裸片或裸片至少部分基于存储在op[6]处的逻辑值0而未被指定为所述zq主装置。

17.根据权利要求14所述的方法，其中所述dram裸片或裸片至少部分基于存储在op[6]处的逻辑值1而被指定为所述zq主装置。

18.一种设备，其包括：

19.根据权利要求18所述的设备，其中所述操作数的所述值为0指示所述dram装置不是zq主装置或所述操作数的所述值为1指示所述dram装置是所述zq主装置。

20.根据权利要求18所述的设备，其中所述操作数是操作数op[6]。

21.根据权利要求18所述的设备，其中所述dram装置经配置以执行响应于命令的所述终端阻抗的所述校准。

22.根据权利要求18所述的设备，其中所述模式寄存器包括对应于操作数7到0op[7:0]的八(8)个位。

23.根据权利要求18所述的设备，其中所述dram装置经配置以提供响应于模式寄存器读取命令的所述操作数的所述值。

24.根据权利要求18所述的设备，其中所述dram装置经配置以在多个dram装置之间仲裁所述共享外部电阻的使用。

25.一种方法，其包括：

26.根据权利要求25所述的方法，其中所述操作数的所述值为0指示所述dram装置不是zq主装置或所述操作数的所述值为1指示所述dram装置是所述zq主装置。

27.根据权利要求25所述的方法，其中所述操作数是操作数op[6]。

28.根据权利要求25所述的方法，其进一步包括：

29.根据权利要求28所述的方法，其进一步包括：

30.根据权利要求25所述的方法，其中所述模式寄存器包括对应于操作数7到0op[7:0]的八(8)个位。

31.一种设备，其包括

32.根据权利要求31所述的设备，其中所述操作数是0指示所述多个dram裸片中的dram裸片不是所述指定的dram裸片或所述操作数是1指示所述dram裸片是所述指定的dram。

33.根据权利要求31所述的设备，其中所述操作数是操作数op[6]。

34.根据权利要求31所述的设备，其中所述多个dram裸片经配置以执行响应于通过所述指定的dram裸片接收到的命令的终端阻抗的校准。

35.根据权利要求31所述的设备，其中所述模式寄存器包括对应于操作数7到0op[7:0]的八(8)个位。

36.根据权利要求31所述的设备，其中所述多个dram裸片经配置以响应于模式寄存器命令而提供所述操作数。

37.根据权利要求31所述的设备，其中所述指定的dram裸片或裸片经配置以在所述多个dram裸片之间仲裁共享外部电阻的使用。

技术总结
本发明涉及用于识别半导体装置的共享外部电阻的存储器装置的设备及方法。半导体装置的存储器装置可设定于识别模式，且将识别请求提供到耦合到共同通信通道的其它存储器装置。耦合到所述共同通信通道的所述存储器装置可共享例如用于校准所述存储器装置的相应可编程终端组件的外部电阻。接收所述识别请求的所述存储器装置设定相应识别标志，所述相应识别标志可被读取以确定哪些存储器装置与具有所设定的所述识别模式的所述存储器装置共享外部电阻。

技术研发人员：D·甘斯
受保护的技术使用者：美光科技公司
技术研发日：
技术公布日：2024/2/6