专利名称：输入缓冲器的制作方法
技术领域：
本发明涉及一种半导体装置，较确切地说是一种半导体装置的输入缓冲器。
在常规半导体装置中，由于其输入缓冲器会产生正比于输入电源电压增量的“高电平”输出电压，因而半导体装置表现出不稳定的性能。
图1示出了一个常规半导体装置的输入缓冲器。参照图1，输入缓冲器包含一个PMOS晶体管1(其源极接电源电压而栅极接启动信号EN)、一个PMOS晶体管2(其源极接PMOS晶体管1的漏极而栅极接输入信号IN)、一个NMOS晶体管3(其漏极接PMOS晶体管2的漏极、栅极接输入信号IN而源极接地)以及一个NMOS晶体管4(其漏极接NMOS晶体管3的漏极、源极接地而栅极接启动信号EN)。
前面提到的常规输入缓冲器的运行如下面所述。若启动信号EN处于“高”位，则NMOS晶体管4接通，从而产生一个“低”逻辑电平的输出信号(OUT)。若启动信号EN处于“低”位，则NMOS晶体管4关断而PMOS晶体管1接通，PMOS管2的源极因此升至“高”逻辑位。此时，若输入信号IN处于“高”位，则输入信号为“低”位;反之，若输入信号处于“低”位，则输出信号为“高”位。当启动信号EN和输入信号IN都低时，电源电压的起伏会经由PMOS晶体管1和2传输到输出端，从而引起输出信号起伏。因此，常规输入缓冲器有如下的弊端，即高电平的输出电压正比于电源电压的变动而起伏，当电源电压增加时更如此。
本发明的目的在于提供一种半导体装置的输入缓冲器，这种输入缓冲器的输出电压在高电平条件下甚至在电源电压升高时也不增高。
为实现此目的，本发明提供了一种半导体存储装置的输入缓冲器，它包含使用一个上拉晶体管和一个下拉晶体管来缓冲其输入信号的缓冲装置和连接在缓冲装置中的上拉晶体管与下拉晶体管之间以接收启动信号从而防止“高电平”输出电压随电源电压变动而起伏的补偿装置。
结合附图，从本发明的下列详细描述中，本发明的各种目的、特征、情况和优点将变得更为明显。在这些附图中，图1示出了常规半导体装置的输入缓冲器;
图2示出了本发明的半导体装置的输入缓冲器;
图3是图2中PMOS晶体管14在电源电压变动时的栅极电压变化特性图;
图4是常规输入缓冲器和本发明输入缓冲器的高电平输出电压特性对比图。
本发明的半导体装置输入缓冲器根据附图描述如下。
图2示出了本发明的半导体装置输入缓冲器。参照图2，输入缓冲器包含一个PMOS晶体管5(其源极接电源电压Vcc而栅极接收启动信号EN)、一个PMOS晶体管6(其源极接PMOS晶体管5的漏极而栅极接收输入信号IN)、一个NMOS晶体管7(其栅极接收输入信号IN而源极接地)、一个NMOS晶体管8(其栅极接收启动信号EN、源极接地而漏极接收NMOS晶体管7的漏极)、一个PMOS晶体管9(其源极接电源电压Vcc而栅极接收启动信号EN)、一个PMOS晶体管10(其源极接PMOS晶体管9的漏极而栅极和漏极彼此相接)、一个PMOS晶体管11(其源极接PMOS晶体管10的漏极而栅极和漏极彼此相接)、一个PMOS晶体管12(其源极接PMOS晶体管11的漏极而栅极和漏极彼此相接)、一个NMOS晶体管13(其栅极接电源电压Vcc、漏极接PMOS晶体管12的漏极而源极接地)以及一个PMOS晶体管14(其源极接PMOS晶体管6的漏极、栅极接PMOS晶体管12的漏极而漏极接NMOS晶体管7的漏极)。
在输入缓冲器的上述结构中，PMOS晶体管9、10、11、12和14以及NMOS晶体管13是用于防止电源电压变化引起“高电平”态输出电压的起伏。
上述输入缓冲器结构的运行如下所述。
首先，由于NMOS晶体管13总是处于“接通”状态，PMOS晶体管14也就保持“接通”。若启动信号EN变低，则PMOS晶体管5接通而NMOS晶体管8关断。因此，输入信号IN被PMOS晶体管6和NMOS晶体管7反相并缓冲，以被输出。此外，PMOS晶体管9接通，使PMOS晶体管14的栅极电压线性上升。因此，PMOS晶体管14的沟道开通情况成为可控，以便输出信号的“高电平”态可被调节。
换言之，根据本发明，输入缓冲器是在启动信号的控制下被启动的，而且，在输入缓冲器的上拉晶体管和下拉晶体管之间接有一个其沟道开通情况可根据电源电压来调节的晶体管。
图3是图2中PMOS晶体管14栅极电压随电源电压变化的曲线。图3的横坐标表示电源电压(Vcc)而纵坐标表示PMOS晶体管14的栅极电压。当电源电压由3V增加到7V时，PMOS晶体管14的栅极电压由零V线性上升到2V。PMOS晶体管14(图2)被调整到只在低于设定电压时才运行(导通)而在高于设定电压时关断，以便输出信号的“高电平”条件能够被控制。
图4示出了高电平输出电压对电源电压的特性曲线。此处横坐标表示电源电压(0V到7V)而纵坐标表示输出“高电平”电压条件(0V到3V)。参考字母A表示常规输入缓冲器的特性，其中高电平输出正比于电源电压的增加而线性增加。参考字母B表示本发明的输入缓冲器的特性，其中输出电平在电源电压超过设定值时保持恒定。
可见，本发明的半导体装置输入缓冲器能够在电源电压变动时稳定输出高电平电压的特性。
虽然根据本发明的实施例已详细地描述了本发明，但对本技术领域的技术人员来说，显然可以在不超越所附权利要求规定的构思和范围的条件上实现各种形式上和细节上的改变。
权利要求
1.一种输入缓冲器，它包含具有用于缓冲其信号的一个上拉晶体管和一个下拉晶体管的缓冲装置；接收启动信号用以启动上述缓冲装置的启动装置；以及用于接收启动信号以防止高电平输出电压随电源电压改变而起伏而连接在上述缓冲装置中的上述上拉晶体管和上述下拉晶体管之间的补偿装置。
2.按照权利要求1所述的输入缓冲器，其中所述的启动装置包含一个第一PMOS晶体管，其源极接电源电压，栅极接收上述启动信号而漏极接上述上拉晶体管的源极;以及一个第一NMOS晶体管，其栅极接收上述启动信号，源极接地而漏极接上述下拉晶体管的漏极。
3.按照权利要求2所述的输入缓冲器，其中所述的补偿装置包含一个第二PMOS晶体管，其源极接电源电压而栅极接收上述启动信号;一个第三PMOS晶体管，其源极接上述第二PMOS晶体管的漏极而栅极与漏极彼此相接;一个第四PMOS晶体管，其源极接上述第三PMOS晶体管的漏极而栅极与漏极彼此相接;一个第五PMOS晶体管，其源极接上述第四PMOS晶体管的漏极而栅极与漏极彼此相接;一个第二NMOS晶体管，其栅极接电源电压，漏极接上述第五PMOS晶体管的漏极而源极接地;以及一个第六PMOS晶体管，其源极接上述上拉晶体管的上述漏极，栅极接上述第五PMOS晶体管的上述漏极而漏极接上述下拉晶体管的上述漏极。
4.一种输入缓冲器，它包含使用一个上拉晶体管和一个下拉晶体管来缓冲其输入信号的缓冲装置;以及连接在上述缓冲装置中的上述上拉晶体管和上述下拉晶体管之间的补偿装置，用于接收启动信号以防止高逻辑电平输出电压随电源电压改变而起伏。
5.按照权利要求4所述的输入缓冲器，其中所述的补偿装置包含一个第一PMOS晶体管，其源极接电源电压而栅极接收上述启动信号;一个第二PMOS晶体管，其源极接上述第一PMOS晶体管的漏极而栅极与漏极彼此相接;一个第三PMOS晶体管，其源极接上述第二PMOS晶体管的漏极而栅极与漏极彼此相接;一个第四PMOS晶体管，其源极接上述第三PMOS晶体管的漏极而栅极与漏极彼此相接;一个NMOS晶体管，其栅极接电源电压，漏极接上述第四PMOS晶体管的漏极而源极接地;以及一个第五PMOS晶体管，其源极接上述上拉晶体管的上述漏极，栅极接上述第四PMOS晶体管的上述漏极而漏极接上述下拉晶体管的上述漏极。
全文摘要
本发明的输入缓冲器包括一个使用一上拉晶体管和一下拉晶体管以缓冲输入信号的缓冲装置和一个连接在用于缓冲装置中的上拉晶体管与下拉晶体管之间用于接收启动信号以防止输出高电平电压因电源电压变动而起伏的补偿器。因此能够防止由电源电压变动所引起的高逻辑电平输出电压的起伏。
文档编号G11C11/409GK1086360SQ9311965
公开日1994年5月4日 申请日期1993年10月29日 优先权日1992年10月29日
发明者韩圣禛, 郭忠根 申请人:三星电子株式会社