专利名称：基于同步复原数据的串行并行变换方法及装置的制作方法
技术领域：
本发明涉及根据同步信号对信息数据进行串行-并行变换的方法及其装置，更详细的说，涉及一种在再现系统所用的磁带、磁盘等记录媒体中即使在空间波发射等信号接收系统中发生同步信号差错的情况下，也能对信息数据正确地进行串行-并行变换的方法及其装置。
随着半导体技术的发展，不仅音频信号甚至宽频带视频信号的数字信号处理也成为可能，随着记录媒体和记录技术的提高，还可能出现全数字信号处理系统。在全数字信号处理系统把一面接收一面将从记录媒体上读取的信息信号根据与该信息信号同时收到并读取的同步信号进行串行-并行变换的情况下，如果发生同步信号差错时，就可能出现所收到并读取的信息信号不能正确地进行串行-并行变换的问题。下面结合标准数字(StandardDigitalSD)VTR系统说明由于差错而不能正确检出同步信号的情况的例子。
为了产品间的互换，许多生产民用数字VCR的公司之间存在关于SD-VCR规格的协议，按照这种SD-VCR规格，音频信号和视频信号调制后，分别用41.85MHZ的串行时钟按比特串的形态记录在磁道上的音频区段和视频区段上。视频信号和音频信号被记录在磁带上之前，要先进行用来减少差错发生的纠错编码和频道调制。迄今为止，虽然已开发的频道调制方法有多种，但是SD-VCR使用的是24/25调制方式。24/25调制方法是在纠错编码得到的3字节(24比特)的并行数据中插入一个其它用途比特，再变换为25字节，所插入的1比特数据根据条件其值为“0”或“1”。这样的调制已披露于美国专利US5,142,421号的“DEVICE FOR RECORDING ADIGITAL INFORMATION SIGNAL ON A RECORD CARRIER”之中。
经过24/25调制的数据按照SD-VCR的规格被变换为串行数据，然后按照比特串形态记录在磁带上，重放时，把这种串行数据进行串行-并行变换(下称S/P变换)使之成为并行数据。这种S/P变换的基准是比特串内的同步信号，根据从比特串中检出的同步信号进行数据的S/P变换。如果这种S/P变换进行得不正确，就不能正确进行下面的25/24解调。
图1是与SD-VCR有关的现有技术的数据S/P变换装置的方框图。
图1的同步信号检测器10从按比特串形态重放的串行数据中检出同步信号，并行时钟发生器12以所检出的各同步信号为基准对串行时钟进行25分频，从而形成并行时钟。S/P变换器14用由串行时钟的25分频所得到的并行时钟把串行数据变换为25比特的并行数据，所变换成的并行数据经过由后级的25/24解调器(未示出)进行的解调过程。
可是，由于数据记录在磁带上时伴随发生的磁变换、磁带运行等主要原因有可能会发生误差，这种误差又会误放同步信号。
图2A～图2B是说明数据S/P变换时可能发生的同步信号差错的类型的示图，图2A所表示的是规则地记载在磁道上的同步信号(表示为口)中的用箭头表示的第2同步信号本身出现了异常，而在该部分没有重放应该放的同步信号的情况。图2B所表示的是规则地记载在磁道上的同步信号(表示为口)间的数据发生了异常(在图面上用箭头表示)，而把错误的数据误认为同步信号，在同步信号间检出伪同步信号(伪Sync)的情况。
在SD-VCR正确重放所记录的数据时，这种同步信号会造成致命的影响，但是，图1的装置所示的现有技术的缺点是同步信号中所发生的差错不能予以纠正。
本发明的目的是提供解决上述的缺点而提出的技术方案，其目的是提供一种在应该重放的同步信号未作为同步信号重放的情况和不是同步信号的信号而被作为同步信号重放的情况下均能够正确地复原S/P变换的同步信号的方法。
本发明的其他目的是提供一种采用上述方法的装置。
为实现本发明的上述目的，所提供的根据串行数据信号内的同步信号对所述串行数据信号进行串行-并行变换的方法包括根据已经设定的同步图形检出串行数据信号内的同步信号的步骤(a)；分别地确认具有由前述的步骤(a)检出的各个同步信号是否是与各个原来的同步信号同一串行数据信号位置的真同步信号的步骤(b)；从串行数据信号中去除被前述步骤(b)判断为不是真同步信号的伪同步信号的步骤(c)；以及用步骤(c)的串行数据信号内的同步信号产生为进行该串行数据信号的串行-并行变换的时钟信号的步骤(d)。
为实现本发明的其他目的，所提供的根据串行数据信号内的同步信号对所述串行数据信号进行串行-并行变换的装置包括信号输入端、根据已经设定的同步图形分别地确认通过所述信号输入端所输入的串行数据信号内的各个同步信号是否是具有与各个原来的同步信号同一位置的真同步信号的真同步信号确认装置、从串行数据信号中去除由所述的真同步信号确认装置判断为不是真同步信号的伪同步信号的伪同步信号去除装置以及用从所述伪同步信号去除装置输出的串行数据信号内的同步信号产生用来对该串行数据信号进行串行-并行变换的时钟信号的时钟信号发生器。
以下根据附图进一步详细说明实现本发明的优选实施例。
图1是现有技术的数据S/P变换装置的方框图。
图2A～B是说明在数据的S/P变换时可能发生的同步信号差错的类型的断面图。
图3是按照本发明的优选实施例的用于SD-VCR的串行数据S/P变换装置的方框图。
图4是按照本发明的其他优选实施例的用于SD-VCR的串行数据S/P变换装置的方框图。
图5是图3和图4所示的真同步信号确认器的详细方框图。
图6A～B是从图5的真同步信号确认器输出的同步信号启动脉冲的类型图。
在说明本发明的实施例之前，首详细说明与同步信号有关的SD-VCR的规格说明如。
SD-VCR规格的视频磁带的各个磁道按ITI(插入和寻址信息)区段、音频区段、视频区段和副代码区段的顺序记录数据。以音频区段和视频区段的情况为例，各区段有两个相互间隔50比特的前导同步信号(Pre-Sync)，其后是各自具有750比特的数据同步数据块，各数据同步数据块在其前段有同步信号，也就是说，各数据同步数据块包含有750比特的同步信号。而且，各区段内的最初的数据同步数据块和第2前导同步信号之间的间隔是50比特。若查看这种SD-VCR的数据S/P变换的话，由与同步信号同步的串行时钟的25分频所得到的并行时钟使串行数据并行化，其结果是750比特的数据同步数据块得到30组以25比特为单位的被并行化的数据。在此，并行时钟的频率是41.85MHZ。
图3所表示的是用按照本发明的优选实施例的SD-VCR从磁带(未示出)上所得到的串行数据的S/P变换装置。
把串行数据和并行时钟加到真同步信号确认器40，由它检出串行数据内的同步信号，根据图5来说明这种真同步信号确认器40的构成和动作。同步信号检测器410根据按照SD-VCR的规格所设定的同步图形与串行数据内的同步信号的数据进行比较检出同步信号，把所检出的同步信号送到同步信号决定器411，同步信号决定器411确认所检出的同步信号是否是具有与原来的同步信号同一位置的真同步信号，这样，同步信号决定器411根据所检出的至少一个同步信号的检出位置来决定其以后的至少一个同步信号的位置。以视频区段和音频区段的情况为例，同步信号决定器411根据最初检出的前导同步信号和SD-VCR规格来决定下一个前导同步信号的位置，如果同步信号在所决定的位置上，则同步信号决定器411就把该位置确定为真同步信号的位置。同步信号决定器411产生对应于所确定的位置的控制信号，并把它提供给同步信号启动脉冲发生器412，该同步信号启动脉冲发生器412按照所确定的位置产生同步于检出串行数据上的后续同步信号的位置，且有一定宽度的同步信号启动脉冲。在视频区段或音频区段的情况下，第2前导同步信号和紧接其后的数据同步数据块之间具有50比特的间隔，因此，同步信号启动脉冲发生器412就产生适宜于该数据结构的同步信号。同步信号的宽度由SD-VCR规格中的同步信号所具有的数据量来决定。
图6A～图6B是与说明真同步信号确认器40的动作有关的波形图的例子。
图6A是用同步信号决定器411在与最初的前导同步信号间隔50比特处确认两次的同步信号(前导同步信号和同步信号)的情况，这种情况下的同步信号启动脉冲(Sync.E)在同步信号区间是“高电平”，在第1同步信号区间变为“低电平”，其后间隔750比特重复一个几比特的“高电平”窗口。
图6B是由于经过50比特间隔未正确重放前导同步信号而同步信号确认器411在下一个同步信号中的750比特间隔内确认两个同步信号的情况，同步信号启动脉冲(Sync.E)从最初的同步信号到750比特间隔的第2同步信号是“高电平”，而从750比特间隔的第2同步信号处变为“低电平”，所以，其后每间隔750比特重复一个几比特的“高电平”窗口。因此，同步信号启动脉冲在“高电平”区间内存在的同步信号是真同步信号，其他的同步信号是750间隔内不存在的伪同步信号。
如果把由真同步信号确认器40所产生的同步信号启动脉冲提供给伪同步信号去除器50，被施加了串行数据和串行时钟的伪同步信号去除器50就把串行数据中的真同步信号确认器40提供给的同步信号启动脉冲被施加期间的数据输出到仿真同步信号插入器60，由伪同步信号去除器50除去由于差错而被误认为同步信号的伪同步信号。在根据SD-VCR规格应该有同步信号的位置上没有真同步信号的情况下，被提供有串行时钟和伪同步信号去除器50的输出数据的仿真同步信号插入器60就在该位置上插入仿真同步信号。S/P变换器30按照来自并行时钟发生器20的并行时钟把串行数据并行化，25/24解调器(未示出)解调由S/P变换器30输出的并行数据。
图4是按照本发明的其他实施例SD-VCR的从磁带(未示出)得到的串行数据的S/P变换装置，图4中，因为具有与图3同一编号的方块执行与图3的对应方块相同的功能，所以省略其具体的说明。
图4的并行时钟发生器80根据从伪同步信号去除器50输出的数据(即真同步信号)产生并行时钟，图4所示的并行时钟发生器80与图3所示的并行时钟发生器20相比功能上的不同点是并行时钟发生器80不使用按照SD-VCR规格的全部同步信号产生并行时钟，而是用为检出差错同步信号的真同步信号来产生并行时钟，并行时钟发生器80以由伪同步信号去除器50输出的真同步信号为基准产生把串行时钟进行25分频后的并行时钟。S/P变换器30用来自并行时钟发生器80的并行时钟对串行数据进行并行化。在用图4所示的并行时钟发生器80所产生的并行时钟对数据进行并行化的情况下，因为与按照SD-VCR的规格所决定的位置不同步，所以会发生一个数据同步数据块超过按照SD-VCR决定的数据量的情况。以视频区段或音频区段为例，当在不用输入到并行时钟发生器80的同步信号重放应该重放同步信号的部分，而有一个被省掉的同步信号的情况下，S/P变换器30的输出会发生一个并行同步信号为60组25比特的并行数据的情况，为解决这个问题，使用了并行同步信号检测器70和仿真同步信号插入器90，并行同步信号检测器70从与S/P变换器30输出的并行数据中的加到并行时钟发生器80的并行时钟同步的位置检出并行同步信号，并根据内存的SD-VCR规格的同步信号位置来判断未检出差错的同步信号的位置。而且，并行同步信号检测器70输出与未检出差错的同步信号的位置同步的并行同步信号。仿真同步信号插入器90把从并行同步信号检测器70送来的并行同步信号插入到由S/P变换器30供给的并行数据内的恰当位置，该同步信号的插入位置由从并行时钟发生器80输出的并行时钟来决定，因此，从仿真同步信号插入器90输出的并行数据的每个并行同步信号有30组25比特的经并行化的数据(25×30＝750)。
如上所述，按照本发明的方法及装置不仅在同步信号未检出差错的情况下能安全地进行串行-并行变换，而且，即使把不同于差错的数据误检为同步信号的情况下也能安全地进行串行-并行变换。通过把同步信号插入到在同步信号的插入位置上未正确检出同步信号的位置，就能够正确地进行SD-VCR所用的25/24解调过程。
权利要求
1.一种根据串行数据信号内的同步信号对所述串行数据信号进行串行-并行变换的方法，包括根据已经设定的同步图形检出串行数据信号内的同步信号的步骤(a)；分别地确认具有由前述的步骤(a)检出的各个同步信号是否是与各个原来的同步信号同一串行数据信号位置的真同步信号的步骤(b)；从串行数据信号中去除被前述的步骤(b)判断为不是真同步信号的伪同步信号的步骤(c)；以及用步骤(c)的串行数据信号内的同步信号产生为进行该串行数据信号的串行-并行变换的时钟信号步骤(d)。
2.根据权利要求1的数据串行-并行变换方法，其特征在于所述步骤(b)包括根据由所述步骤(a)检出的至少一个同步信号的检出位置决定其后的至少一个同步信号检出位置的步骤(ba1)；检出由步骤(ba1)决定的同步信号的检出位置上的同步信号的步骤(ba2)；若用所述步骤(ba2)的执行结果检出同步信号，把步骤(ba1)检出的同步信号的位置决定为真同步信号的步骤(ba3)。
3.根据权利要求2的数据串行-并行变换方法，其特征在于所述步骤(c)根据所述被决定的真同步信号去除伪同步信号。
4.根据权利要求1的数据串行-并行变换方法，其特征在于所述步骤(d)进一步包括用所述步骤(c)的串行数据信号内的真同步信号把仿真同步信号插入到未检出差错的真同步信号的串行数据内的恰当的位置上的步骤。
5.根据权利要求1的数据串行-并行变换方法，其特征在于所述串行数据信号是按照标准数字磁带录象机的规格记录和重放的信号。
6.一种根据串行数据信号内的同步信号对所述串行数据信号进行串行-并行变换的装置，包括信号输入端、根据已经设定的同步图形分别地确认通过所述信号输入端所输入的串行数据信号内的各个同步信号是否是具有与各个原来的同步信号同一位置的真同步信号的真同步信号确认装置、从串行数据信号中去除由所述的真同步信号确认装置判断为不是真同步信号的伪同步信号的伪同步信号去除装置、以及用从所述伪同步信号去除装置输出的串行数据信号内的同步信号产生为进行该串行数据信号的串行-并行变换的时钟信号的时钟信号发生装置。
7.根据权利要求6的数据串行-并行变换装置，其特征在于所述真同步信号确认装置包括根据同步图形检出串行数据信号内的至少两个同步信号的同步信号检测器、根据由所述同步信号检测器检出的所述至少两个同步信号间的间隔与已经设定的间隔的比较结果决定被比较的所述至少两个同步信号是否是真同步信号的同步信号决定器、根据所述被决定了的真同步信号的位置在每一个原来的同步信号所处的位置上产生具有一定宽度的启动脉冲信号的脉冲信号发生器。
8.根据权利要求7的数据串行-并行变换装置，其特征在于在从所述脉冲信号发生器施加启动脉冲信号期间，把通过所述串行数据信号输入端施加的串行数据信号输出到所述时钟发生装置。
9.根据权利要求6的数据串行-并行变换装置，其特征在于所述伪同步信号去除装置根据所述被决定了的真同步信号的所在位置去除伪同步信号。
10.根据权利要求6的数据串行-并行变换装置，其特征在于进一步包括用从所述伪同步信号去除装置输出的串行数据内的真同步信号把仿真同步信号插入到未检出差错的真同步信号的串行数据信号内的恰当位置，并把插入了仿真同步信号的串行数据供给所述时钟发生装置的仿真同步信号插入装置。
11.一种根据串行数据信号内的同步信号对所述串行数据信号进行串行-并行变换的装置，包括同步信号内的串行数据信号的输入端、根据已经设定的同步图形分别地确认通过所述信号输入端所输入的串行数据信号内的各个同步信号是否是具有与各个原来的同步信号同一位置的真同步信号的真同步信号确认装置、从串行数据信号中去除由所述的真同步信号确认装置判断为不是真同步信号的伪同步信号的伪同步信号去除装置、以及用从所述伪同步信号去除装置输出的串行数据信号内的同步信号产生为进行该串行数据信号的串行-并行变换的时钟信号的时钟信号发生装置。
12.根据权利要求11数据串行-并行变换装置，其特征在于所述真同步信号确认装置包括根据同步图形检出串行数据信号内的至少两个同步信号的同步信号检测器、根据由所述同步信号检测器检出的所述至少两个同步信号间的间隔与已经设定的间隔的比较结果决定所比较的所述至少两个同步信号是否是真同步信号的同步信号决定器、根据所述被决定了的真同步信号的位置在每一个原来的同步信号所处的位置上产生具有一定宽度的启动脉冲信号的脉冲信号发生器。
13.根据权利要求12的数据串行-并行变换装置，其特征在于所述被检出的所述至少两个同步信号是按照SD-VCR规格的视频区段内的前导同步信号。
14.根据权利要求12的数据串行-并行变换装置，其特征在于所述被检出的所述至少两个同步信号是按照SD-VCR规格的音频区段内的前导同步信号。
15.根据权利要求12的数据串行-并行变换方法，其特征在于在从所述脉冲信号发生器施加启动脉冲信号期间，把通过所述串行数据信号输入端施加的串行数据信号输出到所述时钟发生装置。
16.根据权利要求11的数据串行-并行变换装置，其特征在于进一步包括用从所述伪同步信号去除装置输出的串行数据内的真同步信号把仿真同步信号插入到未检出差错的真同步信号的串行数据信号内的恰当位置，并把插入了仿真同步信号的串行数据供给所述时钟发生装置的仿真同步信号插入装置。
17.根据权利要求11的的数据串行-并行变换装置，其特征在于进一步包括根据由所述时钟发生装置所产生的时钟信号对通过所述输入端施加的串行数据信号进行串行-并行变换的串行-并行变换器、从由所述串行-并行变换器输出的串行数据信号检出真同步信号的同步信号检出器、和用由所述同步信号检出器所检出的真同步信号把仿真同步信号插入到未检出差错的真同步信号的并行数据信号内的恰当位置，并把输出插入了仿真同步信号的并行数据的仿真同步信号插入装置。
全文摘要
本发明的串行-并行变换的装置包括信号输入端、根据已经设定的同步图形个别地确认通过所述信号输入端所输入的串行数据信号内的各个同步信号是否是具有与各个原来的同步信号同一位置的真同步信号的真同步信号确认装置、从串行数据信号中去除伪同步信号的伪同步信号去除装置以及用从所述伪同步信号去除装置输出的串行数据信号内的同步信号产生为进行该串行数据信号的串行-并行变换的时钟信号的时钟信号发生器。
文档编号G11B20/10GK1142111SQ9610573
公开日1997年2月5日 申请日期1996年2月27日 优先权日1995年2月27日
发明者金柄秀 申请人:三星电子株式会社