修复内存装置的制造方法
【专利说明】
【背景技术】
[0001]为了存储与计算机系统的各种操作有关的数据，计算机系统中通常使用半导体内存装置。该内存装置可以被封装为半导体封装中的单元以形成“内存芯片”，并且若干这种芯片可以以模块(例如，双列直插内存模块(DIMM))的形式装配在一起，使得若干模块可以形成例如计算机系统的系统内存。通常，为了访问特定内存装置，控制信号、数据信号和地址信号被提供到该装置的外部端子并且由计算机系统的内存控制器产生。
[0002]作为示例，内存装置的一个类型是同步动态随机存取存储器(SDRAM)，其对控制信号、数据信号和地址信号作出响应，控制信号、数据信号和地址信号是与时钟信号同步的信号。就此而言，对于SDRAM内存装置而言，使用时钟信号的上升坡度和/或下降坡度向该装置以及从该装置传递数据信号。对于单倍数据速率SDRAM来说，时钟信号的每个周期可以对该数据进行一次钟控。对于双倍数据速率(DDR)SDRAM内存装置来说，可以在时钟信号的上升沿和下降沿对数据进行钟控，因此相对于单倍速率SDRAM而言产生数据速率的二倍。
【附图说明】
[0003]图1是根据示例实现方式的计算机系统的示意图。
[0004]图2和图6是根据示例实现方式的描述用于修复半导体内存装置的方法的流程图。
[0005]图3是根据示例实现方式的用于在半导体内存装置已在计算机系统中投入实际使用之后修复该装置的体系结构的图。
[0006]图4是根据示例实现方式的半导体内存装置的示意图。
[0007]图5是根据示例实现方式的图4的半导体内存装置的内存修复服务寄存器和逻辑单元的示意图。
【具体实施方式】
[0008]本文公开的方法和系统用于在半导体内存装置(例如，置于半导体封装内的双倍数据速率(DDR)同步动态随机存取存储器(SDRAM))已在计算机系统中投入使用(本文中被称为“实际使用(in-service)”)后修复该装置。就此而言，尽管在内存装置被售出和投入实际使用之前，该装置的制造商可以对该装置执行各种测试并且可以执行修复，但该装置的一个或多个内存单元可能此后变得有缺陷，和/或缺陷单元可能未被制造商检测到。因此，在使用特定内存装置期间，计算机系统可以确定特定行或列的一个或多个内存单元是有缺陷的。
[0009]如本文所公开的，计算机系统的处理器可以访问实际使用中的内存装置，以便执行实际使用中的修复来将包括缺陷单元的行或列重映射到内存装置内的空闲行或列，使得系统的部件可以随后在不知道重映射(即，用于访问空闲单元的地址与缺陷单元的地址相同)的情况下访问被重映射的内存位置。此外，如本文所公开的，内存装置的空闲行/列重映射电路可以是在内存装置投入实际使用之前可由内存装置的制造商(例如，经由测试端口)访问的相同电路。因此，使用内存装置的内部空闲行/列重映射电路，在该内存装置在计算机系统中投入实际使用前和投入实际使用后都可以修复该内存装置。
[0010]作为更具体的示例，图1描述根据示例实现方式的计算机系统10。通常，计算机系统10是由实际硬件和软件(即，机器可执行指令)组成的物理机器。就此而言，计算机系统10包括一个或多个中央处理单元(CPU) 20 (图1中示出一个CPU 20);并且，每个CPU20可以包括一个或多个处理核心24。
[0011]就此而言，CPU 20可以被封装在特定半导体封装内，该特定半导体封装被构建为经由关联的连接器或插槽机械地和电气地安装到计算机系统10的主板上。以这种方式，插槽被构建为容纳该半导体封装的至少一部分(包含该封装的电触点)，并且插槽具有用于将该半导体封装固定在插槽上的机械特征。作为更具体的示例，根据示例实现方式，CPU 20可以包含在表面安装封装中，该表面安装封装具有栅格阵列封装(LGA)以与该容纳插槽的对应针脚形成电连接。根据进一步的实现方式，可以使用其它半导体封装。
[0012]如上面提到的，CPU 20包括一个或多个处理核心24，即被构建为执行机器可执行指令的处理核心，机器可执行指令如(作为示例)微代码、固件(例如基本输入/输出系统(B1S))、应用程序指令、操作系统指令等。对于图1的示例而言，CPU 20包括多个处理核心24。此外，根据示例实现方式，计算机系统10使用非一致内存体系结构(NUMA)，在非一致内存体系结构(NUMA)中每个CPU20包括内存控制器28，以便从计算机系统10的内存读取数据和向计算机系统10的内存写入数据。
[0013]对于图1中示出的特定示例而言，CPU 20的内存控制器28可以访问一个或多个内存模块50 (例如图1中描述的多个内存模块50)，并且每个内存模块50可以包括一个或多个半导体内存装置60。作为示例，根据示例实现方式，特定内存装置60可以是双倍数据速率(DDR)同步动态随机存取存储器(SDRAM)设备。
[0014]如由图1的示例性内存装置60-1所描述的，内存装置60可以包括一个或多个空闲内存单元80，一个或多个空闲内存单元80允许内存装置60内的电路将内存装置60-1的缺陷单元与空闲内存单元80互换，以便有效取代缺陷内存单元来修复内存装置60。就此而言，除了在该内存封装的主内存单元阵列中存储数据的那些行和列之外，内存装置60还可以包括至少一个附加空闲行和/或列。在制造商在将内存装置60投入实际使用之前测试内存装置60期间，通过制造商的测试设备，制造商可以确定装置60的一个或多个特定单元是有缺陷的。当发生这种情况时，制造商可以使用内存装置60的测试端口或配置接口 64来编程内存装置60，以将包括缺陷单元的列或行内部地重映射至空闲行或列，使得具有以缺陷行或列为目标的地址的内存操作被路由至替代行或列(该替代行或列现在代替那个地址)。由于重映射对于内存装置60来说是内部的，所以通常位于内存装置60外部的计算机系统10的部件意识不到内存装置60的这种修复。
[0015]同样地，如图1中所描述的，在半导体内存装置60已经被投入实际使用并因此已经被安装在计算机系统10中以后，CPU 20可以将内存装置60中的一个或多个特定单元识别为有缺陷。以这种方式，尽管计算机系统10可以使用基于纠错码(ECC)的纠正和检测，但是通过基本输入/输出系统(B1S) 34 (例如)的执行，CPU 20可以认为内存装置60的一个或多个特定单元是有缺陷的。例如，将特定内存单元标记为有缺陷可以是相同单元发生重复错误和/或在B1S 34的指导下由CPU 20执行的用以识别缺陷单元的特定测试的结果。当识别出一个或多个缺陷单元时，CPU 20可以访问制造商可用的相同空闲单元80内部重映射电路，以修复内存装置60。
[0016]就此而言，如本文所公开的，内存装置60包括控制单元70，控制单元70可以由CPU 20访问，以修复半导体内存装置60。根据示例实现方式，控制单元70是在内存装置60的实际正常使用期间为了向该内存装置的主存储阵列或库(bank)写入数据和从内存装置的主内存阵列或库读取数据而用于接收被传递至内存装置60的命令的相同单元。但是，当控制单元70辨认出指定的实际使用中修复命令时，控制单元70将伴随地址(其伴随相同总线操作中的命令)存储为缺陷行或列的地址。使用该地址，内存装置60可以随后使用由制造商为实际使用中修复而使用的相同空闲替代电路，来将缺陷行或列重映射至空闲行或列，使得以缺陷行或列为目标的总线操作现在以替代的空闲行或列为目标。
[0017]在计算机系统10的其它特征中，计算机系统10可以包括各种其它软件和硬件装置，这包括图1中未示出的一些软件和硬件装置。就此而言，图1仅是计