电路的制作方法

电路的制作方法
【专利摘要】本发明涉及电路。根据一个实施例，描述了一种电路，该电路包括：被配置为从第一状态切换到第二状态的电路部件，该电路部件包括节点，当电路部件从第一状态切换到第二状态时，节点的电势变化了预定电压；线路，该线路与节点耦合，其中，电路部件从第一状态到第二状态的切换从线路汲取预定电荷或者将预定电荷注入到线路中；电容器，该电容器耦合至线路；以及补偿电路，该补偿电路被配置为生成预定倍数的所述预定电压，并且被配置为通过利用所述倍数的预定电压驱动电容器来对从线路汲取的电荷或者注入到线路中的电荷进行补偿。
【专利说明】
电路
技术领域
[0001] 本公开内容涉及电路，例如存储器感测放大器(sense amplifier)电路。
【背景技术】
[0002] 感测放大器在存储阵列领域中用作为检测单元(cell)状态的感测元件。存在对诸 如减小延迟和减小功率之类的性能改进的日益增长的需求。动态精度已经成为了感测精度 的最具限制性的因素。例如，当从空闲模式开始读操作时，感测放大器必须迅速从电源安全 模式(power safe mode)转移到高性能模式，并且这种转变所隐含的延迟和误差影响了感 测放大器的整体性能。因此，允许从电源安全模式到操作模式的快速切换的感测放大器电 路和用于其它应用的类似的电路是期望的。
[0003] 根据一个实施例，提供了一种电路，该电路包括被配置为从第一状态切换到第二 状态的电路部件，该电路部件包括节点，当电路部件从第一状态切换到第二状态时，该节点 的电势变化了预定电压;线路，该线路与该节点耦合，其中，电路部件从第一状态到第二状 态的切换从线路汲取预定电荷，或者将预定电荷注入到线路中；电容器，该电容器与线路耦 合；以及补偿电路，该补偿电路被配置为生成预定倍数的预定电压，通过利用该倍数的预定 电压驱动电容器来对从线路汲取的电荷或者注入到线路中的电荷进行补偿。
【附图说明】
[0004] 在附图中，类似的附图标记通常指代贯穿不同视图的相同部分。附图并不是必须 按比例的，相反，通常着重于描绘本发明的原理。在以下描述中，参照以下附图描述了各个 方面，在附图中：
[0005] 图1示出了存储器的布置。
[0006] 图2示出了感测放大器的布置。
[0007] 图3示出了描绘图2中示出的感测放大器的布置的偏置线路上的回踢噪声的图。
[0008] 图4示出了描绘在针对图2中示出的感测放大器的布置的偏置线路使用缓冲电容 器的情况下的行为的图。
[0009] 图5示出了根据实施例的电路。
[0010] 图6示出了根据实施例的感测放大器的电路分支。
[0011] 图7示出了根据实施例的感测放大器布置。
【具体实施方式】
[0012] 以下【具体实施方式】参考了通过描绘的方式示出具体细节和可以实施本发明的本 公开内容的方面的附图。在不脱离本发明的范围的情况下，可以使用其它方面，并可以作出 结构、逻辑、以及电气改变。本公开内容的各个方面并不是必须互相排斥，因为本公开内容 的某些方面可以与本公开内容的一个或多个其它方面进行组合以形成新的方面。
[0013]图1示出了存储器的布置100。
[0014]存储器的布置100示出了包括存储单元102的存储阵列101，其中，每个存储单元 102具有连接到字线104的栅极103以及具有源极和漏极，并且存储单元102在两条互补的位 线105之间与其源极和漏极相连接。
[00?5]例如，中间的存储单元102向右连接到位线BL，并且向左连接到位线/BL。为读出该 存储单元102,位线/BL连接到电容器106(其另一端子连接到地)并连接到感测放大器107的 第一输入端。取决于中间的存储单元102的状态（即，取决于其储存逻辑0还是逻辑1)，经过 单元的电流I单元(Ic^ii)具有较高的值或较低的值，并且电容器106被加载至较高的电压或较 低的电压(在特定时间内）。感测放大器107例如通过将该电压与感测放大器107的第二输入 端处的基准电压Vr进行比较来检测该电压的大小，并输出检测的结果。
[0016] 感测放大器107例如可以使用电流镜来实现，以便将存储单元电流与基准电流进 行比较或者对存储单元电流进行处理(例如电流至电压的转换、电流的积分、等等）。
[0017] 由于感测放大器的面积通常受到放置在硅上的感测放大器的数量的限制，因此， 通常仅可以在感测放大器中本地实现基本结构，并且在中央偏置或控制块中提供所有较复 杂的结构，该中央偏置或控制块例如生成模拟电压/电流中的大部分来服务多个感测放大 器。
[0018] 图2示出了感测放大器的布置200。
[0019]感测放大器的布置200包括感测放大器201。
[0020]在该示例中，由来自偏置线路202的偏置电压NBIAS来为感测放大器201供电，该偏 置线路202连接到第一η沟道场效应晶体管203(FET，例如MOSFET，即金属氧化物半导体FET) 的栅极和漏极。第一η沟道FET 203的漏极被提供有来自电流源204的全局基准电流1基隹_全局 (Iref_glqbal)。第一η沟道FET 203的源极连接到地（即，低电源电势VSS)。
[0021] 电流源204的布置和第一η沟道FET 203可以例如形成中央偏置块215,该中央偏置 块215为存储阵列101的众多感测放大器提供电流基准。
[0022] 感测放大器201包括第一ρ沟道FET 205,其源极连接到高电源电势(VDD)并且其漏 极连接到第二P沟道FET 206的源极，第二ρ沟道FET 206的漏极连接到第二η沟道FET 207的 漏极，第二η沟道FET 207的源极连接到地。
[0023] 感测放大器201还包括第三ρ沟道FET 208,其源极连接到高电源电势(VDD)并且其 漏极连接到第四P沟道FET 209的源极，第四P沟道FET 209的漏极连接到第三η沟道FET 210 的漏极。第三η沟道FET 210的源极连接到第四η沟道FET 211的漏极，第四η沟道FET 211的 源极连接到地(即，低电源电势VSS)。
[0024] 第三η沟道FET 210的漏极还连接到反相器213的输入端，反相器213的输出是感测 放大器的输出。第三η沟道FET 210的栅极连接到将要读取的存储单元102的字线104,并且 第四η沟道FET 211的栅极连接到将要读取的存储单元102的位线/BL(如图1中所描绘的）。 [0025] 第四ρ沟道FET 209的栅极连接到第二ρ沟道FET 206的栅极，第二ρ沟道FET 206的 栅极还连接到第二P沟道FET 206的漏极。
[0026]当感测放大器201关闭时（即，处于空闲模式或省电状态），用VDD为第一ρ沟道FET 205的栅极和第三ρ沟道FET 208的栅极供电（例如，供电至这些栅极的使能信号ΕΝ_Β处于 VDD)。因此，当感测放大器关闭时，第二ρ沟道FET 206的漏极和第二η沟道FET 207的漏极连 接的节点212处于地电势(VSS)。
[0027]当感测放大器201开启时（例如，当离开空闲模式而读出存储单元时），用VSS为第 一P沟道FET 205的栅极和第三p沟道FET 208的栅极供电，即，EN_B被切换到VSS。
[0028] 这得到了流经第三p沟道FET 208和第四p沟道FET 209的基准电流的本地 复制1__:極(Iref_lqcal)。取决于被使得流经第三η沟道FET 210和第四η沟道FET 211的电流Ic 大于本地基准电流Ia推还是小于本地基准电流ISiJ* (并因此取决于哪个值储存在存储 单元102中），反相器输出不同的结果。
[0029]当感测放大器201开启时，节点212从VSS转到最终电压。通常，偏置线路202和节点 212通过寄生电容214来容性地耦合。
[0030]因此，当感测放大器201与其它感测放大器共同开启时（例如，从电源安全模式到 高性能模式），偏置线路202(以及类似地，由中央偏置块125驱动的所有这些全局线路)遭受 来自感测放大器的干扰(也被称为回踢噪声），并且直到该事件的弛豫时间尚未期满，感测 放大器可能不能够适当运作。
[0031 ]对于该弛豫时间存在限制，弛豫时间来自偏置线路202的电阻和电容连同电流量 和针对控制偏置线路202所具有的复杂性。这可能例如造成了低功率和低存取时间感测放 大器的实施方式的瓶颈。
[0032] 图3示出了描绘偏置线路202上的回踢噪声的图301、302、303。
[0033]在图301、302、303中，时间沿着相应的水平轴304(对应于相同的时标)从左到右流 动，并且相应的信号的电平沿着相应的垂直轴305自下而上增大。
[0034] 第一副图301示出了提供至第一p沟道FET 205和第三p沟道FET 208的使能信号 EN_B〇
[0035]第二幅图203示出了节点212处的电势。
[0036] 第三幅图303示出了偏置线路202的电势。
[0037] 如可以看到的，回踢噪声产生了NBIAS电压的临时变化，该临时变化持续到弛豫时 间结束。其通常影响感测操作，并且其幅度取决于众多因素，例如节点212处的初始电压与 最终电压之间的差值、电容214、中央偏置块的线路特性的RC、等等。
[0038] 对回踢噪声的对策是以面积为代价增加缓冲电容器到偏置线路202。
[0039]图4示出了描绘在针对偏置线路202使用缓冲电容器的情况下的行为的图401、 402、403。
[0040]在图401、402、403中，时间沿着相应的水平轴404(对应于相同的时标)从左到右流 动，并且相应的信号的电平沿着相应的垂直轴405自下而上增大。
[0041 ] 第一幅图401示出了提供至第一P沟道FET 205和第三P沟道FET 208的使能信号 EN_B〇
[0042]第二幅图402示出了节点212处的电势。
[0043] 第三幅图403示出了偏置线路202的电势。
[0044] 如可以看到的，缓冲电容器增加了弛豫时间，这造成了与图3中描绘的行为相比可 能更不期望的累积影响。
[0045] 此外，使偏置线路的RC和电容214较小并增大带宽和中央偏置块的电流能力，这可 能是不够的。
[0046]下面，描述了允许减小回踢噪声的影响的实施例。
[0047]图5示出了根据一个实施例的电路500。
[0048]电路500包括被配置为从第一状态(例如，关闭）切换到第二状态(例如，开启）的电 路部件501，该电路部件502包括节点502,当电路部件从第一状态切换到第二状态时，节点 502的电势变化了预定电压。
[0049]电路500还包括与节点502耦合的线路503,其中，电路部件501从第一状态到第二 状态的切换从线路503和耦合至线路503的电容器504汲取预定电荷，或者将预定电荷注入 到线路503和耦合至线路503的电容器504中。
[0050]此外，电路500包括补偿电路505,补偿电路505被配置为生成预定倍数的预定电 压，并且被配置为通过利用所述倍数的预定电压驱动电容器504,来对从线路503汲取的电 荷或者注入到线路503中的电荷进行补偿，例如，将相同量的电荷注入到线路503中或者从 线路503汲取相同量的电荷，通过切换电路部件501来汲取/注入该电荷。
[0051]换句话说，在引起对线路的回踢的节点处的电压变化（例如，在引起对偏置线路 202的回踢的节点212处)被放大，并且从线路汲取或注入到线路中的电荷由利用经放大的 电压驱动的电容器进行补偿。因此，当使用较小的电容器时，可以补偿回踢，即，线路的RC特 性仅较小地增大。
[0052] 应当指出，被注入到线路中的电荷可以被理解为从线路汲取的相反极性的相同量 的电荷。换句话说，表达从线路(或者从节点）"汲取电荷"可以被理解为从线路(或节点）汲 取电荷以及将电荷注入到线路(或节点）。类似地，表达"注入电荷"到线路中（或节点中）可 以被理解为从线路(或节点)汲取电荷以及将电荷注入到线路(或节点）。
[0053] 下面，给出了根据各个实施例的示例。
[0054]示例1是如上面参照图5所描述的电路。
[0055] 在示例2中，示例1的主题可以可选地包括:电路部件是电流镜电路的电路分支。
[0056] 在示例3中，示例1或示例2的主题可以可选地包括:补偿电路包括开关电路，该开 关电路被配置为响应于使能信号来利用所述倍数的预定电压开启对电容器的驱动。
[0057] 在示例4中，示例1至示例3中任何一个示例的主题可以可选地包括:该线路是偏置 线路，该偏置线路被配置为向电路部件提供偏置电流或偏置电压。
[0058] 在示例5中，示例1至示例4中任何一个示例的主题可以可选地包括:该线路被配置 为向电路部件提供电流基准或电压基准。
[0059] 在示例6中，示例1至示例5中任何一个示例的主题可以可选地包括:该线路将全局 偏置电路与电路部件耦合。
[0060] 在示例7中，示例1至示例6中任何一个示例的主题可以可选地包括：电路部件是存 储器感测放大器的部件。
[0061 ] 在示例8中，示例1至示例7中任何一个示例的主题可以可选地包括:多个存储器感 测放大器，其中，该线路将全局偏置电路与存储器感测放大器耦合。
[0062] 在示例9中，示例1至示例8中任何一个示例的主题可以可选地包括:该节点是共源 共栅(cascode)的场效应晶体管的中央节点。
[0063] 在示例10中，示例1至示例9中任何一个示例的主题可以可选地包括补偿电路，该 补偿电路被配置为生成与预定电压相对应的电势。
[0064] 在示例11中，示例1至示例10中任何一个示例的主题可以可选地包括:该线路将场 效应晶体管中的一个场效应晶体管的栅极与补偿电路连接，该补偿电路包括:被配置为生 成与预定电压相对应的电势的共源共栅的场效应晶体管。
[0065] 在示例12中，示例11的主题可以可选地包括:该补偿电路包括被配置为对所生成 的电势进行放大的放大器。
[0066] 在示例13中，示例11的主题可以可选地包括:该补偿电路包括被配置为接收经放 大的电势作为电源电压的反相器，并且该反相器被配置为借助其输出来驱动电容器。
[0067] 在示例14中，示例13的主题可以可选地包括:该反相器被配置为接收使能信号作 为其输入，所述使能信号用于利用所述倍数的预定电压来开启对电容器的驱动。
[0068] 在示例15中，示例1至示例14中任何一个示例的主题可以可选地包括：电容器的规 格设置为：当利用所述倍数的预定电压来驱动电容器时，对从线路汲取的电荷或者注入到 线路中的电荷进行补偿。
[0069] 在示例16中，示例1至示例15中任何一个示例的主题可以可选地包括:预定倍数的 预定电压是乘以放大系数的预定电压，并且电容器具有与在该线路与节点之间的电容量除 以放大系数相对应的电容量。
[0070] 在示例17中，示例1至示例16中任何一个示例的主题可以可选地包括:第一状态是 省电状态，并且第二模式是操作状态。
[0071 ] 在示例18中，示例1至示例17中任何一个示例的主题可以可选地包括：电路部件被 配置为响应于激活信号来从第一状态切换到第二状态。
[0072]在示例19中，示例18的主题可以可选地包括:补偿电路被配置为接收使能信号，该 使能信号用于响应于电路部件从第一状态到第二状态的切换，来利用所述倍数的预定电压 开启对电容器的驱动。
[0073]在示例20中，示例19的主题可以可选地包括:使能信号是基于激活信号的。
[0074] 在示例21中，示例1至20中任何一个示例的主题可以可选地包括:该线路与节点容 性地耦合。
[0075] 下面，更详细地描述实施例。以下实施例是针对如图2中所描绘的存储器感测放大 器的布置中的回踢噪声补偿的示例。
[0076] 根据一个实施例，用于补偿回踢噪声的第一种措施是使噪声降低到更小并通过增 加如图6中所描绘的共源共栅结构来使噪声较为可预测。
[0077] 图6示出了根据实施例的感测放大器的电路分支600。
[0078] 电路分支600例如与包括第一p沟道FET 205、第二p沟道FET 206以及第二η沟道 FET 207的感测放大器201的电路分支相对应。
[0079]因此，该电路分支包括第一ρ沟道FET 601，其源极连接到高电源电势(VDD)，并且 其漏极连接到第二P沟道FET 602的源极，第二ρ沟道FET 602的漏极连接到其栅极。
[0080]与感测放大器201相比，第二P沟道FET 602的漏极连接到第一（共源共栅)η沟道 FET 603,第一η沟道FET 603的源极连接到（在与节点210相对应的节点605处)第二η沟道 FET 604的漏极，第二η沟道FET 604的源极连接到地。
[0081 ]第一P沟道FET 601在其栅极处被提供有使能信号ΕΝ_Β。第一η沟道FET 603在其栅 极处被提供有共源共栅偏置信号NBIAS_CASC，并且第二η沟道FET 604在其栅极处被提供有 偏置信号NB I AS。
[0082 ]偏置信号NBI AS可以例如由另外的电路生成，以便在晶体管604的漏极处留有足够 的电压处于饱和。
[0083]可以通过感测在节点605处的增量电压（电压差）来感测回踢噪声的幅度，增量电 压可以用Δ V = NB I AS_CASC-VThn来指代，其中，VThn是第一η沟道FET 603的阈值电压。
[0084]该电压随后可以被放大，并用于驱动电容器以补偿如图7中所描绘的回踢噪声。 [0085]图7示出了根据实施例的感测放大器的布置700。
[0086] 关于感测放大器，仅示出了与电路分支600相对应的电路分支，包括第一ρ沟道FET 701、第二ρ沟道FET 702、第一η沟道FET 703以及第二η沟道FET 704,如参照图6所描述的。 [0087] 第二η沟道FET 704从连接至电流源706的偏置线路705接收偏置电压，电流源706 提供全局基准电流。如参照图2所描述的，偏置线路705耦合到第三η沟道FET 707的栅极，第 三η沟道FET 707的源极连接到地。与图2中的感测放大器的布置200相比，第三η沟道FET 707的漏极并不直接连接到偏置线路705,而是连接到第四（共源共栅)η沟道FET 708的源 极，第四η沟道FET 708的漏极连接到偏置线路705并且其栅极被提供有共源共栅偏置电压 NBIAS_CASC。因此，第四η沟道FET 708的源极处的电压对应于增量电压AV。
[0088] 电压NBIAS_CASC可以例如是连接到电流源706的电阻器的端子处的电压，其中，电 阻器连接在电流源706与偏置线路705之间（而不是如图7中描绘的直接耦合电流源706和偏 置线路705)。
[0089]该电压被提供至差分放大器709的正输入端，差分放大器709的输出经由分压器反 馈回其负输入端，分压器包括親合在差分放大器的输出与其负输入端之间的第一电阻器 710以及耦合在其负输入端与地之间的第二电阻器711。第一电阻器710具有(X-I) · R的值 并且第二电阻器711具有R的值，以使得差分放大器709的输出电压为AV · X。输出电压被馈 送为反相器712的电源电压（反相器712的另一个电源端子连接到地）。反相器712接收使能 信号EN作为输入并且其输出端连接到电容器73,电容器713耦合在反相器712的输出端与偏 置线路705之间。
[0090] 反相器713具有^ 的电容，其中，C eq是等效于容性地耦合在偏置线路705与节 A _ 点714(与节点212相对应)之间的电容量。
[0091] 因此，当感测放大器开启时，根据以下公式使用比等效电容量小X倍但充电至AV 的X倍的电容，与从偏置线路汲取的电荷相同的电荷Q被反馈回偏置线路(或者当感测放大 器开启时，从偏置线路汲取与注入到偏置线路的电荷相同的电荷）：
[0092] Q = c_eq · AV=(C_eq/X) · (X · AV)
[0093] 由反相器712来执行反馈操作，该反相器712使电容器713升压。
[0094]因此，可以通过偏置线路705的RC特性（以及因此弛豫时间）的相对小的增加来补 偿从全局线路汲取的电荷，取决于放大系数。
[0095] 放大系数可以被选择为尽可能地高。例如，Nbias_casc-vthn通常为大约100mV，并 且典型的内部逻辑电源电压是1.2V。在这种情形下，放大率例如被选择为10,以使得X=10， AV=100mV，C~500fF。
[0096]此外，偏置线路705与节点714的容性耦合的固有非线性特征可以通过仔细选择X 以及因Mc_eq/x来进行模仿。
[0097]馈送到反相器712的使能信号EN可以是基于馈送到第一p沟道MOSFET 701的栅极 的使能信号EN_B的。然而，电荷补偿(或电荷平衡)并不必须完美地与感测放大器的开启同 步。如果存在时间偏移或在回踢噪声生成事件(开启感测放大器)与回踢噪声补偿事件(使 能反相器712)(其与感测时间相比合理地小)之间缺少重叠，则存储器的布置将把其看作为 如在典型的开关式电容器电路中的完美补偿。
[0098] 感测放大器的布置700可以是包括多个感测放大器的、存储电路的部分。反相器 712和电容器713随后例如被提供用于每个感测放大器。或者，单个反相器712和/或单个电 容器713(具有相应增加的电容量)可以被提供用于多个感测放大器。放大器709例如被提供 用于多个感测放大器(例如，在包括电流源706的中央偏置电路中）。
[0099] 应当指出，由第一η沟道FET 703实现的共源共栅是可选的，并且可以在没有共源 共栅的情况下类似地实现补偿。
[0100]此外，应当指出，还可以在没有放大AV的情况下实现补偿。
[0101]尽管已经描述了特定的方面，但本领域技术人员应当理解，在不脱离如由所附权 利要求定义的本公开内容的方面的精神和范围的情况下，可以在其中作出形式上的和细节 上的各种改变。因此，由所附权利要求来指示范围，并且因此旨在包含落入权利要求的等效 形式的意图和范围内的所有改变。
【主权项】
1. 一种电路，包括： 电路部件，所述电路部件被配置为从第一状态切换到第二状态，所述电路部件包括节 点，当所述电路部件从所述第一状态切换到所述第二状态时，所述节点的电势变化了预定 电压； 线路，所述线路与所述节点耦合，其中，所述电路部件从所述第一状态到所述第二状态 的所述切换从所述线路汲取预定电荷或者将预定电荷注入到所述线路中； 电容器，所述电容器耦合至所述线路；以及 补偿电路，所述补偿电路被配置为生成预定倍数的所述预定电压，并且被配置为通过 利用所述倍数的所述预定电压驱动所述电容器来对从所述线路汲取的所述电荷或者注入 到所述线路中的所述电荷进行补偿。2. 根据权利要求1所述的电路，其中，所述电路部件是电流镜电路的电路分支。3. 根据权利要求1或2所述的电路，其中，所述补偿电路包括开关电路，所述开关电路被 配置为:响应于使能信号来利用所述倍数的所述预定电压开启对所述电容器的所述驱动。4. 根据权利要求1至3中任意一项所述的电路，其中，所述线路是偏置线路，所述偏置线 路被配置为向所述电路部件提供偏置电流或偏置电压。5. 根据权利要求1至4中任意一项所述的电路，其中，所述线路被配置为向所述电路部 件提供电流基准或电压基准。6. 根据权利要求1至5中任意一项所述的电路，其中，所述线路将全局偏置电路与所述 电路部件f禹合。7. 根据权利要求1至6中任意一项所述的电路，其中，所述电路部件是存储器感测放大 器的部件。8. 根据权利要求1至7中任意一项所述的电路，包括：多个存储器感测放大器，其中，所 述线路将全局偏置电路与所述存储器感测放大器耦合。9. 根据权利要求1至8中任意一项所述的电路，其中，所述节点是共源共栅的场效应晶 体管的中心节点。10. 根据权利要求1至9中任意一项所述的电路，其中，所述补偿电路被配置为生成与所 述预定电压相对应的电势。11. 根据权利要求1至10中任意一项所述的电路，其中，所述线路将所述场效应晶体管 中的一个场效应晶体管的栅极与所述补偿电路连接，所述补偿电路包括:被配置为生成与 所述预定电压相对应的电势的共源共栅的场效应晶体管。12. 根据权利要求11所述的电路，其中，所述补偿电路包括:被配置为对所生成的电势 进行放大的放大器。13. 根据权利要求11所述的电路，其中，所述补偿电路包括:反相器，所述反相器被配置 为接收经放大的电势作为电源电压，并且所述反相器被配置为借助其输出来驱动所述电容 器。14. 根据权利要求13所述的电路，其中，所述反相器被配置为接收使能信号作为其输 入，所述使能信号用于利用所述倍数的所述预定电压来开启对所述电容器的所述驱动。15. 根据权利要求1至14中任意一项所述的电路，其中，所述电容器的规格设置为：当利 用所述倍数的所述预定电压来驱动所述电容器时，对从所述线路汲取的所述电荷或者注入 到所述线路中的所述电荷进行补偿。16. 根据权利要求1至15中任意一项所述的电路，其中，所述预定倍数的所述预定电压 是乘以放大系数的所述预定电压，并且所述电容器具有与在所述线路与所述节点之间的电 容量除以所述放大系数相对应的电容量。17. 根据权利要求1至16中任意一项所述的电路，其中，所述第一状态是省电状态，并且 所述第二模式是操作状态。18. 根据权利要求1至17中任意一项所述的电路，其中，所述电路部件被配置为：响应于 激活信号来从所述第一状态切换到所述第二状态。19. 根据权利要求18所述的电路，其中，所述补偿电路被配置为接收使能信号，所述使 能信号用于响应于所述电路部件从所述第一状态到所述第二状态的所述切换，来利用所述 倍数的所述预定电压开启对所述电容器的所述驱动。20. 根据权利要求19所述的电路，其中，所述使能信号是基于所述激活信号的。21. 根据权利要求1至20中任意一项所述的电路，其中，所述线路与所述节点容性地耦 合。
【文档编号】G11C7/06GK106057224SQ201610223583
【公开日】2016年10月26日
【申请日】2016年4月12日 公开号201610223583.3, CN 106057224 A, CN 106057224A, CN 201610223583, CN-A-106057224, CN106057224 A, CN106057224A, CN201610223583, CN201610223583.3
【发明人】L·卡斯特罗, G·库拉托洛
【申请人】英飞凌科技股份有限公司