一种改善灵敏放大器频率限制的控制电路的制作方法
【专利摘要】本发明涉及一种改善灵敏放大器频率限制的控制电路，包括反相器U0、反相器U1、反相器U2、反相器U3、两输入与门U4和延时单元U5等，反相器U0的输出端分别与反相器U1和两输入与非门U7连接，反相器U1的输出端输出灵敏放大器使能SAE，同时与反相器U2的输入端连接，反相器U2与两输入与非门U6的一个输入端连接；延时单元U5的输出端与两输入与门U4连接，两输入与门U4的输出端分别与两输入与非门U6以及反相器U3连接，反相器U3与两输入与非门U7连接。解决了现有的灵敏放大器控制电路对应的系统时钟周期范围太小的技术问题，本发明所提供的控制电路，对系统时钟的最小周期进行了改善，扩宽了系统时钟的周期范围。
【专利说明】
一种改善灵敏放大器频率限制的控制电路
技术领域
[0001]本发明涉及存储器设计领域，特别涉及一种改善灵敏放大器频率限制的控制电路。
【背景技术】
[0002]灵敏放大器广泛应用于存储器的读操作，用于把位线上的小信号放大成数字信号。灵敏放大器及其控制电路的频率上限，往往决定了采用该灵敏放大器及其控制电路的存储器系统的频率上限。
[0003]请参阅图1，图1为典型灵敏放大器电路设计原理图。包括，下拉放大NMOS晶体管勵、附，上拉放大?105晶体管？2、？3，电流开关匪05晶体管吧，放大线51751^_1^预充电与均衡PMOS晶体管P4-P6，输出驱动反相器1、11，输入开关PMOS晶体管PO、Pl。
[0004]输入电压正1【?接?0的源端。输入电压反爪_财妾？1的源端。读使能反1^_财妾?0、卩1的栅端。放大线SL接NO、P0、P2、P4的漏端，接N1、P3的栅端，接P6的源端，接反相器1的输入。放大线反31^接附、？1、？3、？5、？6的漏端，接吧、？4的栅端，接反相器11的输入。电源电压￥00接P2、P3、P4、P5的源端。虚地Virtual_VSS接N0、N1的源端，接N2的漏端。灵敏放大器使能SAE接N2、PO、PI的栅端。地VSS接N2的源端。输出电压正SO接反相器11的输出。输出电压反S0_N接反相器1的输出。灵敏放大器预充电反?1^_财妾?445的栅端。
[0005]请参阅图2，图2为现有技术的灵敏放大器控制电路(产生控制信号)设计原理图。包括，反相器1?15，两输入与非门16、17。灵敏放大器延时SADLY接反相器1的输入。第一灵敏放大器延时反SAE_N1接反相器1的输出，接反相器Il的输入，还连接两输入与非门17的一个输入。灵敏放大器使能SAE接反相器Il的输出和反相器12的输入。第二灵敏放大器延时反SAE_N2接反相器12的输出，还连接两输入与非门16的一个输入。读使能RE接反相器13的输入。第一读使能反RE_N1接反相器13的输出和反相器14的输入。读使能延时RE_D接反相器14的输出和反相器15的输入，还连接两输入与非门16的另一个输入。第二读使能反RE_N2接反相器15的输出和两输入与非门17的另一个输入。读使能反RE_N连接两输入与非门16的输出。灵敏放大器预充电反PRE_P#;^两输入与非门17的输出。
[0006]现结合图3，图3为现有技术的灵敏放大器控制电路及灵敏放大器工作波形图，来说明现有技术的灵敏放大器控制电路的工作原理及其频率限制。
[0007]在灵敏放大器不工作时，灵敏放大器预充电反PRE_N为低，预充电PMOS管P4、P5和均衡管P6导通，放大线SL和放大线反SL_r^^持在电源电压VDD。读使能反RE_N为高，因此输入开关PMOS晶体管PO、P1关断。同时，灵敏放大器使能SAE为低，电流开关匪OS晶体管N2关断，虚地Virtua 1_VSS保持在VDD-Vtn，Vtn为NMOS晶体管NO、NI的阈值电压。
[0008]灵敏放大器工作时分为三个阶段，首先为输入电压传播阶段、其次为灵敏放大器放大阶段，最后是放大线预充电与均衡电阶段。
[0009]输入电压传播阶段从灵敏放大器预充电反PRE_N的上升沿到灵敏放大器使能SAE的上升沿，假设这段时间为Tl。在系统时钟CLK的上升沿，经过一段延时后，读使能RE有效。读使能RE的上升沿触发灵敏放大器预充电反PRE_N变高，P4-P6关断；同时触发读使能反RE_N变低，输入开关管PO、Pl导通，输入电压正IN_P和输入电压反]^_川司的电压差将传到灵敏放大器的放大线SL和放大线反SL_N之间，使放大线SL和放大线反SL_N之间建立一定的电压差，直到该电压差达到灵敏放大器的失调电压。
[0010]灵敏放大器放大阶段从灵敏放大器使能SAE的上升沿到灵敏放大器预充电反PRE_N的下降沿，假设这段时间为T2 ο灵敏放大器延时SADLY的上升沿触发读使能RE变高，输入开关管PO、P1关断；同时触发灵敏放大器使能SAE变高，电流开关NMOS晶体管N2打开，将虚地Virtual_VSS放电到地。此时，放大线SL和放大线反SL_N其中一个为电源电压VDD，另一个为VDD-Δ Vin，Δ Vin为放大线SL和放大线反SL_N之间的电压差。为方便描述，现假设放大线SL为VDD，放大线反SL_N*VDD- Δ Vin。下拉NMOS晶体管NO、N1打开，放大线SL和放大线反SL_N开始下降。此时，N0、N1工作在饱和区，其电流与其过驱动电压的平方成正比。放大线SL所接的下拉匪OS晶体管NI的过驱动器电压大，因此电流大，对放大线反SL_r^^电快;反之，放大线反SL_r^；f接的下拉NMOS晶体管NO过驱动器电压小，因此电流小，对放大线SL放电慢。放电快的放大线反SL_N首先到达上拉PMOS晶体管P2的阈值电压，P2导通，P2对放大线SL充电，放大线SL开始回升，直到回到电源电压VDD。同时，放大线反SL_N*续放电，直到放电到地VSS为止。
[0011 ]放大线SL/SL_N的预充电与均衡阶段，从预充电反PRE__^下降沿，到放大线SL和放大线反SL_N都回到预充电电平VDD，假设这段时间为T3。灵敏放大器延时SADLY的下降沿触发灵敏放大器使能SAE变低，电流开关NMOS晶体管N2关断，同时触发灵敏放大器预充电反PRE_N变低，预充电与均衡PMOS晶体管P4-P6打开，P6将回预充电电平VDD。
[0012]综上所述，对于现有技术的灵敏放大器控制电路及灵敏放大器，输入电压传播阶段、灵敏放大器放大阶段，和放大线预充电与均衡阶段所需要的时间分别为T1、T2，T3。那么现有技术的灵敏放大器控制电路及灵敏放大器完成一次灵敏放大操作所需要的时间TCKSA= Τ1+Τ2+Τ3。假设采用该灵敏放大器控制电路及灵敏放大器的系统时钟CLK的周期为TCK，由于灵敏放大器预充电反PRE_N的上升沿由读使能RE的上升沿触发，而读使能RE又是由系统时钟CLK经过延时以后得到，因此灵敏放大器预充电反PRE_N的周期(上升沿到上升沿延时)与系统时钟CLK的周期相同为TCK。要确保现有技术的灵敏放大器控制电路及灵敏放大器在一个系统时钟周期TCK内完成灵敏放大操作的条件为TCKSA = T1+T2+T3〈 = TCK，即系统时钟CLK的周期TCK> = T1+T2+T3，由此可以推导出采用现有技术的灵敏放大器控制电路及灵敏放大器的系统时钟的最小周期TCK_MIN = T1+T2+T3。灵敏放大器能够工作的最小周期为TCK_MIN，但系统希望工作的周期更小，灵敏放大器成为了瓶颈。当系统时钟CLK的周期TCK小于TCK_MIN时，灵敏放大器就无法可靠工作，进而限制了系统的性能。
【发明内容】
[0013]为了解决现有的灵敏放大器控制电路对应的系统时钟周期范围太小，限制系统性能的技术问题，本发明提供一种改善灵敏放大器频率限制的控制电路。
[0014]本发明的技术解决方案:
[0015]—种改善灵敏放大器频率限制的控制电路，其特殊之处在于:包括反相器U0、反相器Ul、反相器U2、反相器U3、两输入与门U4、延时单兀U5、两输入与非门U6和两输入与非门U7，所述反相器UO的输入端接灵敏放大器延时SADLY，反相器UO的输出端分别与反相器Ul的输入端和两输入与非门U7的一个输入端连接，反相器Ul的输出端输出灵敏放大器使能SAE，同时反相器Ul输出灵敏放大器使能SAE与反相器U2的输入端连接，所述反相器U2的输出端与两输入与非门U6的一个输入端连接；
[0016]读使能RE分别与延时单元U5的输入端和两输入与门U4的一个输入端连接，所述延时单元U5的输出端与两输入与门U4的另一个输入端连接，所述两输入与门U4的输出端分别与两输入与非门U6的另一个输入端以及反相器U3的输入端连接，所述反相器U3的输出端与两输入与非门U7的另一个输入端连接，两输入与非门U7的输出端输出灵敏放大器预充电反PRE_N，两输入与非门U6的输出端输出读使能反RE_N。
[0017]上述延迟单元将读使能RE延迟TD后得到读使能延时RE_DLY，读使能RE和读使能延时RE_DLY经过两输入与门U4后得到窄脉冲宽度读使能RE_CH0P，窄脉冲宽度读使能RE_CH0P的上升沿触发灵敏放大器预充电反高。、
[0018]本发明所具有的效果:
[0019]本发明所提供的一种改善灵敏放大器频率限制的控制电路，对系统时钟的最小周期进行了改善，将TCK_MIN变小，扩宽了系统时钟的周期范围，提高了系统性能。
【附图说明】
[0020]图1为典型灵敏放大器电路设计原理图。
[0021 ]图2为现有技术的灵敏放大器控制电路设计原理图。
[0022]图3为现有技术的灵敏放大器控制电路及灵敏放大器工作波形图。
[0023]图4为本发明的一种改善灵敏放大器频率限制的控制电路设计原理图。
[0024]图5为本发明的一种改善灵敏放大器频率限制的控制电路及灵敏放大器工作波形图。
【具体实施方式】
[0025]下面结合附图对本发明的实施方式做进一步描述。
[0026]如图4所示，图4为本发明的一种改善灵敏放大器频率限制的控制电路设计原理图。包括，反相器UO?U3，延时单元U5，两输入与门U4，两输入与非门U6、U7。灵敏放大器延时SADLY接反相器UO的输入。第一灵敏放大器延时反SAE_N1接反相器UO的输出，接反相器Ul的输入，还连接两输入与非门U7的一个输入。灵敏放大器使能SAE接反相器Ul的输出和反相器U2的输入。第二灵敏放大器延时反SAE_N2接反相器U2的输出，还连接两输入与非门U6的一个输入。读使能RE接延时单元U5的输入，还连接两输入与门U4的一个输入。读使能延时RE_DLY接延时单元U5的输出和两输入与门U4的另一个输入。窄脉冲宽度读使能RE_CH0P接两输入与门U4的输出和反相器U3的输入，还连接两输入与非门U6的另一个输入。第二读使能反RE_N2接反相器U5的输出和两输入与非门U7的另一个输入。读使能反RE_r^接两输入与非门U6的输出。灵敏放大器预充电反PRE_N接两输入与3 ^门U7的输出。
[0027]现结合图5，图5为本发明的一种改善灵敏放大器频率限制的控制电路及灵敏放大器工作波形图，来说明本发明的一种改善灵敏放大器频率限制的控制电路的工作原理。
[0028]在灵敏放大器不工作时，灵敏放大器预充电反PRE_N为低，预充电PMOS管P4、P5和均衡管P6导通，放大线SL和放大线反SL_r^^持在电源电压VDD。读使能反RE_N为高，因此输入开关PMOS晶体管PO、P1关断。同时，灵敏放大器使能SAE为低，电流开关匪OS晶体管N2关断，虚地Virtua 1_VSS保持在VDD-Vtn，Vtn为NMOS晶体管NO、NI的阈值电压。
[0029]灵敏放大器工作时分为三个阶段，首先为输入电压传播阶段、其次为灵敏放大器放大阶段，最后是放大线预充电与均衡电阶段。
[0030]输入电压传播阶段从灵敏放大器预充电反PRE_N的上升沿到灵敏放大器使能SAE的上升沿，假设这段时间为?Τ。在系统时钟CLK的上升沿，经过一段延时后，读使能RE有效。读使能RE的经过图4中延时单元U5延时TD后得到读使能延时RE_DLY。读使能RE和读使能延时RE_DLY经过两输入与门U4相与后得到窄脉冲宽度读使能RE_CH0P。窄脉冲宽度读使能RE_CHOP的上升沿触发灵敏放大器预充电反PRE_N变高，P4-P6关断；同时触发读使能反1^_化变低，输入开关管PO、Pl导通，输入电压正IN_P和输入电压反IN_N间的电压差将传到灵敏放大器的放大线SL和放大线反SL_N之间，使放大线SL和放大线反SL_N之间建立一定的电压差，直到该电压差达到灵敏放大器的失调电压。
[0031]灵敏放大器放大阶段从灵敏放大器使能SAE的上升沿到灵敏放大器预充电反PRE_N的下降沿，假设这段时间为T2 ο灵敏放大器延时SADLY的上升沿触发读使能RE变高，输入开关管PO、P1关断；同时触发灵敏放大器使能SAE变高，电流开关NMOS晶体管N2打开，将虚地Virtual_VSS放电到地。此时，放大线SL和放大线反SL_N其中一个为电源电压VDD，另一个为VDD-Δ Vin，Δ Vin为放大线SL和放大线反SL_N之间的电压差。为方便描述，现假设放大线SL为VDD，放大线反SL_N*VDD- Δ Vin。下拉NMOS晶体管NO、N1打开，放大线SL和放大线反SL_N开始下降。此时，N0、N1工作在饱和区，其电流与其过驱动电压的平方成正比。放大线SL所接的下拉匪OS晶体管NI的过驱动器电压大，因此电流大，对放大线反SL_r^^电快;反之，放大线反SL_r^；f接的下拉NMOS晶体管NO过驱动器电压小，因此电流小，对放大线SL放电慢。放电快的放大线反SL_N首先到达上拉PMOS晶体管P2的阈值电压，P2导通，P2对放大线SL充电，放大线SL开始回升，直到回到电源电压VDD。同时，放大线反SL_N*续放电，直到放电到地VSS为止。
[0032]放大线SL/SL_N的预充电与均衡阶段，从预充电反PRE_N的下降沿，到放大线SL和放大线反SL_N都回到预充电电平VDD，假设这段时间为T3。灵敏放大器延时SADLY的下降沿触发灵敏放大器使能SAE变低，电流开关NMOS晶体管N2关断，同时触发灵敏放大器预充电反PRE_N变低，预充电与均衡PMOS晶体管P4-P6打开，P6将回预充电电平VDD。
[0033]综上所述，对于本发明的一种改善灵敏放大器频率限制的控制电路及灵敏放大器，输入电压传播阶段、灵敏放大器放大阶段，和放大线预充电与均衡阶段所需要的时间分别为IV、T2，T3。那么本发明的一种改善灵敏放大器频率限制的控制电路及灵敏放大器完成一次灵敏放大操作所需要的时间TCKSY=IV+Τ2+Τ3。假设采用一种改善灵敏放大器频率限制的控制电路及灵敏放大器的系统时钟CLK的周期为TCf，由于灵敏放大器预充电反PRE__^上升沿由窄脉冲宽度读使能RE_CH0P的上升沿触发，而窄脉冲宽度读使能RE_CH0P又是由经过系统时钟CLK延时后的读使能RE经过延时以后得到，因此灵敏放大器预充电反PRE__^周期(上升沿到上升沿延时)与系统时钟CLK的周期相同为TCf ο要确保一种改善灵敏放大器频率限制的控制电路及灵敏放大器在一个系统时钟周期TCf内完成灵敏放大操作的条件为TCKSA' =T1/+T2+T3< = TCK/，即系统时钟CLK的周期TCf ) = +T2+T3，由此可以推导出采用本发明的一种改善灵敏放大器频率限制的控制电路及灵敏放大器系统的最小时钟周期ΤΟ^ΜΙΥ =Tl7 +T2+T3。与现有技术的灵敏放大器控制电路及灵敏放大器不同，本发明的灵敏放大器预充电反PRE_N的上升沿是由读使能RE经过TD延时后的窄脉冲宽度读使能RE_CHOP的上升沿触发，因而输入电压传播阶段的时间T17被压缩了，S卩T17 = T1-TD。那么本发明相对于现有技术，对于系统的最小时钟周期的改善a Tck=Tc^min-Tcoin7 =(11+12+13)-(117 +T2+T3);将IV =Tl-TD带入上面的公式，得到 Δ TCK= (T1+T2+T3)-(T1+T2+T3-TD)=TD。相比现有技术，采用本发明的一种改善灵敏放大器频率限制的控制电路及灵敏放大器的系统时钟的最小周期改善了TD，TD为图4中延时单元U5的延时。
【主权项】
1.一种改善灵敏放大器频率限制的控制电路，其特征在于:包括反相器U0、反相器Ul、反相器U2、反相器U3、两输入与门U4、延时单元U5、两输入与非门U6和两输入与非门U7，所述反相器UO的输入端接灵敏放大器延时SADLY，反相器UO的输出端分别与反相器Ul的输入端和两输入与非门U7的一个输入端连接，反相器Ul的输出端输出灵敏放大器使能SAE，同时反相器Ul输出灵敏放大器使能SAE与反相器U2的输入端连接，所述反相器U2的输出端与两输入与非门U6的一个输入端连接； 读使能RE分别与延时单元U5的输入端和两输入与门U4的一个输入端连接，所述延时单元U5的输出端与两输入与门U4的另一个输入端连接，所述两输入与门U4的输出端分别与两输入与非门U6的另一个输入端以及反相器U3的输入端连接，所述反相器U3的输出端与两输入与非门U7的另一个输入端连接，两输入与非门U7的输出端输出灵敏放大器预充电反PRE_N，两输入与非门U6的输出端输出读使能反RE_N。2.根据权利要求1所述的改善灵敏放大器频率限制的控制电路，其特征在于:所述延迟单元将读使能RE延迟TD后得到读使能延时RE_DLY，读使能RE和读使能延时RE_DLY经过两输入与门U4后得到窄脉冲宽度读使能RE_CH0P，窄脉冲宽度读使能RE_CH0P的上升沿触发灵敏放大器预充电反PRE_N变高。
【文档编号】G11C7/06GK106057225SQ201610589968
【公开日】2016年10月26日
【申请日】2016年7月25日 公开号201610589968.1, CN 106057225 A, CN 106057225A, CN 201610589968, CN-A-106057225, CN106057225 A, CN106057225A, CN201610589968, CN201610589968.1
【发明人】熊保玉
【申请人】西安紫光国芯半导体有限公司