灵敏放大器的制造方法
【专利摘要】本发明公开了一种灵敏放大器，包括：第一PMOS管，第一、二和三电流路径。第一电流路径在放大过程中提供存储单元电流，第二电流路径在放大过程中提供存储单元比较电流，根据存储单元电流和存储单元比较电流的比较结构控制第一PMOS管的栅极；第一PMOS管的源极通过第一开关连接到电源电压，第三电流路径连接在第一PMOS管的漏极和地之间，放大过程中通过第一PMOS管的电流和第三电流路径的电流比较实现信号放大并输出。本发明不需要采用比较器，电路结构简单，版图面积小。
【专利说明】
灵敏放大器
技术领域
[0001]本发明涉及一种半导体集成电路，特别是涉及一种灵敏放大器(SenseAmplifier，SA)。
【背景技术】
[0002]如图1所示，是现有灵敏放大器的电路图;现有灵敏放大器包括:
[0003]预充电单元201，由PMOS管P102组成，栅极连接预充电信号PRE。
[0004]位线调整单元202，由NMOS管NlOO和反相器104组成。
[0005]存储单元203，由SONOS管100和选择管101组成，SONOS管100的浮栅中存储了数据，SONOS管的栅极连接字线WLS，选择管101的栅极连接字线WL。
[0006]PMOS管100和101组成镜像电路，PMOS管100和存储单元203的路径串联。
[0007]PMOS管101和参考电流源Iref组成电流比较器204，比较结果通过数据线dl连接到反相器103并通过反相器103反相后输出信号Dout。
[0008]现有灵敏放大器在对选取的存储单元进行读取(read)的工作过程包括预充电过程和放大过程。
[0009]预充电过程(Pre-charge)中:预充电信号PRE为低电平是PMOS管P102导通，电源电压VPWR通过PMOS管P102、匪OS管NlOO对列线节点cl充电，列线节点cl通过列多路选择器(CMUX) 102对存储单元203的位线节点bl充电。当列线节点Cl为低电平时，反相器104的输出端为高电平使NMOS管NlOO导通，列线节点Cl的电压会从低电平一直上升直到箝位在反相器104的翻转点附近。
[0010]预充电结束后进入放大过程:由电源电压vpwr经过PMOS管P100，匪OS管NlOO和PMOS管100和存储单元203到地的路径形成的存储单元电流会镜像到PMOS管PlOl中，PMOS管PlOl的镜像电流和参考电流源Iref进行比较，根据比较结果形成输出信号Dout。存储单元电流会根据SONOS管100所存储的信息不同而不同，当存储单元为擦除单元(Erase Cell ,ECell)时，存储单元会流过大电流，这样PMOS管PlOl的镜像电流大于参考电流源Iref的电流从而使Dout = O;
[0011]当存储单元为编程单元(Program Cell ,P Cell)时，存储单元没有电流，这样PMOS管P1I的镜像电流小于参考电流源Ir ef的电流从而使Dout = I。
[0012]现有电路需要选用合适的Iref电流，即相比于ρcel I时的存储单元电流要足够大，用于读I的时候有充足的裕度(margin)，相比于e cel I时的存储单元电流要小，使得读O的时候也有充足的margiruPMOS管PlOl电流是精确复制PMOS管PlOO上的电流，镜像误差也能导致read margin变小。
[0013]另一种常见的灵敏放大器是电压比较模式灵敏放大器(VoltageMode SA，VSA)，该结构是利用E/P cell即E cell和P cell电流不一致，BL的放电速度不同，得到不同的数据线(dataline)的电压(Vdl)，Vdl再同参考电压(VREF)相比较来分辨E/P cell。这就需要用到比较器。
【发明内容】
[0014]本发明是提供一种不同以上的灵敏放大器，没有采用比较器，但是电路同样简单，而且SA版图面积小。
[0015]本发明提供的灵敏放大器包括:第一PMOS管，第一电流路径，第二电流路径，第三电流路径。
[0016]所述第一电流路径连接在所述第一PMOS管的栅极和地之间，存储单元位于所述第一电流路径中，所述第一电流路径用于在放大过程中提供存储单元电流，令第一值为所述存储单元的存储数据为I时所述存储单元电流的大小、第二值为所述存储单元的存储数据为O时所述存储单元电流的大小。
[0017]所述第二电流路径连接在所述第一PMOS管的栅极和电源电压之间，所述第二电流路径在放大过程中提供存储单元比较电流，所述存储单元比较电流的大小为第三值，所述第三值设置为大于所述第一值使所述存储单元的存储数据为I时所述第一 PMOS管的栅极上拉为高电平从而使所述第一 PMOS管断开;所述第三值设置为小于所述第二值使所述存储单元的存储数据为O时所述第一 PMOS管的栅极下拉为低电平从而使所述第一 PMOS管导通。
[0018]所述第一PMOS管的源极通过第一开关连接到电源电压，第三电流路径连接在所述第一PMOS管的漏极和地之间，所述第一PMOS管的漏极连接到第一反相器的输入端，所述第一反相器的输出端作为灵敏放大器的输出端并输出所读取的数据输出信号。
[0019]所述第一开关在放大过程中导通从而使所述第一PMOS管的源极连接到电源电压；
[0020]所述第三电流路径的电流大小为第四值;第四值的大小满足:放大过程中，所述第一 PMOS管断开时所述第三电流路径使所述第一 PMOS管的漏极和地连接从而保持低电平，在所述第一 PMOS管导通时流过所述第一 PMOS管的电流大于所述第三电流路径的电流从而使第一PMOS管的电压上拉为高电平。
[0021]进一步的改进是，灵敏放大器还包括预充电单元，所述预充电单元连接在电源电压和所述第一电流路径的输出端之间，所述预充电单元用于在预充电过程中对所述第一电流路径中的位线节点充电。
[0022]进一步的改进是，所述预充电单元由第二PMOS管组成，所述第二 PMOS管的源极连接电源电压，所述第二 PMOS管的漏极连接所述第一电流路径的输出端，所述第二 PMOS管的栅极连接预充电信号。
[0023]进一步的改进是，所述第一电流路径包括位线调整单元，所述位线调整单元的第一端作为所述第一电流路径的输出端，所述位线调整单元的第二端通过列多路选择电路连接到所述存储单元的位线节点，所述存储单元连接在所述位线节点和地之间；所述位线调整单元在预充电过程中使所述位线节点电位箝位以及在放大过程中输出所述存储单元电流。
[0024]进一步的改进是，所述位线调整单元由第一匪OS管和第二反相器组成，所述第一NMOS管的漏极为所述位线调整单元的第一端，所述第一 NMOS管的源极为所述位线调整单元的第二端，所述第二反相器连接在所述第一NMOS管的源极和栅极之间，在预充电过程中预充电完成后的所述位线节电位根据所述第二反相器的翻转点大小进行箝位。
[0025]进一步的改进是，所述第一开关由第三PMOS管组成，所述第三PMOS管的源极连接电源电压，所述第三PMOS管的漏极连接所述第一 PMOS管的源极，所述第三PMOS管的栅极连接第一控制信号，所述第一控制信号为预充电信号和放大器工作使能信号进行与非运算后的信号。
[0026]进一步的改进是，所述第二电流路径由串联的第二开关和第一镜像电流源组成，所述第二开关控制所述第二电流路径的导通和关断，所述第一镜像电流源在所述第二电流路径导通时提供所述存储单元比较电流。
[0027]进一步的改进是，所述第二开关由第四PMOS管组成，所述第四PMOS管的源极连接所述第一镜像电流源的输出端，所述第四PMOS管的漏极作为所述第二电流路径的输出端并连接所述第一 PMOS管的栅极，所述第四PMOS管的栅极连接放大器工作使能信号的反相信号。
[0028]进一步的改进是，所述第一镜像电流源由第五PMOS管组成，所述第五PMOS管的源极连接电源电压，所述第五PMOS管的漏极作为所述第一镜像电流源的输出端并连接所述第二开关，所述第五PMOS管的栅极连接第一偏置电压，由所述第一偏置电压确定所述第三值。
[0029]进一步的改进是，所述第三电流路径由第二镜像电流源组成。
[0030]进一步的改进是，所述第二镜像电流源由第二匪OS管组成，所述第二匪OS管的源极接地，所述第二 NMOS管的漏极作为所述第二镜像电流源的输出端并连接所述第一 PMOS管的漏极，所述第二 NMOS管的栅极连接第二偏置电压，由所述第二偏置电压确定所述第四值。
[0031]进一步的改进是，在所述第一PMOS管的漏极和地之间还连接有下拉电流路径，所述下拉电流路径在灵敏放大器非工作期间提供一下拉电流时所述第一 PMOS管的漏极接地。
[0032]进一步的改进是，所述下拉电流路径由第三匪OS管组成，所述第三匪OS管的漏极连接所述第一 PMOS管的漏极，所述第三匪OS管的源极接地，所述第三匪OS管的栅极连接放大器工作使能信号的反相信号。
[0033]本发明通过第一电流路径取出存储单元电流，通过第二电流路径提供的存储单元比较电流和存储单元电流进行比较输出一个控制第一 PMOS管的信号，第二电流路径的电流大小只要在读P Cell的存储单元即读I时保证输出到第一PMOS管的栅极电压不往下掉即可，在读E Cell的存储单元时第一PMOS管的栅极电压能容易被下拉，所以第二电流路径的电流采用一个小电流即可实现。
[0034]同样，第一PMOS管根据栅极电压大小输出相应电流和第三电流路径的电流进行比较，第三电流路径的电流大小只要在读P Cell的存储单元时第一PMOS管关闭后能将第一PMOS管的漏极下拉即可，在读E Cell的存储单元时第一PMOS管导通后很容易实现将第一PMOS管的漏极上拉;所以第三电流路径的电流采用一个小电流即可实现。
[0035]由上可知，本发明中没有采用参考电压进行电压比较，本发明电路用于电流比较的第二电流路径只要保证在读I时第一 PMOS管的栅极电压不往下掉即可以及第三电流路径只要保证在读I时第一 PMOS管的漏极电压能下拉即可，所以本发明的第二电流路径和第三电流路径采用小电流即可实现，容易实现，电路结构简单。
【附图说明】
[0036]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0037]图1是现有灵敏放大器的电路图；
[0038]图2是本发明实施例灵敏放大器的电路图。
【具体实施方式】
[0039]如图2所示，是本发明实施例灵敏放大器的电路图，本发明实施例灵敏放大器包括:第一PMOS管Pl，预充电单元301，第一电流路径302，第二电流路径305，第三电流路径307。
[0040]所述预充电单元301连接在电源电压vpwr和所述第一电流路径302的输出端之间，所述预充电单元301用于在预充电过程中对所述第一电流路径302中的位线节点bl充电。较佳为，所述预充电单元301由第二 PMOS管P2组成，所述第二 PMOS管P2的源极连接电源电压vpwr，所述第二 PMOS管P2的漏极连接所述第一电流路径302的输出端，所述第二 PMOS管P2的栅极连接预充电信号pr eb。
[0041 ] 所述第一电流路径302连接在所述第一PMOS管Pl的栅极和地vgnd之间，存储单元304位于所述第一电流路径302中，所述第一电流路径302用于在放大过程中提供存储单元304电流，令第一值为所述存储单元304的存储数据为I时所述存储单元304电流的大小、第二值为所述存储单元304的存储数据为O时所述存储单元304电流的大小。
[0042]本发明实施例中，所述第一电流路径302包括位线调整单元303，所述位线调整单元303的第一端作为所述第一电流路径302的输出端，所述位线调整单元303的第二端通过列多路选择电路6连接到所述存储单元304的位线节点bl，所述存储单元304连接在所述位线节点bl和地vgnd之间；所述位线调整单元303在预充电过程中使所述位线节点bl电位箝位以及在放大过程中输出所述存储单元304电流。所述存储单元304由用于存储数据信息的SONOS管I和选择管2组成，SONOS管I的栅极连接字线WLS，选择管2的栅极连接字线WL。
[0043]较佳为，所述位线调整单元303由第一NMOS管NI和第二反相器4组成，所述第一匪OS管NI的漏极为所述位线调整单元303的第一端，所述第一 NMOS管NI的源极为所述位线调整单元303的第二端，所述第二反相器4连接在所述第一NMOS管NI的源极和栅极之间，在预充电过程中预充电完成后的所述位线节电位根据所述第二反相器4的翻转点大小进行箝位。
[0044]所述第二电流路径305连接在所述第一PMOS管Pl的栅极和电源电压vpwr之间，所述第二电流路径305在放大过程中提供存储单元304比较电流，所述存储单元304比较电流的大小为第三值，所述第三值设置为大于所述第一值使所述存储单元304的存储数据为I时所述第一 PMOS管Pl的栅极上拉为高电平从而使所述第一 PMOS管Pl断开;所述第三值设置为小于所述第二值使所述存储单元304的存储数据为O时所述第一 PMOS管Pl的栅极下拉为低电平从而使所述第一 PMOS管Pl导通。
[0045]本发明实施例中，所述第二电流路径305由串联的第二开关和第一镜像电流源组成，所述第二开关控制所述第二电流路径305的导通和关断，所述第一镜像电流源在所述第二电流路径305导通时提供所述存储单元304比较电流。
[0046]所述第二开关由第四PMOS管P4组成，所述第四PMOS管P4的源极连接所述第一镜像电流源的输出端，所述第四PMOS管P4的漏极作为所述第二电流路径305的输出端并连接所述第一 PMOS管Pl的栅极，所述第四PMOS管P4的栅极连接放大器工作使能信号saenl的反相信号 saenlbo
[0047]所述第一镜像电流源由第五PMOS管P5组成，所述第五PMOS管P5的源极连接电源电压vpwr，所述第五PMOS管P5的漏极作为所述第一镜像电流源的输出端并连接所述第二开关，所述第五PMOS管P5的栅极连接第一偏置电压pbias，由所述第一偏置电压pbias确定所述第三值。
[0048]所述第一 PMOS管Pl的源极通过第一开关306连接到电源电压vpwr，第三电流路径307连接在所述第一PMOS管Pl的漏极和地vgnd之间，所述第一PMOS管Pl的漏极连接到第一反相器3的输入端，所述第一反相器3的输出端作为灵敏放大器的输出端并输出所读取的数据输出信号Dout。
[0049]所述第一开关306在放大过程中导通从而使所述第一 PMOS管Pl的源极连接到电源电Svpwr ο本本发明实施例中，所述第一开关306由第三PMOS管P3组成，所述第三PMOS管P3的源极连接电源电压vpwr，所述第三PMOS管P3的漏极连接所述第一 PMOS管Pl的源极，所述第三PMOS管P3的栅极连接第一控制信号senseb，所述第一控制信号senseb为预充电信号preb和放大器工作使能信号saenl通过与非门5进行与非运算后的信号。
[0050]所述第三电流路径307的电流大小为第四值;第四值的大小满足:放大过程中，所述第一 PMOS管Pl断开时所述第三电流路径307使所述第一 PMOS管Pl的漏极和地vgnd连接从而保持低电平，在所述第一 PMOS管Pl导通时流过所述第一 PMOS管Pl的电流大于所述第三电流路径307的电流从而使第一PMOS管Pl的电压上拉为高电平。本发明实施例中，所述第三电流路径307由第二镜像电流源组成。较佳选择为，所述第二镜像电流源由第二 NMOS管N2组成，所述第二 NMOS管N2的源极接地vgnd，所述第二 NMOS管N2的漏极作为所述第二镜像电流源的输出端并连接所述第一 PMOS管Pl的漏极，所述第二 NMOS管N2的栅极连接第二偏置电压nbias，由所述第二偏置电压nbias确定所述第四值。
[0051 ] 在所述第一 PMOS管Pl的漏极和地vgnd之间还连接有下拉电流路径308，所述下拉电流路径308在灵敏放大器非工作期间提供一下拉电流时所述第一 PMOS管Pl的漏极接地
Vgnd0
[0052]所述下拉电流路径308由第三匪OS管N3组成，所述第三匪OS管N3的漏极连接所述第一 PMOS管Pl的漏极，所述第三匪OS管N3的源极接地vgnd，所述第三NMOS管N3的栅极连接放大器工作使能信号saenl的反相信号saenlb。
[0053]本发明实施例结构不需要参考电压即Vref，而是用两个电流比较的方法来判断。[°°54] 当选中存储单元(cell)读取(read)时:
[0055]先进行预充电(pre-charge)过程:先对位线节点bl充电。这时，信号preb为低电平，电源电压vpwr通过数据线dl以及匪OS管NI对列线节点cl充电，列线节点cl通过CMUX6对位线节点bl充电。随着节点cl的电压升高，当该电压升高到反相器4的翻转点时，反相器4会输出低电平使匪OS管NI截止，所最后节点c I的电位被钳位在反相器4的翻转点附近。在pr e-charge时，PMOS管Pl，P3都关闭。
[0056]Pre-charge结束后，进入放大过程:PMOS管P3管打开;如果读取的是e cell，则dl的电位会快速下降，PMOS管Pl管打开，使得PMOS管Pl管的漏极电位被上拉到vpwr，使得dout输出为O;如果读取的是ρ cell，dl电位不会被下拉，使得PMOS管Pl管不能打开，PMOS管Pl管的漏极继续为O电位，dout输出保持为I。
[0057]本发明实施例中，PMOS管P5提供的镜像电流，只要保证在读pcel I时，dl点的电位不往下掉，却又能在读e cell被下拉就行。NMOS管N2提供的镜像电流同样只需一个小电流，当读I时，PMOS管Pl管关闭，能把PMOS管Pl管的漏极下拉到O。
[0058]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【主权项】
1.一种灵敏放大器，其特征在于，包括:第一PMOS管，第一电流路径，第二电流路径，第二电流路径； 所述第一电流路径连接在所述第一PMOS管的栅极和地之间，存储单元位于所述第一电流路径中，所述第一电流路径用于在放大过程中提供存储单元电流，令第一值为所述存储单元的存储数据为I时所述存储单元电流的大小、第二值为所述存储单元的存储数据为O时所述存储单元电流的大小； 所述第二电流路径连接在所述第一PMOS管的栅极和电源电压之间，所述第二电流路径在放大过程中提供存储单元比较电流，所述存储单元比较电流的大小为第三值，所述第三值设置为大于所述第一值使所述存储单元的存储数据为I时所述第一 PMOS管的栅极上拉为高电平从而使所述第一 PMOS管断开;所述第三值设置为小于所述第二值使所述存储单元的存储数据为O时所述第一 PMOS管的栅极下拉为低电平从而使所述第一 PMOS管导通； 所述第一 PMOS管的源极通过第一开关连接到电源电压，第三电流路径连接在所述第一PMOS管的漏极和地之间，所述第一PMOS管的漏极连接到第一反相器的输入端，所述第一反相器的输出端作为灵敏放大器的输出端并输出所读取的数据输出信号； 所述第一开关在放大过程中导通从而使所述第一 PMOS管的源极连接到电源电压； 所述第三电流路径的电流大小为第四值；第四值的大小满足:放大过程中，所述第一PMOS管断开时所述第三电流路径使所述第一 PMOS管的漏极和地连接从而保持低电平，在所述第一 PMOS管导通时流过所述第一 PMOS管的电流大于所述第三电流路径的电流从而使第一PMOS管的电压上拉为高电平。2.如权利要求1所述的灵敏放大器，其特征在于:灵敏放大器还包括预充电单元，所述预充电单元连接在电源电压和所述第一电流路径的输出端之间，所述预充电单元用于在预充电过程中对所述第一电流路径中的位线节点充电。3.如权利要求2所述的灵敏放大器，其特征在于:所述预充电单元由第二PMOS管组成，所述第二 PMOS管的源极连接电源电压，所述第二 PMOS管的漏极连接所述第一电流路径的输出端，所述第二 PMOS管的栅极连接预充电信号。4.如权利要求2所述的灵敏放大器，其特征在于:所述第一电流路径包括位线调整单元，所述位线调整单元的第一端作为所述第一电流路径的输出端，所述位线调整单元的第二端通过列多路选择电路连接到所述存储单元的位线节点，所述存储单元连接在所述位线节点和地之间;所述位线调整单元在预充电过程中使所述位线节点电位箝位以及在放大过程中输出所述存储单元电流。5.如权利要求4所述的灵敏放大器，其特征在于:所述位线调整单元由第一匪OS管和第二反相器组成，所述第一 NMOS管的漏极为所述位线调整单元的第一端，所述第一 NMOS管的源极为所述位线调整单元的第二端，所述第二反相器连接在所述第一 NMOS管的源极和栅极之间，在预充电过程中预充电完成后的所述位线节电位根据所述第二反相器的翻转点大小进行箝位。6.如权利要求1所述的灵敏放大器，其特征在于:所述第一开关由第三PMOS管组成，所述第三PMOS管的源极连接电源电压，所述第三PMOS管的漏极连接所述第一 PMOS管的源极，所述第三PMOS管的栅极连接第一控制信号，所述第一控制信号为预充电信号和放大器工作使能信号进行与非运算后的信号。7.如权利要求1所述的灵敏放大器，其特征在于:所述第二电流路径由串联的第二开关和第一镜像电流源组成，所述第二开关控制所述第二电流路径的导通和关断，所述第一镜像电流源在所述第二电流路径导通时提供所述存储单元比较电流。8.如权利要求7所述的灵敏放大器，其特征在于:所述第二开关由第四PMOS管组成，所述第四PMOS管的源极连接所述第一镜像电流源的输出端，所述第四PMOS管的漏极作为所述第二电流路径的输出端并连接所述第一 PMOS管的栅极，所述第四PMOS管的栅极连接放大器工作使能信号的反相信号。9.如权利要求7所述的灵敏放大器，其特征在于:所述第一镜像电流源由第五PMOS管组成，所述第五PMOS管的源极连接电源电压，所述第五PMOS管的漏极作为所述第一镜像电流源的输出端并连接所述第二开关，所述第五PMOS管的栅极连接第一偏置电压，由所述第一偏置电压确定所述第三值。10.如权利要求1所述的灵敏放大器，其特征在于:所述第三电流路径由第二镜像电流源组成。11.如权利要求10所述的灵敏放大器，其特征在于:所述第二镜像电流源由第二NMOS管组成，所述第二 NMOS管的源极接地，所述第二 NMOS管的漏极作为所述第二镜像电流源的输出端并连接所述第一 PMOS管的漏极，所述第二匪OS管的栅极连接第二偏置电压，由所述第二偏置电压确定所述第四值。12.如权利要求1所述的灵敏放大器，其特征在于:在所述第一PMOS管的漏极和地之间还连接有下拉电流路径，所述下拉电流路径在灵敏放大器非工作期间提供一下拉电流时所述第一 PMOS管的漏极接地。13.如权利要求12所述的灵敏放大器，其特征在于:所述下拉电流路径由第三NMOS管组成，所述第三匪OS管的漏极连接所述第一 PMOS管的漏极，所述第三NMOS管的源极接地，所述第三NMOS管的栅极连接放大器工作使能信号的反相信号。
【文档编号】G11C7/06GK105895139SQ201610192163
【公开日】2016年8月24日
【申请日】2016年3月30日
【发明人】傅俊亮, 王鑫
【申请人】上海华虹宏力半导体制造有限公司