一种rram灵敏放大器的制造方法
【技术领域】
[0001]本发明涉及存储器件领域，具体为一种RRAM灵敏放大器。
【背景技术】
[0002]阻变型随机存储器(RRAM)是一种新型的非易失性信息存储技术，具有结构简单、兼容标准CMOS工艺、低操作电压、低功耗及高速读写等特点。其存储信息单元是由一种金属氧化物(例如CuOx，W0X，HfOx，T1x, ^(^等)实现的可变电阻。在不同的工作条件下，可变电阻表现出高阻态(例如:10Kohm)和低阻态(例如:1Kohm)的双极记忆特性。
[0003]存储信息读取是将可变电阻的状态(高阻态和低阻态)转化成能为外部电路可识别的电平信号(低电平和高电平)。通常，一个存储单元所能输出的信号即电流和电压很小；同时，这些信号往往具有较长的延时特性且不足于提供全摆幅的输出信号。所以，为了提高存储器的读取速度，满足存储器内部其他外围电路的需求，必须由灵敏放大器把小信号放大至全摆幅的高低电平。
[0004]现有的一种灵敏放大器原理图如图1所示，由存储支路11、参考支路12、比较输出电路13三部分组成。
[0005]存储支路11将存储单元中可变电阻的状态(高阻态或低阻态)转化成相应电压信号Vmat，包含ITlR存储单元111、包括放大器113和钳位管114的电阻电流转换电路与电流电压转换电路115。
[0006]参考支路12产生用于状态对比的参考电压Vref，由包括参考电流源121、读使能开关122、参考放大器123和参考钳位管124的电流匹配电路与电流电压转换电路125组成；
[0007]比较器13将mat和Vref进行比较，输出可变电阻低、高阻态对应的标准逻辑高、低电平，由一个比较器131和一个与门132组成。
[0008]工作原理如图2所示的传统灵敏放大器的工作波形图。
[0009](I)预充电阶段(t0?t2):当读使能信号EN_READ变高后，灵敏放大器首先进入预充电阶段，存储支路11对存储支路全局位线BL_MG充电。由于存储支路全局位线BL_MG上寄生的电阻电容较大，需要较长的时间(t0?tl)，Vmat电压才稳定到目标值。而对于参考支路全局信号BL_RG，寄生电阻电容很小，Vref很快稳定到目标值。
[0010](2)比较阶段(t2?t3): Vmat和Vref都稳定到其目标值后，比较器使能信号EN_COMP变高，输出比较结果信号DQ_C0MP.
[0011](3)数据输出阶段(t3?t4):由于比较器需要一定的建立时间才能输出稳定的比较结果信号DQ_C0MP，所以EN_DQ在EN_C0MP延迟一段时间后变高，输出真正有效的数据信号DQ，直到t4时刻，整个读取周期结束，即EN_READ变低。
[0012]虽然上述现有方案能成功实现对存储单元的读取功能，但是还存在以下缺点:1)数据读取速度慢，主要是预充电阶段(to?tl)时间较长，即Vmat稳定到目标值所用时间过长，导致整个数据读取周期加长，进而影响存储器的数据吞吐量下降；2)器件数较多(包含两个运放，一个比较器及其他电路)，版图面积大；特别对多字节(例如16Bytes)操作的存储器，将需要较多的灵敏放大器(例如128个)，这样芯片面积较大，芯片成本升高；3)工作电流大，假设每个放大器和比较器的工作电流为50uA，其他电路的工作电流为20uA，则一个灵敏放大器的工作电流约为170uA，对多字节(例如16Bytes)操作的存储器而言，工作电流至少为128*170uA = 21.8mA ;同时，大的工作电流，增加芯片电源和地的宽度及设计难度；4)反馈环路较多(存储支路和参考支路各含一个反馈环路)，系统不稳定性增加，设计实现难度也增大。
【发明内容】
[0013]针对现有技术中存在的问题，本发明提供一种数据读取速度快，工作电流小及器件数少的RRAM灵敏放大器。
[0014]本发明是通过以下技术方案来实现:
[0015]一种RRAM灵敏放大器，包括，用于将存储单元中可变电阻的状态转化成相应电压信号Vmat的存储支路；用于将参考电流转换成相应参考电压Vref的参考支路；用于将电压信号Vmat和参考电压Vref进行比较，输出可变电阻低或高阻态对应的标准逻辑高或低电平的比较输出电路；以及用于在预充电阶段连通存储支路和参考支路的预充电增强电路。
[0016]优选的，预充电增强电路由一个NMOS管或者传输门组成，栅极连接高电平有效的预充电增强电路使能信号ENH_PREQ，漏极和源极分别连接存储支路全局位线BL_MG和参考支路局部位线BL_RL，或是连接参考支路全局位线BL_RG和存储支路局部位线BL_ML。
[0017]优选的，存储支路包括ITlR存储单元、读使能开关、电流电压转换管及由放大器和钳位管组成的电阻电流转换电路；ITlR存储单元一端接位线BL，另一端接地，MOS开关管的栅极接字线WL ;读使能开关由NMOS管组成，接在存储支路全局位线BL_MG和存储支路局部位线BL_ML之间，栅极受读取使能EN_READ控制；电阻电流转换电路中放大器的正向输入端接钳位参考电压Vclamp，反向输入端接存储支路局部位线BL_ML，输出端Vlimit_mat接在钳位管的栅极，钳位管的源极和漏极分别接存储支路局部位线BL_ML和电压信号Vmat ;电流电压转换管由二极管连接的PMOS管组成，栅极和漏极均接电压信号Vmat，源极接电源VDD0
[0018]进一步，参考支路包括参考电流源、读使能开关、参考钳位管及电流电压转换管；参考电流源一端接参考支路全局位线BL_RG，另一端接地；读使能开关源极和漏极分别接参考支路全局位线BL_RG和参考支路局部位线BL_RL，栅极受读使能信号EN_READ控制；参考钳位管的源极和漏极分别接参考支路局部位线BL_RL和参考电压Vref，栅极受放大器的输出端Vlimit_mat控制；电流电压转换管由二极管连接的PMOS管组成，栅极和漏极均接参考电压Vref，源极接电源VDD。
[0019]优选的，比较输出电路由比较器和与门组成；比较器的正向输入端接参考电压Vref,反向输入端接电压信号Vmat，输出信号DQ_C0MP和使能信号EN_C0MP分别接入到与门的两个输入端接，输出信号DQ。
[0020]与现有技术相比，本发明具有以下有益的技术效果:
[0021]本发明能够成功实现对RRAM存储单元中可变电阻状态读取功能；通过预充电增强功能，缩短预充电阶段的时间，从而缩短整个数据读取周期，加快数据读取速度，进而提高了存储器的数据吞吐量。从仿真验证的结果看，本发明方案数据读取周期比传统方案的数据读取周期(例如10nS)缩短1nS?15nS。
[0022]进一步的，在保证功能性能不变的情况下，比现有技术中的方案减少了一个运放，其版图面积也会减小；特别针对多字节(例如16Bytes)操作的存储器(包含18*8 = 128个灵敏放大器)，需要的芯片面积缩小，芯片成本降低。同时还大大降低了工作电流，假设每个放大器和比较器的工作电流为50uA，其他电路的工作电流为20uA，则一个灵敏放大器的工作电流约为120uA ;对多字节(如16Bytes)操作的存储器而言，其功耗将会减小，即为128*120uA = 15.4mA ;同时，存储器的电源和地的版图布线宽度及设计难度在一定程度上得以降低减小。
[0023]更进一步的，在参考支路中不设置运放，只在存储支路设置一个运放，则由放大器和钳位管组成了一个反馈环路，同时钳位住存储支路和参考支路的全局及局部位线；对于仅含一个反馈环路的系统，系统不稳定性减小，更易于设计实现。
【附图说明】
[0024]图1为传统灵敏放大器的原理图。
[0025]图2为传统灵敏放大器工作波形图。
[0026]图3为本发明灵敏放大器的原理图。
[0027]图4为本发明灵敏放大器的工作波形图。
[0028]图5a为放大器具体实例电路图。
[0029]图5b为比较器具体实例电路图。
[0030]图中:存储支路11，参考支路12，比较输出电路13，预充电增强电路14，ITlR存储单元111，读使能开关112，放大器113，钳位管114，电流电压转换管115，参考电流源121，参考支路读使能开关122，，参考支路钳位管124，参考支路电流电压转换管125，比较器131，与门 132。
【具体实施方式】
[0031]下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
[0032]如图3所示为本发明一种RRAM灵敏放大器，如图3所示，其包括存储支路11、参考支路12、比较输出电路13和预充电增强电路14四部分。存储支路11的功能是将存储单元中