D-OUT通过滤波电容ClOO接地；稳压芯片UlOO的脚2接地；稳压芯片UlOO的脚3与电感LlOO的一端连接，电感LlOO的另一端与电阻R100、电容C101、C102、C103以及电感LlOl的一端连接，电容ClOl的另一端与稳压芯片UlOO的脚5以及电阻RlOO的另一端连接，且电阻RlOO的另一端通过电阻RlOl接地，电容ClOl和C102的另一端接地，电感LlOl的另一端与主控芯片Ul连接以为主控芯片Ul提供工作电压VDD_C0RE。第二三电压生成单元1231b包括电容C104、C105、C106、C107、C112、稳压芯片UlOl以及电感L102、L104，用于为主控芯片Ul提供电压AV1P8和AV3P3，其中稳压芯片UlOl的控制脚与主控芯片Ul连接，用于接收来自主控芯片Ul的控制信号DCDC_EN，稳压芯片UlOl的输入脚与电压VDD_0UT连接，且电压VDD_0UT通过滤波电容C104接地，稳压芯片UlOl的其中之一输出脚与电容C106、C107并联后的一端以及电感L102的一端连接，电容C106、C107并联后的另一端接地，电感L102的另一端与主控芯片Ul连接以为主控芯片Ul提供电压AV1P8 ;稳压芯片UlOl的其中之另一输出脚与电容C105、C112并联后的一端以及电感L104的一端连接，电容C105、C112并联后的另一端接地，电感L104的另一端与主控芯片Ul连接以为主控芯片Ul提供电压AV3P3 ;稳压芯片UlOl的接地脚接地。第四电压生成单元1231(^包括电容(:108、(:109、(:110、(:111、稳压芯片U102、电感L103、L105以及电阻R102、R103，用于为主控芯片Ul提供电压V3P3，其中稳压芯片U102的输入脚(脚4)与电压VDD-OUT连接，稳压芯片U102的控制脚与主控芯片Ul连接以接收来自主控芯片Ul的控制信号DOTC_EN，且电压VDD-OUT通过滤波电容C108接地；稳压芯片U102的脚2接地；稳压芯片U102的脚3与电感L102的一端连接，电感L102的另一端与电阻R102、电容C109、C110、C111以及电感L105的一端连接，电容C109的另一端与稳压芯片U102的脚5以及电阻R102的另一端连接，且电阻R102的另一端通过电阻R103接地，电容CllO和Clll的另一端接地，电感L105的另一端与主控芯片Ul连接以为主控芯片Ul提供工作电压V3P3。需要说明的是，图4中电压VDD_0UT为VDD5V经二极管D200处理后得到的4.4V电压。
[0030]其中图5至图7中Ul-A、UlB以及UlC均表示主控芯片Ul的部分引脚，三者共同构成主控芯片Ul。如图5所示，表示主控芯片Ul与电源电路1231的连接关系及主控芯片Ul正常工作时所需的时钟电路等基础电路。
[0031]再请参考图6，为SDRAM存储电路1232与主控芯片Ul的连接关系图。如图6所不，SDRAM 存储电路 1232 (Synchronous Dynamic Random Access Memory，同步动态随机存储器，简称SDRAM)包括同步动态随机存储器U2，同步动态随机存储器U2与主控芯片Ul连接，用于扩展主控芯片Ul的内存，其中SDRAM将CPU与RAM通过一个相同的时钟锁在一起，使RAM和CPU能够共享一个时钟周期，以相同的速度同步工作，与EDO内存相比速度能提高50%，且SDRAM内含两个交错的存储阵列，当CPU从一个存储体或阵列访问数据时，另一个就已为读写数据做好了准备，通过这两个存储阵列的紧密切换，读取效率得到了成倍的提高。本实施例中同步动态随机存储器U2优选为W9825G6JH-6。
[0032]再请参考图7，NAND存储电路1233包括NAND闪存芯片U3，其存储容量为256MB，NAND闪存芯片U3与主控芯片Ul连接(具体连接关系参见图6与图7，此处不再详细说明)，其工作电压为V3P3，由第四电压生成单元1231c提供。NAND闪存芯片U3用于扩展主控芯片Ul的内存。
[0033]如图8 所示，USB OTG 电路 1234 包括电阻 R601、R602、USB 接口 J1、电阻 R604、USBOTG芯片U4、电解电容CD2以及电容C602，其中USB OTG芯片U4具体为SGM7222。各元件之间的连接关系以及各元件与主控芯片Ul之间的连接关系请具体参见图8至图9，此处不再详细说明。
[0034]以上结合最佳实施例对本实用新型进行了描述，但本实用新型并不局限于以上揭示的实施例，而应当涵盖各种根据本实用新型的本质进行的修改、等效组合。
【主权项】
1.一种WIFI音乐盒，包括音乐盒壳体以及设置于所述音乐盒壳体内的电路板，其特征在于，所述电路板上设置有WIFI接收模块和主控模块，所述WIFI接收模块接收音源输出设备输出的音频信号，所述主控模块对所述音频信号进行解码并输出。
2.如权利要求1所述的WIFI音乐盒，其特征在于，所述WIFI接收模块包括天线E1、电容Cl、电感L1、L601、WIFI模块UO以及电阻R11、R12，所述天线El通过所述电容Cl与所述电感LI的一端连接，所述电感LI的另一端与所述WIFI模块UO的脚6连接，所述WIFI模块UO的脚5接地，所述WIFI模块UO的脚I通过所述电感L601与所述电源电路连接，所述WIFI模块UO的脚2和脚3分别通过所述电阻Rll、R12与所述主控模块连接。
3.如权利要求1所述的WIFI音乐盒，其特征在于，所述主控模块包括电源电路、主控芯片UUSDRAM存储电路、NAND存储电路以及USB OTG电路，所述电源电路、SDRAM存储电路、NAND存储电路以及USB OTG电路均与所述主控芯片Ul连接。
4.如权利要求3所述的WIFI音乐盒，其特征在于，所述主控芯片Ul为ARM9内核处理芯片。
5.如权利要求4所述WIFI音乐盒，其特征在于，所述电源电路包括第一电压生成单元、第二三电压生成单元以及第四电压生成单元，所述第一电压生成单元、第二三电压生成单元以及第四电压生成单元与所述主控芯片Ul连接以在所述主控芯片Ul的控制下输出和关断输出，并在输出时将输出的电压提供给所述主控芯片Ulo
6.如权利要求5所述的WIFI音乐盒，其特征在于，所述第一电压生成单元包括电容C100、ClOU C102、C103、稳压芯片U100、电感L100、LlOl以及电阻R100、R101，所述稳压芯片UlOO的输入脚与电压VDD-OUT连接，所述稳压芯片UlOO的控制脚与所述主控芯片Ul连接以接收来自所述主控芯片Ul的控制信号DCDC_EN，所述电压VDD-OUT通过所述滤波电容ClOO接地，所述稳压芯片UlOO的脚2接地，所述稳压芯片UlOO的脚3与所述电感LlOO的一端连接，所述电感LlOO的另一端与所述电阻R100、电容C101、C102、C103以及电感LlOl的一端连接，所述电容ClOl的另一端与稳压芯片UlOO的脚5以及所述电阻RlOO的另一端连接，所述电阻RlOO的另一端通过所述电阻RlOl接地，所述电容ClOl和C102的另一端接地，所述电感LlOl的另一端与所述主控芯片Ul连接以为所述主控芯片Ul提供工作电压VDD_C0RE。
7.如权利要求5所述的WIFI音乐盒，其特征在于，所述第二三电压生成单元包括电容C104、C105、C106、C107、C112、稳压芯片UlOl以及电感L102、L104，所述稳压芯片UlOl的控制脚与所述主控芯片Ul连接以接收来自所述主控芯片Ul的控制信号DCDC_EN，所述稳压芯片UlOl的输入脚与电压VDD_0UT连接，所述电压VDD_0UT通过所述滤波电容C104接地，所述稳压芯片UlOl的其中之一输出脚与所述电容C106、C107并联后的一端以及电感L102的一端连接，所述电容C106、C107并联后的另一端接地，所述电感L102的另一端与所述主控芯片Ul连接以为所述主控芯片Ul提供电压AV1P8，所述稳压芯片UlOl的其中之另一输出脚与所述电容C105、C112并联后的一端以及电感L104的一端连接，所述电容C105、C112并联后的另一端接地，所述电感L104的另一端与所述主控芯片Ul连接以为所述主控芯片Ul提供电压AV3P3。
【专利摘要】本实用新型公开了一种WIFI音乐盒，包括音乐盒壳体以及设置于所述音乐盒壳体内的电路板，所述电路板上设置有WIFI接收模块和主控模块，所述WIFI接收模块接收音源输出设备输出的音频信号，所述主控模块对所述音频信号进行解码并输出。与现有技术相比，本实用新型WIFI音乐盒在电路板上增设了WIFI接收模块，通过WIFI接收模块可以实现音乐盒与音源设备的无线连接，且WIFI传输距离较远，因此能够实现较远距离的无线传输，对音源设备的距离限制较小。
【IPC分类】G11C7-16
【公开号】CN204423912
【申请号】CN201420857512
【发明人】杨文军
【申请人】东莞爱乐电子科技有限公司
【公开日】2015年6月24日
【申请日】2014年12月30日