专利名称：集成电路的布图设计装置、布图设计方法及布图设计程序的制作方法
技术领域：
本发明涉及用于进行元件布图的布图设计装置、布图设计方法及布图设计程序。
背景技术：
在半导体集成电路的布图设计中，通过将包含在该半导体集成电路中的半导体元件作为元件单元来形成，根据电路图形成包含该元件单元的单元块，从而进行半导体集成电路的布图。
图16表示典型的半导体集成电路的设计流程图。在步骤S100的系统设计步骤中，确定电路规格、工艺及芯片尺寸等系统的基本设想。在步骤S102的电路设计步骤中，确定具体的电路结构、各种常数。在步骤S104的单元块布图设计步骤中，在用于电路的每个元件中进行元件单元的布图，然后，将这些元件单元组合，进行单元块的布图。在步骤S106的整体布图设计中，通过适当配置单元块来进行集成电路整体的布图。在步骤S108的掩模生成步骤中，根据集成电路的布图，形成对应于工艺的掩模。在步骤S110的制造步骤中，使用掩模执行实际的工艺，制造半导体集成元件。
在上述单元块布图设计步骤S104中，布图设计者参照电路设计步骤S102中获得的电路图，同时使用CAD等图面输入支持装置，通过输入构成元件的电极、绝缘层、掺杂区域等的坐标，进行元件单元的布图。
此时，为了减轻布图设计者的负担，使用称为标准方式的设计方法。在标准方式中，将频繁使用的标准的元件单元的布图作为数据库保持在存储装置中，根据需要，通过从数据库中选择元件单元，可进行单元块的布图(例如，(日本)特开平5-218202号公报)。
专利文献1特开平5-218202号公报但是，在定制的元件多的模拟集成电路等中，所使用元件的构成要素的大小、形状及配置的变更较多，不能将元件单元的布图标准化，难以使用单元数据库。因此，对于元件单元的各构成要素，需要逐一输入坐标数据并进行元件单元的布图。
而且，在将元件单元组合进行单元块的布图时，有时需要变更元件单元的自身布图。再有，因电路设计的重新考虑，有时也需要变更元件单元。此时，布图设计者需要对于元件单元的各构成要素再输入坐标数据，存在布图作业十分繁杂的问题。而且，产生坐标数据的输入错误的危险也大。
此外，在包含电容元件和电阻元件的元件单元的集成电路中，在布图设计后，为了调整集成电路整体的延迟时间，大多需要对电容值或电阻值进行微调，需要再输入电容元件或电阻元件的各构成要素的坐标。这种情况下，也存在加重布图设计者负担，开发时间加长的问题。
此外，随着电容值和电阻值的微调整，在变更电容元件和电阻元件的结构时，需要重新制作用于制造工艺的大部分掩模，对制造工艺的影响大，导致制造成本的增大。
而且，随着元件单元的调整，电路的整体布图受到影响，常常需要再次从最初开始进行布图作业。
而且，在布图设计后，电路设计者或系统设计者不能容易地确认其结果是否合适。因此，在电路设计者和布图设计者之间难以进行设计的配合，成为延长开发时间的原因。
发明内容
鉴于上述现有技术的问题，为了解决至少一个上述课题，本发明的目的在于提供可以减轻元件的布图作业负担的布图设计装置、布图设计方法及布图设计程序。
解决上述课题的本发明是一种布图设计方法，用于组合包含元件单元的单元块来进行半导体集成电路的布图，其特征在于，该方法包括接受作为元件单元的生成对象的元件类型的输入，参照预先存储和保持了每个元件类型的元件的基本结构的基本结构数据库，取得所述输入的元件类型的元件的基本结构的步骤；进行用于变更元件的基本结构的参数设定的步骤；以及根据所述参数，变更所述取得的元件的基本结构并对元件单元进行布图的步骤。
用于解决上述课题的本发明是一种布图设计装置，用于组合包含元件单元的单元块来进行半导体集成电路的布图，其特征在于，该布图设计装置包括基本结构取得部件，接受作为元件单元的生成对象的元件类型的输入，参照预先存储和保持了每个元件类型的元件的基本结构的基本结构数据库，取得在所述元件类型取得部件中取得的元件类型的元件的基本结构；参数设定部件，进行用于变更元件的基本结构的参数设定；以及元件单元生成部件，根据所述参数设定部件中设定的参数，变更所述基本结构取得部件中取得的元件的基本结构，并对元件单元进行布图。
用于解决上述课题的本发明是一种布图设计程序，用于组合包含元件单元的单元块来进行半导体集成电路的布图，其特征在于，该布图设计程序使计算机执行以下步骤接受作为元件单元的生成对象的元件类型的输入，参照预先存储和保持了每个元件类型的元件的基本结构的基本结构数据库，取得所述输入的元件类型的元件的基本结构的步骤；进行用于变更元件的基本结构的参数设定的步骤；以及根据所述参数，变更所述取得的元件的基本结构并对元件单元进行布图的步骤。
这里，所述参数包括元件的基准因素的长度、元件单元内并联配置的元件的数目、电极的有无、电极的数目、电极的位置、电极的重复图形等。通过使用这些参数，可以自动生成元件单元而不逐一输入元件的各构成元件的坐标数据。
此外，在元件类型为电容元件或电阻元件时，可设定用于调整电容值或电阻值的参数，还可自动生成仅变更上部电极的形状、大小或位置的元件单元。
图1是本发明实施方式的布图设计装置的结构方框图。
图2是表示本发明实施方式的布图设计方法的流程图。
图3是表示本发明实施方式的晶体管的基本结构例。
图4是表示本发明实施方式中参数的设定输入画面。
图5说明本发明实施方式的元件单元的自动生成。
图6说明本发明实施方式是元件单元的自动生成。
图7说明本发明实施方式是元件单元的自动生成。
图8表示本发明实施方式的元件单元的生成结果的显示画面。
图9表示本发明的变形例1的电容元件的基本结构例。
图10说明本发明的变形例1的电容元件的元件单元的自动生成。
图11表示本发明的变形例2的电阻元件的基本结构例。
图12说明本发明的变形例2的电阻元件的元件单元的自动生成。
图13说明本发明的变形例2的电阻元件的元件单元的自动生成。
图14说明本发明的变形例2的电阻元件的元件单元的自动生成。
图15说明本发明的变形例2的电阻元件的元件单元的自动生成。
图16是表示集成电路的布图设计的流程图。
具体实施例方式
如图1所示，本发明的实施方式的布图设计装置基本上由控制部10、输入部12、输出部14、存储部16及总线18构成。控制部10、输入部12、输出部14及存储部16通过总线18以可进行信息传送的方式来连接。
此外，布图设计装置最好还包括接口部20。通过接口部20，与外部网络22以可进行信息传送的方式来连接，可从装置外部接收布图设计上必要的参数等数据，或将布图设计的结果输出到装置外部的计算机。
控制部10通过执行存储部16中保持的布图设计程序，从输入部12或接口部20取得用于布图设计的参数，进行元件单元内的布图设计处理。
输入部12用于输入布图设计上必要的数据。输入的数据通过总线18传送到控制部10或存储部16。作为输入部12，例如最好适当选用键盘等字符输入装置或鼠标、光笔、跟踪球等指向器件。
输出部14显示布图结果或从输入部12取得的参数等。作为输出部，例如最好适当选用显示器、打印机等输出装置。
存储部16用于存储和保持控制部10执行的布图设计程序和从输入部12输入的参数值。存储部16的存储内容可由控制部10适当参阅。作为存储部16，例如可适当选用半导体存储器、硬盘、软盘、光磁盘或磁盘等。
以下，参照图2的流程图，详细说明本实施方式的布图设计方法。在本实施方式的布图设计方法中，将包含于集成电路中的元件作为元件单元自动生成，将这种元件单元组合，进行单元块的布图。
布图设计方法的各步骤变换为可由计算机执行的程序并保存在存储部16中。程序由控制部10读出并执行。
预先从连接到总线18的外部数据库调用步骤S100的系统设计及步骤S102的电路设计步骤(参照图16)中设计的电路信息。
在步骤S10中，控制部10取得调用的电路信息中包含的各元件的类型和由步骤S100指定的工艺规则的类别数据。布图设计者从输入部12指定电路图的设计部位。接受了指定设计部位的控制部10判别设计部位的元件类型，参照预先保存在存储部16中的基本结构数据库，读出指定的元件的基本结构数据。
例如，在集成电路中包含NPN型的双极晶体管30的情况下，如图3那样，读出有关发射极电极32、基极电极34、集电极36、发射极掺杂区域31、基极掺杂区域33及集电极掺杂区域35等的形状、大小和配置的缺省值(基准值)。也可读出与包围晶体管30的元件分离区域ISO37有关的合适缺省值。在输入了其他元件类型的情况下，也进行同样的处理。
按确定最小线宽度、设计耐压、设计性能等设计规则(工艺规则)的每个种类预先准备这些基本结构。在反映了轻微修正等近似的多种工艺情况下，保存共用部分，按照设计规则仅适当变更两者间的不同点就可以。
在步骤S12中，控制部10取得用于自动生成元件单元所必需的参数。控制部10参照预先保存在存储部16中的参数数据库，读出布图上必要的参数类型及缺省值并显示在输出部14上，催促布图设计者变更参数值。布图设计者在必须变更显示在输出部14上的参数值时，用输入部12变更参数值。
这里，参数指用于变更元件单元中包含的元件的基本结构的参数。此外，参数最好包含用于电容值和电阻值的调整(微调)的参数。有关微调的参数将后述。
例如，在电路中使用双极晶体管30的情况下，如图4那样，进行(a)基准部分的长度(E_LENGTH发射极长度)、(b)由元件单元即元件分离区域ISO37包围的区域内并联配置的元件数(E_MULTI并联元件数)、(c)集电极的有无(C_OFF)、(d)发射极电极数(E_NUM)、(e)集电极的位置(C_POSITION)、(f)电极的重复图形(发射极个数E_ROW、基极个数B_ROW、以及电极顺序)的变更。
这里，发射极长度E_LENGTH是表示作为基准部分的发射极电极长度的参数，设定为按设计规则确定的最小值以上的值。(b)并联元件数E_MULTI是表示在单元内并联配置的元件数的参数，设定为1以上的整数。(c)集电极的有无C_OFF是表示是否设置集电极的参数，在设置集电极的情况下设定为“ON”，在没有设置集电极的情况下设定为“OFF”。(d)发射极电极数E_NUM是表示发射极电极数的参数，设定为1以上的整数。(e)集电极的位置CPOSITION是表示将集电极设置在基极电极侧、发射极电极侧或是两者上的任何一种情况下的参数，在设置在基极电极侧时设定为“TOP”，在设置在发射极电极侧时设定为“BOTTOM”，而在设置在双方中时设定为“BOTH”。(f)电极的重复图形是在将元件串联配置时表示电极的配置图形的参数，包含向发射极电极的串联方向的数目(发射极个数E_ROW)、向基极电极的串联方向的数目(基极个数B_ROW)、以及电极顺序。在向发射极电极的串联方向的数目E_ROW、向基极电极的串联方向的数目B_ROW中设定1以上的整数。在电极顺序中择一地设定“E/B”或“B/E”。
在步骤S14中，根据输入的参数值和设计规则，控制部10变更元件的电极和掺杂区域的形状、大小及配置等基本结构，自动生成元件单元。
例如，在双极晶体管中，根据(a)发射极长度E_LENGTH、(b)并联元件数E_MULTI、(c)集电极的有无C_OFF、(d)发射极电极数E_NUM、(e)集电极的位置C_POSITION、(f)电极的重复图形(发射极个数E_ROW、基极个数B_ROW、以及电极顺序)的设定，变更元件的基本结构，生成元件单元。
(a)根据发射极长度E_LENGTH，变更发射极电极32的长度d。例如，如图4那样，如果设定发射极长度E_LENGTH＝4.6μm，则如图5(a)那样，发射极电极32的长度为4.6μm。此外，随着变更，其他电极和掺杂区域的尺寸也被变更。再有，在本例中，将金属电极与发射极掺杂区域31进行欧姆接触的接触孔部分作为发射极电极32，发射极电极32的形状和大小表示原封不动地反映了发射极掺杂区域31的形状和大小的情况。为了进行控制，有与发射极掺杂区域31的形状和大小的配置，与用于和金属电极欧姆接触的接触孔的形状和大小的配置，在需要两者分别控制的工艺中，可适当变更该情况的参数。
(b)根据并联配置数E_MULTI的值，变更单元内并联配置的基本结构30的数目。例如，如图4那样，在设定为并联元件数E_MULTI＝2次时，如图5(b)那样，在被同一元件分离区域ISO37包围的区域内并排配置两个并联的晶体管。此时，可同时变更发射极长度E_LENGTH和并联元件数E_MULTI，并可同时变更元件的尺寸及并联配置数。
(c)根据集电极的有无C_OFF的设定，确定是否消除集电极36。例如，在集电极的有无C_OFF为“ON”时，如图5(c)那样，成为配有集电极36的元件结构。另一方面，在集电极的有无C_OFF为“OFF”时，如图5(d)那样，成为消除集电极36的结构。
(d)根据发射极电极数E_NUM的设定，确定发射极电极32的数目。在发射极电极数E_NUM为2时，如图5(e)那样，变为在图示x方向上形成两个发射极电极32的结构，即变更为对共用的基极掺杂区域33形成两个发射极掺杂区域31的结构。同样，也可对集电极36和基极电极34设定参数，变更电极数。
(e)根据集电极的位置C_POSITION的设定，变更集电极36的位置。在集电极的位置C_POSITION为“TOP”时，如图6(a)那样，集电极36被配置在基极电极34侧。在集电极的位置C_POSITION为“BOTTOM”时，如图6(b)那样，集电极36被配置在发射极电极32侧。此外，在集电极的位置C_POSITION为“BOTH”时，如图6(c)那样，集电极36被配置在基极电极34和发射极电极32两侧。此时，跟随集电极36的集电极的掺杂区域35的位置也被变更。
(f)根据电极的重复图形(发射极个数E_ROM、基极个数B_ROW及电极顺序)，确定集电极36、基极电极34及发射极电极32的串联方向的配置图形。例如，在发射极个数E_ROM＝2、基极个数B_ROW＝2及电极顺序＝“B/E”时，如图7(a)那样，以集电极36、第1基极电极34a、第1发射极电极32a、第2基极电极34b及第2发射极电极32b的顺序进行电极配置。在电极顺序＝“E/B”时，如图7(b)那样，以集电极36、第1发射极电极32a、第1基极电极34a、第2发射极电极32b及第2基极电极34b的顺序进行电极配置。在发射极个数E_ROM、基极个数B_ROW的值不相等时，如图7(c)那样，以第1基极电极34a、第1发射极电极32a、第2基极电极34b、第2发射极电极32b、第3基极电极34c的顺序进行配置。相反，在发射极个数E_ROM＝3及基极个数B_ROW＝2时，如图7(d)那样，以集电极36、第1发射极电极32a、第1基极电极34a、第2发射极电极32b、第2基极电极34b、第3发射极电极32c的顺序进行配置。此时，随着各电极的图形变更，跟随各电极的掺杂区域31a、31b、31c、33的图形也变更。
这里，举例说明了双极晶体管，但对于其他元件类型，同样变更根据参数的设定值预先确定的元件的基本结构，可自动生成元件单元。
在步骤S16中，控制部10将自动生成的元件单元显示在输出部14上，催促布图设计者确认，接受来自布图设计者的确认信息输入后，如果在元件单元中有问题，则返回到步骤S12，如果没有问题，则进至步骤S18的处理。
这里，如图8那样，最好与元件单元的生成结果一起显示设置规则及各参数值。由此，不仅布图设计者，而且系统设计者和电路设计者也可容易地确认用于元件单元生成的设计规则及各参数值的匹配性和稳妥性。
此外，最好在确认画面上可变更设计规则及各参数值，通过这种变更再生成并显示元件单元。由此，可以容易地确认设计规则及各参数值的变更与元件单元生成的关系，可以迅速地进行元件单元的生成。
在步骤S18中，布图设计者以手动或自动方式使控制部10利用现有的CAD等编辑工具，将元件单元布图在单元块内。例如，可以利用采用了数字变换器等现有的编辑工具。
在步骤S20中，控制部10将单元块的布图结果显示在输出部14上，催促布图设计者输入是否需要进行元件单元变更的确认信息。在布图设计者需要进行元件单元变更时，返回到步骤S12的处理，在不需要变更时进至步骤S22的处理。
在步骤S22中，布图设计者使控制部10进行单元块内的元件间的布线。例如，可以使用配有转换工具的现有的布线支持工具。此外，也可以使用自动布线工具。
在步骤S24中，控制部10对单元块的布图及布线的结果采用现有的设计规则检验(DRC)和自动核对检验(LVS)方法，判断单元块是否适合于设计规则。如果不适合于设计规则，则返回到步骤S18的处理，如果适合于设计规则，则结束单元块的布图设计。
在集成电路中含有多个单元块时，通过重复执行布图方法来进行必要的单元块的布图。
如以上那样，根据本实施方式，通过变更基于设计规则及参数预先确定的元件的基本结构，可以自动生成元件单元而不必逐一输入元件的构成元件的坐标数据。因此，可以减少布图设计者必须输入的数据量，减轻布图设计的负担。特别是在如定制IC多的模拟集成电路那样，单元的标准化困难、不能利用单元库的集成电路的布图设计上十分有效。
此外，由于以可比较的方式显示元件单元的生成结果和设计规则及各参数值，所以不是布图设计的专家的系统设计者和电路设计者也可以容易地确认布图设计的结果，对系统设计和电路设计的反馈容易。
<变形例1>
作为本发明实施方式的变形例1，参照图9，说明包含电容元件40的元件单元的自动生成。
在以下说明中，以进行电容值的微调整的参数为中心来说明，省略说明进行与上述实施方式相同的处理的步骤。
在步骤S10中，布图设计者作为元件类型指定电容元件40。这里，形成具有金属-氮化硅膜-多晶硅电极结构的MOS电容元件。它具有以下结构在设置于衬底的多晶硅电极上的绝缘膜中设置露出多晶硅电极表面的开口部分，氮化硅膜覆盖开口部分，而且在氮化硅膜上覆盖金属电极。电容值由所述开口部分的面积和氮化硅膜的膜厚确定。因此，所述开口部分的面积为电容的有效面积。
控制部10接受作为电容元件40的指定，从基本结构数据库中读出电容元件40的基本结构的缺省值。
在步骤S12中，接受元件类型是电容元件40的情况，控制部10从参数数据库中读出最大电容值(CMAX)、最大电极宽度(WMAX)、最大电极长度(LMAX)、微调电容值(C)、微调电极宽度(W)及微调电极长度(L)的缺省值并显示在输出部14上，催促布图设计者变更参数值。
这里，最好是使用关系式(1)及(2)，通过输入最大电容值CMAX、最大电极宽度WMAX及最大电极长度LMAX中任意两个值、以及微调电容值C、微调电极宽度W及微调电极长度L中任意两个值，自动地计算剩余的参数值。
式1CMAX=ϵ·WMAX·LMAXd---(1)]]>C=ϵ·W·Ld---(2)]]>其中，d绝缘膜的厚度ε绝缘膜的介电常数例如，对于MOS电容元件，在输入了最大电容值CMAX＝13.8pF、最大电极宽度WMAX＝10μm、微调电容值C＝6.9pF及微调电极宽度W＝10μm时，结果是最大电极长度LMAX＝10μm及微调电极长度L＝5μm。再有，上述最大电极长度LMAX和最大电极宽度WMAX意味着上述电容的有效面积部分的尺寸。
关系式(1)和(2)在电容元件具有平行电极的结构时有效，在具有沟槽型等复杂结构时最好根据经验公式来计算参数。
在步骤S14中，根据参数值，自动生成电容元件的元件单元。省略说明基于很多一般参数的元件单元的自动生成，详细说明基于电容元件特有的参数的元件单元的生成。
在微调电容值C和最大电容值CMAX相等时，如图10(a)那样，变更元件的基本结构各部分的尺寸及配置，以达到最大电容值CMAX。即，使氮化硅膜上部电极的开口部分42的尺寸为最大电极宽度WMAX及最大电极长度LMAX，其他基本结构根据最大电极宽度WMAX和最大电极长度LMAX来变更。
另一方面，在微调电容值C和最大电容值CMAX不相等时，如图10(b)那样，仅变更开口部分42a的尺寸，以使电容元件达到微调电容值C。即，将开口部分42a设为微调电极宽度W和微调电极长度L。电容元件的电容值由氧化硅膜的开口部分的有效面积确定，所以开口部分以外的结构仅变更相对于最大电容值CMAX的部分。
在本变形例中，说明了MOS结构的电容元件，但对于具有其他结构的电容元件，也可同样地进行处理。
如以上那样，通过将微调电极宽度和微调电极长度作为参数来输入，可以仅变更开口部分的尺寸来生成具有期望的电容值的元件单元。因此，即使在随着电路设计电容值变更的情况下，也可以将对布图整体的影响抑制到最小限度，并且获得必要的电容值。此外，仅修正制造工艺的最终阶段使用的金属电极所对应的开口部分的掩模图形，就可以对付布图设计的变更。
<变形例2>
作为本发明实施方式的变形例2，参照图11说明包含电阻元件的元件单元的自动生成。
在以下以说明中，进行电阻元件的布图中固有的参数为中心来说明，省略说明进行与上述实施方式相同的处理的步骤。
在步骤S10中，布图设计者作为元件类型指定电阻元件。控制部10接受作为电阻元件的指定，从基本结构数据库中读出电阻元件的基本结构的缺省值。
在步骤S12中，接受元件类型是电阻元件的情况，控制部10从参数数据库中读出总电阻值(R)、单元电阻的电阻值(RUNIT)、连接类型(RCONN)、并联配置数(PARA_N)、串联配置数(SERI_N)、布线图形的变更(ECO)及静电击穿对策的有无(ESD)的缺省值并显示在输出部14上，催促布图设计者变更参数值。此外，与上述实施方式同样，也可以进行基准部分的长度、并联配置数、电极的重复图形等参数的设定。
总电阻值R是表示包含于元件单元中的电阻元件的总电阻值的参数，输入0以上的值。该值可作为电路图中的一个电阻元件的值来识别。单元电阻值RUNIT是表示将包含于元件单元中的电阻元件进行分割的每一个单元电阻52的电阻值的参数。连接类型RCONN是表示元件单元内的单元电阻52的连接关系的参数，择一地设定为“PARALLEL”、“PARALLEL_SERIAL”、“ZIGZAG”或“SERIAL”的其中之一。并联配置数PARA_N是表示元件单元内并联配置的单元电阻52的数目的参数，设定为1以上的整数。串联配置数SERI_N是表示元件单元内串联配置的单元电阻52的数目的参数，设定为1以上的整数。布线图形变更ECO是在变更由连接类型RCONN确定的元件单元的结构并要调整电阻值情况下设定的参数，在进行调整的情况下设定为“ON”，在不进行调整的情况下设定为“OFF”。在该布线图形变更ECO被设定为“ON”时，需要设定新的参数，对此将后述。静电击穿对策有无ESD是用于选择普通的电阻元件54或绝缘性高的电阻元件54的参数，在是绝缘性高的电阻元件54时被设定为“ON”，在是普通电阻元件54时被设定为“OFF”。
上述中，在布线图形变更ECO为“ON”时，还催促输入微调并联配置数(ECO_PARA_N)、微调串联配置数(ECO_SERI_N)、微调连接类型(ECO_RCONN)。
这些参数用于变更一端设定的单元电阻52的连接关系。微调并联配置数ECO_PARA_N是变更布线图形时指定并联连接单元电阻52的数目的参数，设定为1以上的整数。微调串联配置数ECO_SERI_N是变更布线图形时指定串联连接单元电阻52的数目的参数，设定为1以上的整数。微调连接类型ECO_RCONN是表示单元内的单元电阻52的连接的参数，择一地设定为“PARALLEL”、“PARALLEL_SERIAL”、“ZIGZAG”或“SERIAL”的其中之一。
在步骤S14中，根据参数值，自动生成电阻元件的元件单元。省略说明基于很多一般参数的元件单元的自动生成，详细说明基于电阻元件特有的参数的元件单元的生成。
例如，在缺省值方式中总电阻值R和单元电阻值RUNIT的值相同时，确定单元电阻52的电极50间的距离d，生成如图11所示那样的一个单元电阻52构成的元件单元。
距离d可以从公式(3)中导出。薄膜电阻值rs和掺杂层的宽度W可根据作为对象的集成电路特性来确定。
式2R=rs·dW---(3)]]>其中，rs是薄膜电阻值(Ω/□)在单元电阻值RUNIT比总电阻值R小时，或指定并联配置数PARA_N和串联配置数SERI_N时，根据指定的参数生成多个单元电阻52，确定它们的配置和布线的连接关系。
例如，在连接类型RCONN＝“PARALLEL_SERIAL”、并联配置数PARA_N＝3和串联配置数SERI_N＝2时，如图12(a)那样，形成将单元电阻52并排配置三个并并联连接，并且再串联连接两个单元电阻52的结构。
这里，例如，如果连接类型RCONN＝“PARALLEL”、并联配置数PARA_N＝3，则如图12(b)那样，成为将单元电阻52并排三个并且并联连接的结构。如果连接类型RCONN＝“ZIGZAG”、串联配置数SERI_N＝3，则如图12(c)那样，成为将单元电阻52并排三个并且以锯齿形串联连接的结构。如果连接类型RCONN＝“SERIAL”、串联配置数SERI_N＝2，则如图12(d)那样，成为将两个单元电阻52串联配置的结构。同样，通过变更连接类型RCONN、并联配置数PARA_N及串联配置数SERI_N的值，可以适当变更元件单元内的单元电阻的连接。
此外，根据有无静电击穿对策的设定，来变更单元电阻52的电极50的尺寸。在静电击穿对策的有无ESD＝“ON”时，如图13所示，变更为将一方电极50增大到规定的尺寸来缓和电场集中的结构。此时，为了满足设计规则，最好自动调整通常的电阻元件之间、静电击穿对策的电阻元件之间及通常的电阻与静电击穿对策的电阻元件之间的间隔。
而且，如果将布线图形变更ECO设定为“ON”，则可进行以总电阻值R的修正为目的的元件单元54的微调。首先，根据微调连接类型ECO_RCONN、微调并联配置数ECO_PARA_N及微调串联配置数ECO_SERI_N的设定，变更单元电阻52之间的连接。即，单元电阻52的基本配置由连接类型RCONN、并联配置数PARA_N及串联配置数SERI_N确定，根据原样保持该配置的微调连接类型ECO_RCONN、微调并联配置数ECO_PARA_N及微调串联配置数ECO_SERI_N，仅变更单元电阻52的连接关系。
例如，连接类型RCONN为“PARALLEL”，并联配置数PARA_N为5，如图14(a)所示，设生成将5个单元电阻52全部并联连接的元件单元54。在微调连接类型ECO_RCONN中设定了“PARALLEL_SERIAL”、微调并联配置数ECO_PARA_N中设定了2及微调串联配置数ECO_SERI_N中设定了2时，如图14(b)所示，变更为两个单元电阻52并联连接，而且两个单元电阻52串联连接的元件单元54。在图14(b)的例子中，在5个单元电阻中一个单元电阻52a没有被连接，可以实现达到总电阻值R的4/5的电阻值。如果增大单元电阻52的个数、即总电阻值R的分割数，则可以减小可调整的电阻值的值。通过自如运用与这些单元电阻的串联/并联的组合，可以实现用于调整电路常数的电阻值微调。而且，由于不变更电阻元件54的面积本身，所以可进行周边的图形固定不变下的电阻值的修正，而且即使没有连接的单元电阻52a存在于图形图上，通过将所有单元电阻52形成组，也可以在电子数据上用作一个电阻元件。
除上述以外，也可以具有可修正一个单元电阻52的电阻值自身的参数。这可以通过固定单元电阻52的大小，修正电极50间的距离d来实现。
首先，除了上述参数以外，将是否许可进行电极50间的距离修正的开关CMR_USE、用于固定单元电阻52的图形的单元电阻最大值RUNIT_MAX作为参数。
在单元电阻最大值RUNIT_MAX与单元电阻值RUNIT相同时，不进行电极50间的距离d的调整。在单元电阻值RUNIT小于单元电阻最大值RUNIT_MAX时，使用根据新的公式(4)导出电极50间的距离d的值的单元电阻52来进行布图。此时，电极50间的距离d和与其连接的电极图形以外的结构没有变更。
式3RUNIT_MAX=rs·dW---(4)]]>例如，在设定单元电阻最大值RUNIT_MAX＝60Ω及单元电阻值RUNIT＝50Ω时，如图15所示，电极50间的距离d2缩短到原来距离d1的5/6后配置单元电阻52。由于单元电阻52的面积是固定的，所以随着电阻值修正(微调)，没有对周边图形的影响。
如以上那样，根据参数来确定电极间的连接，从而不逐一输入坐标数据，可以自动生成包含电阻元件的元件单元。
此外，通过能够设定与微调有关的参数，从而可变更电极间的连接、电极间隔的长度，自动生成变更了电阻值的元件单元。因此，即使在随着电路设计的变更而变更电阻值的情况下，也可以将对布图整体的影响抑制到最小限度，并且可获得必要的电阻值。而且，仅进行制造工艺的最后阶段使用的金属电极的掩模图形的修正，就可对付布图设计的变更。
根据本发明，在半导体集成电路的布图设计中，不进行繁杂的坐标数据的输入，可以按自动方式进行元件的布图。
权利要求
1.一种布图设计方法，用于组合包含元件单元的单元块来进行半导体集成电路的布图，其特征在于，该方法包括接受作为元件单元的生成对象的元件类型的输入，参照预先存储和保持了每个元件类型的元件的基本结构的基本结构数据库，取得所述输入的元件类型的元件的基本结构的步骤；进行用于变更元件的基本结构的参数设定的步骤；以及根据所述参数，变更所述取得的元件的基本结构并对元件单元进行布图的步骤。
2.一种布图设计装置，用于组合包含元件单元的单元块来进行半导体集成电路的布图，其特征在于，该布图设计装置包括基本结构取得部件，接受作为元件单元的生成对象的元件类型的输入，参照预先存储和保持了每个元件类型的元件的基本结构的基本结构数据库，取得在所述元件类型取得部件中取得的元件类型的元件的基本结构；参数设定部件，进行用于变更元件的基本结构的参数设定；以及元件单元生成部件，根据所述参数设定部件中设定的参数，变更所述基本结构取得部件中取得的元件的基本结构，并对元件单元进行布图。
3.一种布图设计程序，用于组合包含元件单元的单元块来进行半导体集成电路的布图，其特征在于，该布图设计程序使计算机执行以下步骤接受作为元件单元的生成对象的元件类型的输入，参照预先存储和保持了每个元件类型的元件的基本结构的基本结构数据库，取得所述输入的元件类型的元件的基本结构的步骤；进行用于变更元件的基本结构的参数设定的步骤；以及根据所述参数，变更所述取得的元件的基本结构并对元件单元进行布图的步骤。
全文摘要
在现有的布图设计方法中，为了生成元件单元而必须输入坐标数据，作业繁杂。本发明通过执行包含以下步骤的处理来解决上述课题。本发明的布图设计方法包括接受作为元件单元的生成对象的元件类型的输入，参照预先存储和保持了每个元件类型的元件的基本结构的基本结构数据库，取得所述输入的元件类型的元件的基本结构的步骤(S10)；进行用于变更元件的基本结构的参数设定的步骤(S12)；以及根据所述参数，变更所述取得的元件的基本结构并对元件单元进行布图的步骤(S14)。
文档编号H01G4/33GK1521832SQ20031011641
公开日2004年8月18日 申请日期2003年11月18日 优先权日2002年11月18日
发明者岛村哲夫, 鹿仓康弘, 弘 申请人:三洋电机株式会社