专利名称：Cmp辅助剥离制作微图案的制作方法
技术领域：
本发明通常涉及微电子器件的制作图案，而更具体地说，涉及微电子器件和纳米结构的真空沉积薄膜的CMP辅助剥离制作微图案。
背景技术：
利用光致抗蚀剂和蚀刻为材料制作图案为本领域的技术人员所熟知，此方法已经被微电子进展而推进，其中使用100nm左右的结构，特别是对于超大规模集成(VLSI)硅芯片和计算机磁盘驱动器的磁记录头而言。某些真空沉积薄膜材料不容易被蚀刻。Franco等人发布的第3,873,361号美国专利说明这种材料可以通过沿含有突出横截面的光致抗蚀剂模板沉积其而被制作图案。光致抗蚀剂在溶剂中被剥离后，模板内的材料保留，去除它及上覆薄膜。这种剥离方法被用于硅微电路中，特别是在薄膜记录头中，尤其是用于限定磁电阻读取传感器及其导线。产生间隙小于几百纳米的图案已经变得非常困难，因为突出结构的深度受到限制，并且当抗蚀剂被剥离时沉积在抗蚀剂上的材料形成非常不理想的尖锐栅栏(sharp fence)。Jaso等人发布的第5,246,884号美国专利说明诸如类金刚石碳(DLC)之类的薄耐抛光层可以被用作标准层(gauge layer)以停止化学机械抛光(CMP)。
在连接电导线至磁性敏感电阻器(巨磁电阻或GMR传感器)的剥离方法(liftoff method)中，人们从传感器薄膜开始，这种薄膜具有在通过离子铣削(氩气溅射蚀刻)方法确定的导线间的尺寸，这种方法去除传感器将被沉积其中的突出光致抗蚀剂开口内的GMR传感器。然后，当传感器被沉积时，使用相同的光致抗蚀剂图案，沉积薄膜将由沉积在相同光致抗蚀剂结构中的导线被对准(自对准)。
在自对准方法中，离子铣削方法使用双层抗蚀剂，其中有效光致抗蚀剂掩模被升高脱离晶片，以获得必要的下凹，其中传感器的边缘具有相对较小的角度。相似地，当导线被沉积时，由于它们覆盖此沉积浅角它们形成锥体。这使得难以确定和控制GMR传感器的准确长度。
相关技术的主要问题有几个。首先，此剥离方法不能按比例适用于可能250纳米的亚微米尺寸结构，因为下凹变得太小。第二，以非常小的磁读取传感器为例，理想的情况是使离子铣削方法给出陡(几乎垂直)的侧壁，以使读传感器及其自对准电导线可以被很好地确定。这种几何形状已经不能通过传统方法生产。最后，在传统方法中，薄耐抛光层没有清楚地同时保护沉积薄膜和以前的表面特征。实际上，其注意力集中在获得某种程度的平面度上。因此，就需要一种新的制作微图案技术，对于难以蚀刻的材料而言其能够按比例应用于亚微米尺寸器件。
发明内容
本发明利用与剥离方法所使用的图案类似的光致抗蚀剂图案对难以蚀刻的薄膜制作图案。但是，本发明为使用薄单层光致抗蚀剂产生的薄膜制作图案。本发明提供一种产生含亚微米间隔的特征的方法，利用一种建立在前面的剥离方法之上并使用耐抛光材料清楚地限定抛光方法覆盖的区域的新方法。本发明使用两个耐抛光表面或薄膜，例如非常薄的诸如类金刚石碳之类的耐抛光材料层。这些薄膜或表面的其中之一被用于保护制作图案区域(即光致抗蚀剂的下面)之外的晶片表面，而另一薄膜被用于保护沉积薄膜不受抛光方法影响。在用于完成制作图案的抛光方法过程中，仅原始表面与沉积图案之间的非常窄的接合点被暴露至抛光方法，允许使用形貌学帮助成形和平滑图案的边缘。
本方法可以用于重叠方式中，其中沉积薄膜被直接放置在现有表面的上部，如在磁读头的导线重叠构造中那样，或者其可以用于“自对准”构造中，其中蚀刻方法被用于去除底层薄膜和放置在由蚀刻薄膜的边缘自对准的孔穴中的沉积薄膜。这是确定磁读头中最常用的实践，其中导线与它们接触的GMR读传感器位于同一表面。
本发明的一种实施方式由巨磁电阻(GMR)读传感器器件结构实例来说明，此器件包括采用制作图案方法产生通常垂直传感器侧壁的GMR读传感器，和两个连接至GMR传感器相对边缘的电导线，该电导线起到电引线的作用并提供传感器所需的磁环境。GMR传感器的宽度是与可以获得的平行记录磁道的密度相关的主要参数之一，并从而与计算机磁盘驱动器可以储存的信息量相关。本发明允许生产非常小的GMR传感器。
一种制作GMR读传感器的方法利用沉积在薄介电层上的GMR传感器材料的薄膜，此薄介电层又被沉积在磁限定磁读间隙的一边的磁屏蔽上。诸如类金刚石碳(DLC)之类的耐抛光材料的第一薄膜被沉积在晶片表面上，以当随后其被暴露至抛光产品时保护传感器。光致抗蚀剂的薄单层(具有或没有抗反射亚层)被应用在耐抛光薄膜上，并被制作具有其中形成两导线的开口的图案，并在导线间具有非常窄的光致抗蚀剂的线，限定读传感器的宽度。通过反应离子蚀刻方法(RIE)，第一DLC薄膜被从导线图案中去除，并且使用离子铣削方法在相同的区域中蚀刻GRM薄膜。采用薄单层光致抗蚀剂通过离子铣削可以获得通常含有GMR薄膜的垂直壁的结构，这是通过本发明获得的结构特征。
现在薄膜导线被真空沉积在整个晶片上。这些导线由磁偏置层组成，以为GMR薄膜和高导电性层提供适当的磁环境。导线填充光致抗蚀剂中所需要的图案，但也覆盖光致抗蚀剂。第二耐抛光薄膜(例如DLC)被沉积在导线薄膜上，以在导线图案区域中保护它。可以通过传统的热/化学剥离(strip)去除光致抗蚀剂和薄膜导线与之重叠的部分。在某些情况下，这种方法时可选的，因为许多光致抗蚀剂足够弱以至于可以通过抛光被机械地去除。此结构随后经历化学机械抛光方法，其中仅围绕导线图案的窄边受此方法影响。导线和GMR传感器上的耐抛光膜保护此两区域。导线和传感器间的厚度差决定此两区域间的接合形状。当耐抛光层从边缘被侵蚀时通常较厚的导线被逐渐圆化，而传感器保持完全被保护。
在另一构造中，读传感器带和磁偏置层的限定被独立于导线沉积完成。因为在此构造中传感器较大，传统的剥离方法可以被用于为读传感器和磁偏置层制作图案。导线随后被沉积在GMR传感器的上部而不是如上所述相连接。这种导线重叠(LOL)方法基本上与上述方法相同，除不使用离子铣削步骤之外。导线重叠方法尤其具有挑战性，因为导线之间的间隔显著地小于磁头的功能读宽度。所需的间隔可以约为读宽度的一半，在导线间需要0.07微米的间隔以获得0.15微米的读磁道。
第三构造被用于限定读传感器的背面。这与第一构造类似，但是在离子铣削之后使用绝缘体而不是金属导线接近传感器。离子铣削方法在GMR传感器薄膜上限定通常垂直壁。随后在光致抗蚀剂上沉积氧化铝或等价的绝缘材料，密封传感器的背面并精确地限定它。此填充通常与GMR薄膜的厚度几乎相同，以使抛光后的结果为接近平面接合。
本发明提供一种为真空沉积薄膜制作图案的方法，利用两耐抛光层或材料表面和CMP抛光，以从沉积方法中去除称作栅栏的不需要的材料，并允许CMP被用于修整沉积薄膜和周围区域之间的接合。当其被与离子铣削使用于生产邻接结构时，封闭掩模允许初始制作图案表面与邻接沉积薄膜之间的通常垂直界面。
虽然所给的三实施例与薄膜记录磁头的读传感器制作方法有关，很明显本发明可以用于许多其它领域，例如硅微电子(其中可以提供新薄膜材料)、例如导线连接至非常小元件的纳米结构、和微机械系统。
本发明提供一种微电子器件，包括衬底上的第一薄膜、第一薄膜上的第一耐抛光层、第一耐抛光层上的第二薄膜、第二薄膜上的第二耐抛光层，其中第一个第二耐抛光层包含类金刚石碳。第一薄膜包括电阻材料，而第二薄膜包括低阻导电材料。第一薄膜具体化为磁读传感器的电阻器。电阻材料对磁场敏感。此器件还包括第一与第二薄膜之间的通常垂直接合，和邻接电阻材料的介电薄膜。
本发明还提供一种磁传感器器件，其包括读传感器、和连接至读传感器的具有通常垂直侧壁的电导线，其中读传感器包含巨磁电阻绝缘体薄膜。电导线包含导磁膜，并且导磁膜包含磁偏置膜和导线薄膜。
本发明优点之一是通过使用适当的耐抛光层和形貌学选择，在光刻图像的上部沉积的薄膜可以使用抛光方法使覆盖抗蚀剂的材料与抗蚀剂薄膜一起被去除。这使得难以蚀刻薄膜材料的图案制作更精确，并能够生产比通过以前方法能够获得的更小的特征尺寸，以前的方法例如模板剥离方法需要突出的光刻结构。此外，本发明提供一种新的类似剥离的方法，使用耐抛光层并抛光以允许难以蚀刻材料被制作图案，具有显著小于通过传统剥离方法可以可靠地获得的间隙。此外，虽然传统方法集中在获得某种程度的平面度，本发明涉及可以为明显非平面的结构。
从下面的参照附图的本发明优选实施方式的详细说明中，将更好地理解本发明，其中图1为部分完成的正在经历微图案制作的微电子器件的示意图；图2为完成的正在经历微图案制作的微电子器件的示意图；图3为完成的正在经历微图案制作的微电子器件的另一实施方式的示意图；图4为部分完成的正在经历微图案制作的微电子器件的示意图；图5为部分完成的正在经历微图案制作的微电子器件的示意图；
图6为部分完成的正在经历微图案制作的微电子器件的示意图；图7为部分完成的正在经历微图案制作的微电子器件的示意图；图8为部分完成的正在经历微图案制作的微电子器件的示意图；图9为部分完成的正在经历微图案制作的微电子器件的示意图；图10为部分完成的正在经历微图案制作的微电子器件的示意图；图11为部分完成的正在经历微图案制作的微电子器件的示意图；图12为部分完成的正在经历微图案制作的微电子器件的示意图；图13为完成的微电子器件的示意图；图14为表示本发明优选方法的流程图；图15为部分完成的正在经历微图案制作的微电子器件的另一实施方式的示意图；图16为部分完成的正在经历微图案制作的微电子器件的另一实施方式的示意图；图17为部分完成的正在经历微图案制作的微电子器件的另一实施方式的示意图；图18为部分完成的正在经历微图案制作的微电子器件的另一实施方式的示意图；图19为部分完成的正在经历微图案制作的微电子器件的另一实施方式的示意图；图20为部分完成的正在经历微图案制作的微电子器件的另一实施方式的示意图；图21为完成的微电子器件的另一实施方式的示意图；
图22为表示本发明的另一方法的流程图；图23为通过传统剥离技术制造的两导线间的磁电阻传感器的透射电子显微镜(TEM)示意图；图24为通过本发明方法制造的两导线间的磁电阻传感器的透射电子显微镜(TEM)示意图；图25为表示本发明优选方法的流程图。
具体实施例方式
如上所述，需要一种新微图案制作技术的，对于难以蚀刻的材料而言其能够缩放至亚微米尺寸器件。这种需求的一个好例子为限定高容量计算机磁盘驱动器的记录头的磁读传感器。读传感器为利用巨磁电阻效应的一种小磁敏感电阻器。为了获得50gigabits/in2数量级的记录密度，就需要磁盘上每英寸有大约1×105环形记录磁道，允许每磁写入磁道250nm的间距。读传感器应该明显地窄于磁道间距，因此随着记录技术的进展在增加的需求下使用宽度为100-150nm的读传感器。通过连接至传感器的两电导线间的间距控制此读灵敏度。
现在参照附图，特别是图1至22和图24至25，显示本发明的优选实施方式。虽然本发明的方法在微电子和纳米技术中有许多潜在应用，与限定用于记录头的超小型巨磁电阻(GMR)读传感器相关的实例将被用于说明本方法及其能力。
本发明将以制作薄膜记录头的磁读传感器的电导线来说明。这是一种简便的实施例，因为它可以被用于或者插入邻接导线，自对准于读传感器或者它可以被用于在读传感器的表面上重叠导线。所有这些实施方式为使用本发明提供的新制作图案方法的实施例。
在这些实施例中，通过使用类金刚石碳的薄层应用于硅粘附层之上获得耐抛光表面。因此，大约0.5-2nm的硅之上的大约5-20nm的DLC提供非常耐用的表面涂层，当使用胶质氧化硅之类的软质磨料抛光时其具有极低的磨蚀速率。很明显可以替换为许多其它的耐抛光表面及磨料的组合，只要在抛光中表面的磨蚀速率应该被最小化的原则下。这种耐抛光性被与形貌学的使用相结合，以将抛光的主体指引至导线接合点的一侧或另一侧。
本发明的优选实施方式使用选择性CMP方法，以光刻限定薄膜材料的图案制作，这种材料利用蚀刻方法很难或不可能制作图案。本发明教授一种方法，利用薄单层光致抗蚀剂制作图案，并通过使用选择性耐抛光表面，经抛光方法获得光致抗蚀剂和上覆薄膜的去除。
图1表示邻接至两导线55的磁记录头65的读传感器的晶片表面示意图。通过两导线55之间的间距限定读灵敏度的宽度。本发明的一种实施方式是为这些导线55制作图案，这种导线为复合材料薄膜并且难以蚀刻。在制作记录头中，这种图案制作传统地通过一种模板剥离方法执行，这种方法需要突出的光致抗蚀剂外观，通常利用双层抗蚀剂获得。但是，对在几百纳米下，例如GMR器件的图案制作而言，这种传统方法变得愈加困难。按照本发明所说明的这两种实施方式适用于非常小的尺寸，因为可以使用一种薄单层光致抗蚀剂与诸如通过相掩模技术的深度UV曝光或电子束曝光之类的光刻增强一起限定它们。
读传感器65和导线55被定位之后，将在读磁头的上部多层中制作电磁写头。当晶片加工完成之后，单个磁头将被从晶片中切割出(图1中以虚线表示)并重叠在垂直于空气支承表面11的表面上。正是此表面与旋转磁盘相对。通过观察下文所述的空气支承表面11的结构横截面，可以最好地说明优选实施方式。
图2表示从空气支承表面11的横截面观察的读磁头传感器65的一种优选实施方式。如图所示，读传感器65被邻接至导线55。传感器65和导线55被放置在两软磁屏蔽5、10之间。两屏蔽5、10之间的间距限定传感器65沿记录磁道(未显示)的空间分辨率。因为屏蔽5、10导电，传感器65和导线55被通过薄介电层3从屏蔽5、10绝缘。
为了获得每英寸5×105位的线记录，读传感器65对距离大约50nm数量级的磁转变敏感。屏蔽5、10之间的间距决定敏感区，并且屏蔽5、10之间的间隔最好在传感器65的附近大约50nm。因此，传感器65和传感器65之上及之下的绝缘膜3总厚度最好非常小。如图所示，导线55通常比传感器65厚一些，以保持其电阻相对于GMR传感器65的电阻较小。
图3表示另一实施方式，其中导线155被覆盖在传感器薄膜165的上部。在本构造中，传感器165使用邻接至传感器165的端部的单独偏磁体175。与优选实施方式类似，重叠结构包括磁层110和115以及安装在其中间的介电层13。因为传感器165大于导线155之间临界间距，偏磁体175和传感器165的图案制作不太关键，并且可以利用或者本发明的CMP辅助方法或者传统的剥离方法完成。虽然导线155的替代构造(图3)通常比邻接构造(图1和2)更简单，本方法具有挑战性，因为GMR传感器65的敏感区比导线间距宽一些，可能需要低于100nm的导线55间距。
图4至14更详细地说明本方法(都表示空气支承表面11处的横截面视图)。而替代方法次序可以被实施，图4表示已经通过离子铣削方法制作图案的GMR传感器薄膜65的小区域，此离子铣削方法蚀刻掉传感器薄膜65除限定导线的区域4之外的部分。随后围绕蚀刻传感器区域4沉积氧化铝之类的介电材料3，这填充传感器65被去除的区域，并将表面恢复至基本平面状态。可以通过使用传统剥离方法或者通过本发明的CMP辅助技术执行此图案制作。如图4所示，薄介电层3位于下面的磁屏蔽10之上。
接下来，如图5所示，为了保护传感器65及周围区域在本方法后面发生的抛光步骤中不受影响，在传感器65和介电层3的上部应用耐抛光薄膜30。可以使用几种不同类型的薄膜30，包括实质上与用于磁头空气支承表面上的相同的类金刚石碳(DLC)薄膜和耐磨损的记录介质。为了说明的目的，本方法的其余部分将被描述为使用DLC薄膜作为耐抛光薄膜30。优选地，耐抛光薄膜30的参数包括1nm硅粘附层上部的10nm的DLC(图中未显示单个层，而是共同形成耐抛光薄膜层30)。
耐抛光薄膜30的其它参数包括耐抛光表面，通过抛光平面(没有形貌)的去除速率相对小于暴露至抛光进程被形貌增强的边缘的其它材料的抛光侵蚀速率。可以通过表面的物理/化学性质、抛光磨料的硬度、和抛光环境中的化学性质控制此特性。产生良好耐抛光的属性包括物理硬度大于磨料的表面，其中碳化硅、氮化钽、碳化硼、和类金刚石碳为比例如胶质氧化硅之类的磨料硬的材料。其它属性包括韧性和/或延性的表面，从而不会被磨料去除。这种表面可以为软而不是硬，并包括例如铜、铑、和尼龙之类的材料。还有其它属性，包括低摩擦系数的表面，例如类金刚石碳；和使用较软的磨料(与氧化铝、碳化硅、和不软的金刚石相比，二氧化铈、过氧化铁粉、和氧化硅较软)。最后，化学特性以可以起到重要的作用。例如，在某些化学特性中铜为耐抛光而在其它化学特性下容易被抛光，而类金刚石碳在大多数化学环境中为惰性。
如图5进一步说明，在DLC层30上部应用光致抗蚀剂薄膜40并制作具有开口区域32的图案，其中将在开口区域32中放置导线。将限定读传感器65的特征为开口区域32之间的窄抗蚀剂图案41。此抗蚀剂图案41包含光致抗蚀剂薄膜40。此窄抗蚀剂图案41最好具有100nm或更小的宽度。光刻方法可以或可以不使用抗反射层，并且图案定义为传统的，但是具有非常高的分辨率。
接下来，如图6所示，反应离子蚀刻(RIE)方法被用于沿开口区域32中的DLC层30蚀刻。因为DLC层30相当薄，由RIE方法引起的抗蚀剂40的侵蚀较小。除位于抗蚀剂图案41下方的区域之外，此RIE方法暴露GMR传感器材料65及其周围的氧化铝绝缘体3。GMR传感器65和氧化铝绝缘体3都包含非常难以蚀刻的材料。
图7表示离子铣削方法之后的结构，其中晶片1的表面被使用高能氩离子轰击，以溅射分离读传感器65和周围的氧化铝3。光致抗蚀剂40和DLC薄膜30保护晶片1除导线将被放置其中的开口区域32之外的表面。当传感器65已经被充分去除，并且在导线将被放置其中的区域32中的氧化铝绝缘体3具有非常小的厚度损失时，此方法被终止。
接下来，图8表示导线层55沉积之后的优选实施方式。导线层55包含具有底层(未显示)的多层薄膜，包含永磁铁薄膜以保持读传感器65正确地磁性取向，和连接至GMR读传感器65的导电顶层(未显示)。导线层55完全地覆盖晶片3和光致抗蚀剂40，以及DCL薄膜30的任何暴露表面，但是导线层55特定地接触GMR传感器65的两侧，完成临界电连接并产生适当的磁环境。
为了在随后的抛光方法中提供导线保护，第二耐抛光层31被放置在导线层55的上部，如图9所示。如果导线金属55的上部足够耐抛光，那么此步骤将不是必需的。举例说来，此第二耐抛光层31可以与第一耐抛光层30相同。此外，第二耐抛光层31可以包含DLC，并且更具体地说包含沉积在1nm硅粘附层(共同显示为层31)上的大约10nm的DLC。
在本发明的优选实施方式中，光致抗蚀剂40可以在可选的化学剥离方法中被去除。此方法通常涉及烘烤以使抗蚀剂“起皱”，随后通过化学剥离去除光致抗蚀剂40和覆盖它的材料，例如部分导线层55和第二DLC层31。图10表示光致抗蚀剂40被去除之后的结构。如图所示，第二DLC层31和覆盖光致抗蚀剂40侧部的导线金属55被剪切并留下主要突出或栅栏99。尽管如此，导线55保持被第二耐抛光层31覆盖。并且，传感器65和围绕导线55的绝缘体3被第一耐抛光层30覆盖。此外，仅导线55的非常粗糙的边缘99未被耐抛光表面保护。
晶片1现在经历CMP步骤。在本步骤中，按照用于微电子工业中的传统CMP方法使用研磨剂中(或嵌入抛光垫中)的软磨料抛光晶片1。使用诸如胶质氧化硅之类的相当软的磨料，以抛光导线55的软金属材料，而不明显地影响耐抛光层30、31。
图11表示此抛光方法的结果，其中栅栏99被抛光去除。通过使用比GMR传感器65稍厚的导线55的形貌，抛光被集中在导线55的边缘95上，其中耐抛光薄膜31被缓慢地从边缘95侵蚀，产生光滑、无栅栏的轮廓。
图12表示使用RIE方法去除耐抛光层30、31之后的优选实施方式。第二介电层15，最好为氧化铝随后被沉积在晶片1的表面上。接下来，第二磁屏蔽5被沉积在晶片1上并制作图案，而所完成的器件100导致如图13所示的结构，具有自对准且邻接至GMR传感器65的导线55。
图14概括制造邻接导线的优选实施方式的工作流程。如图所示，本方法从步骤405以磁屏蔽10上的薄介电层3上的全膜(full-film)GMR传感器65或者插入绝缘膜3上的已制作图案的GMR传感器65开始。接下来，在步骤410，薄耐抛光膜30，例如DLC，被沉积在晶片1上，并且光致抗蚀剂薄膜40被旋制其上并制作图案以限定两根在其间限定GMR传感器65的随后导线。接着，在步骤415，耐抛光薄膜30被使用RIE方法制作图案。在此之后，在步骤420，通过离子铣削方法蚀刻GMR薄膜65和周围的绝缘膜3，这就限定导线孔穴32之间的窄GMR传感器65。
接下来的步骤425涉及沉积双层导线材料55，其包含上部具有导电层的磁偏置层。本方法填充最终导线55的孔穴32并覆盖晶片1。接着，在步骤430，第二耐抛光层31，例如DLC，被沉积在晶片1上。然后，在步骤435，光致抗蚀剂40和第二耐抛光薄膜31以及覆盖光致抗蚀剂40的导线层55，被通过化学剥离或者通过使用CMP方法去除。此剥离方法留下沉积在抗蚀剂侧壁40上的导线材料55的尖栅99。在本方法接下来的步骤440中，使用CMP方法去除栅栏99。这里，导线55、GMR传感器65、和晶片1的表面被耐抛光薄膜30、31保护。此抛光方法也平滑导线55的周边95。并且，导线55的形貌学与第一DLC层30一起保护传感器65。接下来，在步骤445，使用RIE方法去除耐抛光薄膜30、31。最后，在步骤450，顶绝缘层15和第二磁屏蔽5被沉积在晶片1的上部，以完成传感器器件100。
图15至22表示另一实施方式，具有重叠导线155而不是图4至14中的邻接导线55。本替代实施方式提供某种改进读传感器165灵敏度的潜力，但是需要导线155之间的间距明显地小于读磁道宽度。为了使邻接读传感器的磁道宽度与150nm的导线间距匹配，重叠结构使用大约70nm的间距。本发明通过使用下述方法获得此目的。
如图15所示，使用保护性DLC薄膜130和光致抗蚀剂薄膜140限定其中将形成导线的开口区域132。本结构与优选实施方式的邻接结构类似，其中介电层13，最好包含氧化铝，被提供在磁屏蔽110之上。此外，抗蚀剂图案141被用于限定所产生的导线155。并且，如图15所示，DLC 130被制作图案以暴露传感器165和偏磁175。此外，在替代构造中，磁偏置层175被与导线155分离地生产，而不是为导线155内的亚层。读传感器165具有与之邻接的磁偏置层175，物理上较大，并被再填充至平面，如图16所示。由于尺寸可以较大，可以使用传统剥离制作图案技术或者本发明的CMP辅助方法制造开始结构。
在替代实施方式的重叠导线情况下，GMR薄膜165不象在优选实施方式中那样被离子铣削。替代地，导线层155(不需要磁亚层)被沉积在晶片11上部，如图16所示。
此外，第二耐抛光薄膜131，最好包含DLC，被应用于导线层155之上，如图17所示。光致抗蚀剂140通过如前面实施例中的化学剥离被去除，这导致图18所示的结构，在导线155的边缘195留下与在优选实施方式中的邻接图案类似的栅栏199。
此后，利用通常软磨料的CMP抛光被用于去除栅栏199，并为导线155提供平滑轮廓，如图19所示。接下来，耐抛光薄膜130、131被通过RIE方法去除，具有图20所示的最终结构。
随后，盖绝缘层115被应用于介电层13以及传感器165和导线155之上。此后，第二磁屏蔽105被沉积并制作图案，完成具有重叠导线155的传感器器件101，如图21所示。图22为表示替代实施方式的流程图，其中本方法从具有原位(in place)磁偏置层的GMR传感器薄膜165开始。薄耐抛光层130被沉积505在传感器薄膜165上，而随后，通过RIE为光致抗蚀剂薄膜140和耐抛光层130制作图案，用以限定随后导线155将被形成其中的区域132。接下来，在不蚀刻孔穴的情况下沉积导线层510，以使导线155被放置在GMR传感器165之上，从而产生导线重叠构造。接着，第二耐抛光层131，最好包含DLC，被沉积515在晶片1之上。在本方法接下来的步骤中，光致抗蚀剂140及覆盖其的薄膜(部分导线层155和第二耐抛光层131)被通过化学剥离或者通过使用CMP方法去除520。此剥离方法留下沉积在抗蚀剂侧壁140上的导线材料155的栅栏199。
在接下来的步骤中，CMP方法被用于去除525栅栏199。这里，导线155、GMR传感器165、和介电表面13被剩余的耐抛光层130、131保护。并且，在抛光步骤中，导线155的周边被平滑，并且利用导线155的形貌和第一DLC层130保护传感器165。然后，使用RIE方法去除530剩余的耐抛光薄膜130、131，而最后，顶绝缘层115和第二磁屏蔽105被沉积535以完成传感器器件101。
当CMP辅助抛光被用于产生邻接至如第一实施方式所述的读传感器65的导线55时，显现许多超过传统器件和方法的优点。利用传统的遮蔽抗蚀剂结构被升高脱离GMR薄膜表面的剥离方法，薄膜的离子铣削边缘被倾斜，如图23的接合轮廓所示。这使得磁传感器区域的长度通常不确定，并对离子铣削方法非常敏感。利用本发明的CMP辅助方法，传感器边缘56(如图2所示)接近垂直，形成超级结构以精确地限定GMR传感器65的尺寸。在传感器和导线55之间具有近乎垂直壁的GMR传感器65被以图24的接合轮廓显示。
类似地，具有两导线55之间的读结构65的后边，当通过传统剥离方法限定此时，离子铣削方法产生逐渐倾斜结构，当遭受可变磁场时其部分为电子惰性。但是，当此边缘被利用本发明的CMP辅助方法限定时，其轮廓通常垂直，并没有电子分流传感器的的长末端惰性材料。
当CMP辅助剥离被以重叠方式使用时，如本发明的第二实施方式所示，挑战是在没有栅栏199的导线155之间产生非常小的间距。在抛光方法中CMP辅助方法去除所有栅栏199，并且利用薄单层光致抗蚀剂140，能够在传感器165的上部产生间隔低于100nm的导线155。在这种尺寸范围内，传统的剥离方法简直不能具有足够下凹以避免栅栏。
一般地，为微电子器件制作图案的方法被说明在图25的流程图中，其中本方法包含在衬底(未显示)上沉积605第一薄膜65；将模板40放置610在第一薄膜65之上；在模板40上沉积615第二薄膜55；去除620模板40和覆盖模板40的第二薄膜55；并抛光625第一和第二薄膜65、55，以去除侧壁栅栏99并平滑第一和第二薄膜65、55的形状。用于本方法的模板40为一种光致抗蚀剂模板40。此外，模板40包含一种通过光刻图像转换方法产生的材料。
第一和第二薄膜65、55可以包含耐抛光材料，这种材料包含类金刚石碳。此外，耐抛光薄膜30、31被分别沉积在第一和第二薄膜65、55上，其中耐抛光薄膜30、31包含类金刚石碳。另外，通过真空沉积方法沉积耐抛光薄膜30、31，其中真空沉积方法包括溅射沉积、化学气相沉积、蒸发、和离子束沉积。并且，利用反应离子蚀刻、等离子体处理、和化学蚀刻技术的任何方法，耐抛光薄膜30、31被选择性制作图案。在去除步骤620中，模板40和覆盖模板40的第二薄膜55通过执行热化学剥离方法被去除。或者，在去除步骤620中，模板40和覆盖模板40的第二薄膜55在抛光步骤625中被去除。
本发明存在几种其它实施方式。例如，可以使用许多其它薄膜并使用上述技术为其制作图案。具体说来，随着平板印刷尺寸的减小，任何使用传统薄膜剥离方法制作图案的薄膜有可能被转换为CMP辅助方法。此外，在制作记录头中，上述CMP辅助制作图案可以被用于为金属、氧化铝、磁偏置层等制作图案。并且，对相近实施方式而言当离子铣削被用于蚀刻GMR薄膜时，可以根据GMR薄膜所选择的材料类型使用RIE方法。例如，更适于蚀刻自对准应用的孔穴的材料将优选使用RIE方法。
此外，本发明为用于硅集成电路技术中的导线的镶嵌(damascene)工艺的潜在替代方法。并且，在难以蚀刻材料中产生非常小图案的能力通常可以拓宽新材料用于微电子的机会。此外，虽然在优选实施方式中包括光致抗蚀剂化学剥离，一些光致抗蚀剂具有使此步骤不必要的机械特性。并且，光致抗蚀剂和覆盖薄膜可以在相同的抛光步骤中被去除，此抛光步骤平滑表面并去除栅栏。
本发明优点之一是通过使用适当的耐抛光层和形貌选择，沉积在光刻图像的上部的薄膜可以使用抛光方法使覆盖抗蚀剂的材料与抗蚀剂薄膜一起被去除。这允许难以蚀刻薄膜材料的图案制作更精确，并能够生产比通过以前方法能够获得的更小的特征尺寸，以前的方法例如模板剥离方法需要突出平板印刷结构。此外，本发明提供一种新的类剥离方法，其使用耐抛光层并抛光以允许难以蚀刻材料被制作图案，具有显著小于通过传统剥离方法可以可靠地获得的间隙。此外，虽然传统方法集中在获得某种程度的平面度，本发明涉及可以为明显非平面的结构。
虽然已经按照优选实施方式解释本发明，本领域的技术人员将理解本发明可以在所附权利要求书的精神和领域内经修改实施。虽然本发明提供一种利用单层抗蚀剂、耐抛光薄膜或表面、选择性抛光、和形貌学作用为薄膜通常制作图案的方法。如上所述，本发明的方法在微电子和纳米技术中有许多潜在应用。例如，本发明可以适用于为GMR传感器产生自对准导线。可以用于GMR传感器上重叠导线(导线重叠)。可以用于限定读传感器的背面并利用氧化铝介电薄膜再平整化表面。可以用于可使用剥离的任何情况以避免栅栏。其也可以用于硅微芯片制造中。其也将发现在制作磁记录头中、在硅微电子和微电子机械(MEM)技术中、和在纳米技术中的其它应用。此外，本发明的制作图案方法不限于使用用于传感器限定的有机抗蚀剂层掩模。例如，如果由薄(几百埃)有机层支撑，诸如SiO2或TaOx之类的硬掩模也可以被剥离。
权利要求
1.一种微电子器件，其包括在衬底上的第一薄膜；在所述第一薄膜上的第一耐抛光层；在所述第一耐抛光层上的第二薄膜；在所述第二薄膜上的第二耐抛光层；和在所述第一与第二薄膜之间的通常垂直接合，其中所述第一和第二耐抛光层包含类金刚石碳。
2.如权利要求1的器件，其中所述第一薄膜包含电阻材料。
3.如权利要求1的器件，其中所述第二薄膜包括低阻导电材料。
4.如权利要求2的器件，其中所述电阻材料对磁场敏感。
5.如权利要求2的器件，还包括邻接至所述电阻材料的介电薄膜。
6.如权利要求1的器件，其中所述第一薄膜为电阻器。
7.如权利要求6的器件，其中所述电阻器为磁读传感器。
8.一种磁传感器器件，其包括读传感器；和连接至所述读传感器的具有基本上垂直侧壁的电导线，其中所述读传感器包括巨磁电阻绝缘体薄膜。
9.如权利要求8的器件，其中所述电导线包含导磁膜。
10.如权利要求8的器件，其中所述导磁膜包含磁偏置膜和导线膜。
11.一种制作微电子器件图案的方法，所述方法包括在衬底上沉积第一薄膜；在所述第一薄膜上放置模板；在所述模板上沉积第二薄膜；去除所述模板以及覆盖所述模板的所述第二薄膜；和抛光所述第一和第二薄膜以去除侧壁栅栏并平滑成形所述第一和第二薄膜。
12.如权利要求11的方法，其中所述模板为光致抗蚀剂模板。
13.如权利要求11的方法，其中所述模板包含通过光刻图案转换方法产生的材料。
14.如权利要求11的方法，其中所述第一和第二薄膜包含耐抛光材料。
15.如权利要求11的方法，还包括每个所述第一和第二薄膜上的耐抛光薄膜。
16.如权利要求15的方法，其中通过真空沉积方法沉积所述耐抛光薄膜。
17.如权利要求16的方法，其中所述真空沉积方法包括溅射沉积、化学气相沉积、蒸发、和离子束沉积。
18.如权利要求15的方法，其中利用反应离子蚀刻、等离子体处理和化学蚀刻中的任何方法对所述耐抛光薄膜选择性制作图案。
19.如权利要求14的方法，其中所述耐抛光材料包括类金刚石碳。
20.如权利要求15的方法，其中所述耐抛光材料包括类金刚石碳。
21.如权利要求11的方法，其中在所述去除步骤中，通过执行热和化学剥离方法去除所述模板以及覆盖所述模板的所述第二薄膜。
22.如权利要求11的方法，其中在所述去除步骤中，在所述抛光步骤期间中去除所述模板以及覆盖所述模板的所述第二薄膜。
全文摘要
一种微电子器件的方法和结构，该微电子器件包括衬底上的第一薄膜、第一薄膜上的第一耐抛光层、第一耐抛光层上的第二薄膜、第二薄膜上的第二耐抛光层，其中第一个第二耐抛光层包含类金刚石碳。第一薄膜包括电阻材料，而第二薄膜包括低阻导电材料。第一薄膜为具体化为磁读传感器的电阻器。电阻材料对磁场敏感。此器件还包括第一与第二薄膜之间的通常垂直接合，和邻接电阻材料的介电薄膜。
文档编号H01L43/08GK1505098SQ20031011641
公开日2004年6月16日 申请日期2003年11月18日 优先权日2002年11月29日
发明者玛丽-克莱尔·西里尔, 弗雷德里克·H·迪尔, 黄成业(音译), 李觉龙(音译), (音译), 玛丽-克莱尔 西里尔, 里克 H 迪尔 申请人:国际商业机器公司