提取线上过程控制工具的全面设计导引及其方法与流程

本发明大体来说涉及用于为晶片的线上过程控制提取全面设计导引的方法及系统。

背景技术：

以下说明及实例并不由于其包含在此章节中而被认为是现有技术。

制作例如逻辑及存储器装置等半导体装置通常包含使用大量半导体制作工艺来处理例如半导体晶片等衬底以形成半导体装置的各种特征及多个层级。举例来说，光刻是涉及将图案从光罩转印到布置于半导体晶片上的抗蚀剂的半导体制作工艺。半导体制作工艺的额外实例包含但不限于化学机械抛光、蚀刻、沉积及离子植入。可将多个半导体装置制作于单个半导体晶片上的布置中且然后将其分离成个别半导体装置。

在半导体制造过程期间在各种步骤处使用检验过程来检测晶片上的缺陷。检验过程始终是制作例如集成电路等半导体装置的重要部分。然而，随着半导体装置的尺寸减小，检验过程对于成功地制造可接受的半导体装置来说变得甚至更重要。举例来说，随着半导体装置的尺寸减小，对大小减小的缺陷的检测变得有必要，因为甚至相对小的缺陷也可在半导体装置中造成不想要的像差。

可在于晶片上制作装置期间或之后对晶片执行其它过程控制。举例来说，一旦已检验到晶片有缺陷，即可在缺陷复检过程中复检在检验中所检测到的一个或多个缺陷。缺陷复检过程可在不同于用于检验的工具的工具上执行，所述工具可针对缺陷复检而优化。在缺陷复检过程期间所产生的额外信息可用于对在晶片上检测到的缺陷进行分类及/或筛选。还可对晶片执行计量过程。在这些过程中，测量晶片的例如线宽、膜厚度等一个或多个特性。这些过程还可通过针对计量经优化且专用于计量的工具执行。另外，还可对晶片执行故障分析(FA)过程，其中通常基于晶片的电测试结果而确定关于晶片的物理特性的信息。

在一些情况中，基于形成于晶片上的装置的设计而执行例如上文所描述的实例等的晶片制作过程控制。举例来说，如今对线上检验、复检及计量的一些导引开始来自设计团队。然而，此种导引通常仅涵盖设计团队关于其芯片设计所了解的信息及对于线上检验及计量可大致上有用的信息的相对小的分段。另外，如今大致上显著缺少用于形成此种导引的自动化。

因此，用于基于设计数据而导引过程控制的当前方法及系统存在若干种缺点。举例来说，从涵盖设计团队的关于其芯片设计的知识的全部范围是不切实际的角度来看，当前所使用的方法是落后的。另外，一些类型的设计团队知识比其它类型的知识更易于由线上检验及计量系统使用，例如制造设计(DFM)误差、由产品工程分析选取的物理FA位置等等。此外，此类输入的比例由于缺少自动化而保持大致上小百分比的实际观察。

因此，开发不具有上文所描述的缺点中的一者或多者的用于为晶片的线上过程控制提取全面设计导引的方法及系统将是有利的。

技术实现要素：

各种实施例的以下说明不应以任何方式解释为限制所附权利要求书的标的物。

一个实施例涉及一种用于产生用于设置对晶片的过程控制的信息的计算机实施方法。所述方法包含：自动识别待形成于晶片上的装置的设计中的潜在边限性。所述方法还包含：自动产生所述潜在边限性的信息。所述自动产生的信息用于设置对所述晶片的过程控制。自动识别所述潜在边限性及自动产生所述信息是由一个或多个计算机系统执行。

可如本文中进一步所描述来执行上文所描述的方法的步骤中的每一者。上文所描述的方法可包含本文中所描述的任何其它方法的任何其它步骤。上文所描述的方法可使用本文中所描述的系统中的任一者来执行。

另一实施例涉及一种非暂时性计算机可读媒体，其存储程序指令，所述程序指令可在计算机系统上执行以用于产生用于设置对晶片的过程控制的信息。所述计算机实施方法包含可如本文中进一步所描述而执行的上文所描述计算机实施方法的步骤。另外，可为其执行所述程序指令的计算机实施方法可包含本文中所描述的任何其它方法的任何其它步骤。所述非暂时性计算机可读媒体可如本文中所描述而进一步配置。

额外实施例涉及一种经配置以产生用于设置对晶片的过程控制的信息的系统。所述系统包含过程控制工具，所述过程控制工具经配置以确定上面已形成有装置的至少一部分的晶片的物理版本的一个或多个特性的信息。所述系统还包含经配置以用于自动识别所述装置的设计中的潜在边限性的一个或多个计算机子系统。所述计算机子系统还经配置以用于自动产生所述潜在边限性的信息。所述自动产生的信息用于设置由所述过程控制工具执行的对晶片的过程控制。所述系统可如本文中所描述来进一步配置。

附图说明

在阅读以下详细说明且在参考附图时，本发明的其它目标及优点将变得显而易见，在附图中：

图1是图解说明非暂时性计算机可读媒体的一个实施例的框图，所述非暂时性计算机可读媒体存储程序指令，所述程序指令可在计算机系统上执行以用于执行本文中所描述的计算机实施方法实施例中的一者或多者；及

图2是图解说明经配置以产生用于设置对晶片的过程控制的信息的系统的一个实施例的侧视图的示意图。

虽然易于对本发明做出各种修改及替代形式，但在图式中以实例的方式展示且将在本文中详细描述本发明的特定实施例。然而，应理解，图式及对其的详细说明并非意欲将本发明限制于所揭示的特定形式，而是相反，本发明意欲涵盖归属于如由所附申请专利范围所界定的本发明的精神及范围内的所有修改、等效形式及替代形式。

具体实施方式

现在转到图式，应注意各图并未按比例绘制。特定来说，所述图的元件中的一些元件的比例被大幅放大以强调所述元件的特性。还应注意，所述图并未按相同比例绘制。已使用相同参考编号指示可类似地配置的在多个图中所展示的元件。除非本文中另外提及，否则所描述及所展示的元件中的任一者可包含任何适合市售元件。

一个实施例涉及一种用于产生用于设置对晶片的过程控制的信息的计算机实施方法。如本文中将进一步描述，实施例可用于选择性地物理提取集成电路(IC)设计边限性以用于在制作及测试之后的故障分析(FA)期间导引线上检验、复检及计量。举例来说，过程控制可包含在于晶片上制作装置期间执行的检验过程、缺陷复检过程或计量过程。另外，过程控制可包含在对装置的电测试之后执行的FA过程。此过程控制可包含此项技术中已知的任一此种过程控制。过程控制可通过包含本文中进一步描述的那些工具的任一适合过程控制工具来执行。

所述方法包含：自动识别待形成于晶片上的装置的设计中的潜在边限性。举例来说，本文中所描述的实施例的一般目的是导引晶片厂中的线上检验、复检及计量操作及测试之后的对芯片内的几何特定区域(其已被认为是在制作期间应予以特别关注)的FA操作。在一个实施例中，基于由装置的设计者提供的信息而自动识别潜在边限性。举例来说，芯片内的几何特定区域可被设计者认为是在制作期间应予以特别关注。另外，新或独特的设计元件可被识别为潜在边限性，因为其制作及性能可为大部分未知的。在另一实施例中，基于关于装置内的不同区域的电属性、逻辑属性、功能属性及行为属性的信息而自动识别潜在边限性。举例来说，芯片内的几何特定区域可被认为就其电属性、逻辑属性、功能属性及行为属性方面在制作期间应予以特别关注。可以任一适合方式来确定此类属性。

在一个实施例中，通过模拟来发现潜在边限性中的至少一者。举例来说，需要在制作期间特别关注的原因可为通过(例如，装置功能及/或装置制作的)模拟发现的边限性。在另一实施例中，通过关于用于装置的功能或测试的设计元件的临界性的信息来发现潜在边限性中的至少一者。举例来说，需要在制作期间特别关注的原因可为用于功能或测试目的的设计元件的临界性。在又一实施例中，通过装置的设计元件的功能或性能缺陷的先前知识来发现潜在边限性中的至少一者。举例来说，需要在制作期间特别关注的原因可为设计元件的功能或性能缺陷的先前知识(例如，通过测试及/或诊断)。另外，需要在制作期间特别关于的原因可为关于装置中的设计元件的此种信息中的任一者或全部。

自动识别潜在边限性可包含以芯片设计的各种电、逻辑、功能及行为签核验证结果开始的第一组步骤，例如：1)在所有其变体中的静态时序分析签核；2)信号完整性签核；3)闩锁效应及静电放电(ESD)规则检查；及4)电迁移规则检查。可对这些结果应用准则以选择由上文所提及的签核/验证步骤中的每一者标记的设计元件中的一些或全部。准则可与在每一签核期间检查的设计的特定属性或这些参数及其它与设计团队对其芯片设计的理解相关的参数的任一组合相关。由此选择的设计元件可通过其电、逻辑、功能或行为名称来识别。

自动识别潜在边限性还可包含基于设计团队对嵌入于设计内的特定实体的知识而进行的第二组步骤。此类特定实体可包含在折衷意义的情况下使用的设计元件，例如，因其高驱动而使用但也因其泄漏特性而著称的标准单元。在一个实施例中，基于设计的元件与装置的功能的电相关性而识别潜在边限性中的至少一者。举例来说，特定实体可为在与芯片功能不具有或具有缩减电相关性的情况下使用的设计元件，例如纯粹用作填料且不以任何方式连接到实际电路的标准单元或用于保证的冗余单元。在另一实施例中，基于设计的针对装置的可测试性而设计的一个或多个元件而识别潜在边限性中的至少一者。举例来说，特定实体可为可测试性设计(DFT)元件，例如扫描链、扫描触发器、寄存器等。另外，所述特定实体可为基于设计团队的来自测试芯片表征或来自芯片的先前硅FA的先前知识的在当前制造能力的限制下的设计元件。在又一实施例中，基于对设计中的块的性能的约束而识别潜在边限性中的至少一者。举例来说，所述特定实体还可为对性能具有大致上高约束的所谓“IP”块，例如模拟电路中的匹配对等等。

所述方法还包含：自动产生所述潜在边限性的信息。自动产生的信息并不足以用于装置整体的制作。而是，所述信息仅适于设置过程控制且可能供在执行过程控制中使用。如本文中所描述而产生的信息可能不能用于制作装置，因为信息中可仅包含经识别潜在边限性的信息。举例来说，自动产生的信息不足以制作整体装置，因为其以由某一准则限制的方式描述装置以将设计内的各种元件分级。如此，所产生的信息可不包含制作装置所需的全部必需信息。

在一个实施例中，自动产生信息包含：对照装置的物理设计数据库查询对应于潜在边限性的设计元件。举例来说，可对照芯片设计的物理设计数据库查询如上文所描述而选择的设计元件。此数据库可取决于芯片电路的性质、所使用的设计自动化工具、设计团队的偏好等而以数种表现形式存在。最常遇到的数据库可为库交换格式-设计交换格式(LEF-DEF)、布局对原理图(LVS)等等，但也可使用其它不常见的数据库。

在另一实施例中，自动产生信息包含：产生含有从查询产生的物理设计元件的设计数据文件。在额外实施例中，潜在边限性的自动产生的信息包含设计中对应于潜在边限性的物理设计元件的一个或多个物理属性。举例来说，与查询匹配的物理设计元件可从数据库中被识别且经注解于数据库内、作为单独表复制于数据库内，或经完全分出作为新的独立数据库。通过查询而识别的物理设计元件还可用于作为GDS或OASIS文件或可经传递或读取以感知其中所包含的物理设计元件的物理位置、形状、周长、纵横比、定向、对称性或任何此种物理属性的任一其它可接受文件格式而输出。另外，物理设计元件可以由GDS、OASIS及其它此类格式提供的阶层式结构中的任一者组织。此种组织可反映与物理设计元件或其任一子集相关联的整个属性范围。

在一些实施例中，所述方法包含：基于过程控制的一个或多个参数而修改设计中对应于潜在边限性的一个或多个物理设计元件。举例来说，如本文中所描述而识别的物理设计元件可经修改以最佳地从检验、计量或本文中所描述的其它类型过程控制获益。此类修改可涵盖对全部或一些物理设计元件的结构性改变以及上下文改变的整个范围。

上文所描述步骤可应用于整体系统芯片(SoC)芯片装置、以可分离方式应用于复杂芯片内的个别块或甚至子块单位级处，具有在全SoC级处将结果再次重新组合的能力。另外，上文所描述步骤可允许各种IP供应商报告其自身的关于将对其相应IP块执行的过程控制的导引集。此种IP级导引可与设计团队的导引组合以实现全SoC级导引。

所述自动产生的信息用于设置对所述晶片的过程控制。举例来说，上文所描述步骤的结果可用于形成物理设计元件的命名，所述命名可用于在本文中所描述的一个或多个类型的过程控制期间管理对元件中的每一者的适当处理。在一个此种实例中，自动产生的信息可包含关于应对晶片执行过程控制的位置、在过程控制期间对晶片进行取样的位置等等的信息，使得所述信息可能结合关于应如何执行此过程控制(例如，何种类型的测量等)的导引而提供关于应对晶片执行过程控制的位置的导引。设置过程控制可包含：确定过程控制的任何参数的一个或多个值，包含输出获取参数(例如，光学子系统、电子束子系统等的参数)及输出处理参数(例如，用于处理过程控制工具的一个或多个检测器的输出的计算机子系统的参数)。

还可基于潜在边限性而确定过程控制参数。举例来说，在一个实施例中，自动产生的信息包含指示潜在边限性的不同类型的信息。此信息可包含不同类型的潜在边限性的某一类别的ID或代码。ID或代码可指示将潜在边限性识别为边限性的原因，借此按类型将潜在边限性分类。在一些实施例中，指示潜在边限性的不同类型的信息由设计的所有者加密。举例来说，经指派到不同潜在边限性的代码或ID可由设计所有者指派且具有仅为设计所有者已知的意义。在一些此类实施例中，指示潜在边限性的不同类型的信息用于设置对晶片的不同类型的过程控制。在一个实例中，针对所产生信息中所包含的不同类型的潜在边限性中的每一者，可单独地确定过程控制的参数。以此方式，过程控制的参数可在晶片上的不同潜在边限性之间变化。以此方式，如果潜在边限性对应于设计中的单个设计元件，那么过程控制的参数可在设计元件级上(即，不同设计元件之间)变化，但其它级的变化也是可能的。

如上文进一步所描述，以若干种不同方式来自动识别潜在边限性。另外，经识别的潜在边限性可包含装置中的所有潜在边限性。因此，本文中所描述的实施例相对于当前所使用的用于基于设计而导引合格率控制过程的方法具有若干种显著优点。举例来说，先前所尝试的用于导引线上检验、复检及计量的方法中的任一者不展现方法步骤的此种详细自动化，且如此，其无法全面性地使设计团队的知识的整个范围对线上检验及计量的效率及效用有影响。另外，考虑已取代典型IC设计流程的大量自动化，尚未识别出用以实现这些实施例在其全规模及范围中的能力的替代途径。

在另一实施例中，自动识别潜在边限性及自动产生信息是由无晶片厂实体执行，且过程控制是由晶片厂在从无晶片厂实体接收到所述自动产生的信息之后基于所述信息而设置。举例来说，本文中所描述的基于设计的实施例借助无晶片厂设计公司形成过程控制数据的差异值，因为无晶片厂设计公司可从其晶片厂索取某些过程控制数据。另外，本文中所描述的实施例可使得无晶片厂设计公司不仅能够寻求某些过程控制数据，而且能够对其晶片厂规定关于何处及何时需要收集过程控制数据。

因此，本文中所描述的实施例有利地组合以对于设计导引过程控制可能的最自动化方式得到的最全面信息。举例来说，首先，本文中所描述的实施例提供一种同化全新知识体系以致力于使线上检验及其它过程控制更有效及高效的途径。另外，本文中所描述的实施例经设计以从现有芯片设计自动化流程的大部分元件获益，因此实现用于在这些工作中确保设计团队的协作的高度经济方式。举例来说，在一个实施例中，在针对设计执行的电子设计自动化(EDA)过程中的不同点处自动识别潜在边限性中的至少一些潜在边限性，且自动产生的信息包含在EDA过程中的不同点处自动识别的潜在边限性中的至少两者的信息。以此方式，可在不同时间点处自动识别潜在边限性，但经识别的潜在边限性中的全部或至少一些潜在边限性可被视为共同或同时如本文中所描述而自动产生信息。换句话说，可在不同时间处(例如，在EDA过程中的不同步骤处)单独地识别经识别的潜在边限性的不同部分，但用于产生信息的经识别的潜在边限性可包含潜在边限性中的任一者或全部。以此方式，用于产生将用于设置过程控制的信息的经自动识别的潜在边限性可实际上是可能已在不同过程中及/或在不同时间处识别的所有潜在边限性的超集。如此，用于产生将用于设置过程控制的信息的经自动识别的潜在边限性可为多个来源的设计边限性的组合。

此外，本文中所描述的实施例在其输入方面是全面的以允许在任一硅学习以及基于早先硅测试及诊断进行的连续学习之前便具有来自设计团队的先验导引。举例来说，在一个实施例中，用于自动识别潜在边限性的装置的设计包含在对设计执行的设计规则检查(DRC)之前可用的设计信息。另外，在另一实施例中，在对设计执行的DRC之前自动识别潜在边限性中的至少一些潜在边限性。本文中所描述的实施例还可用于为根据基于设计的分级(DBB)及基于上下文的检验(CBI)在检验及计量中使用设计而补充额外工作，其实例描述于扎法尔(Zafar)等人在2009年8月4日发布的第7,570,796号美国专利及库尔卡尼(Kulkarni)等人于2010年3月9日发布的第7,676,077号美国专利，所述美国专利两者均以引用方式并入本文中就像被完全陈述于本文中一样。另外，本文中所描述的实施例可用于帮助晶片厂及设计公司中的下游分析团队。举例来说，相同自动产生的信息可用于使过程控制数据与设计中的潜在边限性相关，借此促进潜在边限性与实际边限性之间的差异化以及实际过程控制数据与潜在边限性的相关性。

如上文所述，本文中所描述的实施例涉及识别对应于潜在边限性的个别设计元件，其然后可用于基于经识别的个别设计元件而确定过程控制的一个或多个参数。以此方式，在一些情况中，可以设计元件规模确定过程控制的参数使得所述参数可在不同设计元件间变化。因此，在一些情况中，能够以设计元件级或关于设计识别由过程控制产生的输出(例如，图像、测量值等等)的位置可为有帮助的。用于将此输出与设计数据对准的一些特别有用的方法及系统描述于上文所提及的扎法尔及库尔卡尼的专利中。另外，用于执行此种对准的一些特别有用的市售产品包含可从加利福尼亚州州苗必达的KLA-Tencor购得的NanoPoint^TM产品。本文中所描述的实施例可利用或并入有此类方法及系统以借此使NanoPoint产品与体积诊断配对以用于合格率学习及校正动作。

就晶片检验来说，缺陷检验通常包含以跨越晶片上的多个裸片(即，裸片A、裸片B及裸片C)的扫描带进行扫描。裸片A及裸片C可位于裸片B的相对侧上。在缺陷检测期间，可针对以下裸片对比较在对应的裸片内位置处产生的输出：裸片A与裸片B；裸片B与裸片C；及裸片A与裸片C。可注意不同裸片对之间所检测到的任何差异。如果裸片对之间存在差，那么为产生差的裸片对共有的裸片可识别为缺陷裸片。举例来说，如果对裸片A与裸片B及裸片B与裸片C的比较展示出差异，但裸片A与裸片C之间的比较未展示出差异，那么针对所述差异共同的元件是裸片B。因此，可确定缺陷位于裸片B中。此种缺陷检测通常称为双重仲裁(因为其涉及将一个裸片与两个其它裸片进行比较)。

在一些当前所使用的检验过程中，使用关注区域来标记芯片中的经以不同于所述芯片的其它部分的方式处理的大区域。举例来说，一些关注区域可对应于芯片中的存储器阵列，且可使用单元间比较来检验那些区域。其它关注区域可对应于芯片中的密集逻辑区域，且那些区域可以相对高的敏感度(与芯片中的其它区域相比)加以检验。额外关注区域可对应于芯片中的标称逻辑区域，且那些逻辑区域可以标称敏感度及滤光器加以检验。其它关注区域可对应于芯片中的模拟块，且那些区域可以标称敏感度加以检验。

出于若干种原因(包含其允许晶片上用于检验的关注区域的大小显著减小)，NanoPoint已被证明为是有用的。举例来说，在通常执行的检验中，使用相对大的关注区域(例如，大于10微米的关注区域)。因此，可用于此检验中的芯片中的关注区域的数目是相对低的。相比来说，NanoPoint允许使用数百万个微型关注区域(MCA)或纳米型关注区域(举例来说，所述关注区域可具有约350nm的大小)。NanoPoint的关注区域可以基于规则的方式基于例如以下的若干种不同规则产生：关于有源区域的规则、关于阵列的边缘的规则、关于单元内的区的规则、关于密集且经隔离细线的规则、关于单元中心的规则、关于重叠特征的规则、关于阵列的规则、关于单元范围的规则，或其组合。一般来说，存在当在新芯片上产生关注区域时使用的数个基本规则。这些规则并不固定且可由知晓芯片及其敏感区的团队加以编辑或增补。

NanoPoint是可以两种模式线上实施的本质上导引式检验。第一者是CBI，其是具有设计能力的NanoPoint，且可如上文所提及专利中所描述而执行。第二者是基于目标的检验(TBI)，其是具有成像能力的NanoPoint，且可如2014年4月17日公开的吴(Wu)等人的第2014/0105482号美国专利申请公开案中所描述而执行，所述美国专利申请公开案以引用方式并入本文中就像完全陈述于本文中一样。本文中所描述的实施例可包含此公开案中所描述的任何步骤且可如此公开案中所描述来进一步配置。

如此，在常规检验中，一个检测阈值可用于整个关注区域，所述整个关注区域由于其相对大的大小而可包含关于缺陷的输出(例如，信号)但还可能包含关于噪声的多个输出。因此，为检测缺陷，也可将许多噪声信号标记为缺陷，尽管其仅仅是噪声。相比来说，当使用由NanoPoint产品提供的大致上小的关注区域时，检测阈值可在与一个先前所使用关注区域相同的晶片区域中改变许多次(例如，每当扫描不同微型或纳米型关注区域时)。因此，在扫描所述相同晶片区域时，检测阈值可至少基于输出中的噪声而经更频繁地调制，借此允许检测更多缺陷且较少地将噪声检测为潜在缺陷。如此，使用NanoPoint关注区域执行的晶片检验将具有比先前所使用检验好的缺陷信号及坐标准确度。另外，使用NanoPoint关注区域执行的检验将具有比先前所使用检验少的来自布局图案及衬底的噪声。

NanoPoint产品可用于若干个不同应用(包含全范围的合格率相关活动)中。举例来说，来自若干个不同来源的信息可用于确定关于形成于晶片上的装置的信息，例如功率域、速度路径、关键时序路径、寄生桥、设计规则检查(DRC)旗标及DFM/光学规则检查(ORC)旗标。所述信息然后可用于预测装置中何处可存在潜在边限性，此可如本文中所进一步描述来执行。来自若干个不同来源的过程控制相关数据也可在NanoPoint产品中用以确定关于物理晶片的信息且可包含掩模缺陷、掩模计量、晶片检验、晶片计量、制作工具监测器、在制品(WIP)数据等等。过程控制相关数据然后可与所预测信息一起用于验证所预测信息。另外，过程控制相关数据可与所预测信息一起用于校正设计、制作过程、过程控制或其组合。以此方式，NanoPoint产品以先前不可能的精细度比之前更全面地整合关于设计、过程及测试的信息。

如上文更全面所述，本文中所描述的实施例可包含：识别及累积待形成于晶片上的装置的设计的所有所预测弱点。可使这些步骤成为标称计算机辅助设计(CAD)流程的一部分。关于所有那些所预测弱点的信息然后可如本文中所描述用于为晶片厂中的检测及过程控制产生适当导引。举例来说，如本文中进一步所描述，信息可由无晶片厂实体产生且然后移交到晶片厂以设置过程控制。另一选择是，信息可由无晶片厂实体产生且然后由无晶片厂实体用于设置过程控制，所述过程控制然后经发送到晶片厂以供在芯片制作期间使用。所有这些步骤还可由晶片厂执行。此外，如果一个实体(例如，无晶片厂实体)产生设计中的潜在边限性的信息，那么可将所述信息移交到另一实体(例如，晶片厂)，所述另一实体添加上额外潜在边限性的所述信息。然后可使用所述经组合信息来产生过程控制方法。举例来说，一个实体可产生很多的关于在芯片制作的设计侧上为其所知的所有潜在边限性的信息，且然后另一实体可将所述信息添加到关于在芯片制作的制作侧(例如，晶片代工厂过程、针对ORC的模拟、CMP等等)上为其所知的所有潜在边限性的信息。然后可使用所述经组合信息来产生过程控制，如本文中进一步所描述。

在于晶片上制作装置期间，可从所有过程控制方法(包含本文中所描述的那些方法中的任一者及全部)收集数据。在通过过程控制收集数据之前执行且包含通过过程控制收集数据的步骤可为“一次成功”方法形成“预测-检测”循环。换句话说，预测所有潜在弱点及然后基于那些潜在弱点执行一个或多个过程控制方法可提供在第一次尝试中在硅上正确地制作装置的可能性。

在一些情况中，自动识别潜在边限性可作为正式光学验证来执行。举例来说，装置设计者可反复地改变设计以使设计中的潜在边限性(或“紧点”)最小化。设计中的紧点可由无晶片厂公司在下线处识别，借此产生“第三西格玛(third sigma)”内容。紧点可被定义为设计中可为潜在边限性的区域或特征。额外紧点可由特定晶片代工厂方法(例如ORC、DRC、DRC+后补加等等)识别。这些紧点也可被定义为设计中可为潜在边限性的区域或特征。由无晶片厂公司识别的紧点中的一些紧点可与由晶片代工厂识别的紧点重叠而其它紧点可由一者或另一者独自地识别。在任一情形中，由无晶片厂公司识别的所有紧点可与由晶片代工厂识别的紧点组合以产生“光学验证”超集或将在第一硅之前检验的所规定集。

使关于所有所预测弱点的数据与从所有过程控制收集的数据的组合可与任何电故障相关且可用于对基于电故障执行的后续动作进行优先级排定。相关过程控制数据及电故障数据还可用于驱动装置制作的适当校正动作。包含从过程控制方法进行的数据收集及可在其后执行的步骤的上文所描述步骤可为快速学习方法形成“验证-校正”循环。

上文所描述的实施例可用于“纳米诊断”应用。在此应用中，DFM可结合诊断以及过程窗口鉴定(PWQ)使用。PWQ之前尚未与DFM及诊断一起使用。此应用是通过具有DFM变体的扫描可诊断测试芯片、具有NanoPoint检验的PWQ及使用NanoPoint对PWQ位点的产品监视的组合来实现。

随着光刻过程窗口随每一技术节点缩小，PWQ型检验已被证明为有价值的。举例来说，过程窗口的损失跨越所有可能图案形状并不均匀。特定来说，某些形状提供比芯片的其余部分少的光刻过程边限。发现此类边限形状对过程集中及合格率是关键的。PWQ检验可如以下美国专利中所描述来执行：在2005年6月7日发布的彼得森(Peterson)等人的第6,902,855号美国专利；2008年8月26日发布的彼得森等人的第7,418,124号美国专利；2010年8月3日发布的科尼尔(Kekare)等人的第7,769,225号美国专利；2011年10月18日发布的帕克(Pak)等人的第8,041,106号美国专利；及2012年7月3日发布的彼得森等人的第8,213,704号美国专利，所述美国专利以引用方式并入本文中就像完全陈述于本文中一样。本文中所描述的实施例可包含这些专利中所描述的任何方法的任何步骤且可如这些专利中所描述来进一步配置。

PWQ通常涉及：印刷特殊晶片，其中在曝光工具的不同条件(即，不同经调制条件)下印刷不同裸片。然后以相对高敏感度对所述晶片执行检验。基于所述检验的结果，可提取边限形状并对其进行优先级排定。然后可执行对所提取边限形状的缺陷复检以用于确认。然后可基于经确认为边限的形状执行基于曝光的所确定限制的过程集中。

在PWQ中常见若干种挑战。举例来说，在以相对高敏感度进行的检验中，可俘获过多形状作为潜在边限。因此，可能难以仅挑选出是关键且与芯片功能相关者。换句话说，可能难以筛除非关键形状。举例来说，可能难以将例如桥接缺陷等所关注缺陷与例如凸块及粗糙度等由于全局噪声而被检测到的其它缺陷分离。另外，在边限形状的提取及优先级排定中，可跨越芯片数次提取边限形状。对类似形状进行分组及分类可以例如基于设计的分组(DBG)等若干种不同方式来执行，此可如扎法尔等人及库尔卡尼等人的上文所提及专利中描述来执行，其可基于装置的设计中的所关注图案而执行。然而，可能难以正确地对类似形状进行分组及分类以实现分级准确度及纯度。

此应用将实现第一硅成功的最大化机会。举例来说，本文中所描述的实施例可用于以可能最高敏感度观察所有已知弱点并筛除所有噪声来源。另外，此应用可通过快速获取需要解决的最重要合格率学习机制为何者来实现快速合格率学习。此外，此应用可通过调整设计、过程及记录的测试计划中的任一者或全部以从所发现机制撤除风险来实现精确校正导引。

更深入地观察“验证-校正“循环，在当前最佳情形根本原因分析流程中，最重要且最长步骤是故障位点优先级排定以确保仅最重要位点进行物理故障分析(PFA)。举例来说，在装置的功能区域中，故障观察可为BIN故障，故障位置可包含电故障分析(EFA)技术，例如，IR发射等等，且故障位点优先级排定可基于BIN合格率影响而执行。然后可通过典型PFA来检查故障机制。在装置的存储器区域中，故障观察可为位故障，故障定位可包含用以故障位及标识的位映射方法，且故障位点优先级排定可基于位标识合格率影响而执行。可作为典型PFA加位单元模拟来检查故障机制。在装置的逻辑区域中，故障观察可为扫描故障，故障定位可包含用以故障单元及网的诊断方法，且故障位点优先级排定可基于单元/网合格率影响而执行。可通过典型PFA加纳米探测或激光移位来检查故障机制。

在“验证-校正”循环中，相对于产品斜坡存在情景差异。举例来说，在产品寿命周期阶段中，在批量生产之前出现合格率斜坡。在合格率斜坡阶段中，PFA候选者的典型帕雷托图(pareto)可呈现数个明显离群值，借此相对容易地显现对PFA的挑选。然而，在批量生产阶段中的PFA候选者的典型帕雷托图中，帕雷托图可不展示任何明显离群值，借此相对不清楚地显现PFA的缺陷的挑选。

线上缺陷数据可能够通过回看线上数据而辅助PFA取样。举例来说，类别故障位置可被确定为裸片级故障。另外，可针对以裸片级检测到的缺陷确定缺陷位置。类别故障位置还可被确定为块级故障。另外，可针对以块级检测到的缺陷确定缺陷位置。因此，在这两种情形中，针对PFA决策，怀疑缺陷对故障的贡献且使用PFA的对应位置可为适合的。另外，确定PFA的位置可需要较长EFA。针对关于单元/网级特征确定的类别故障位置，也可作出类似决策。

缺陷与测试相关性中存在一些挑战。举例来说，在合格率斜坡阶段中，可检测到相对高的缺陷密度。因此，可确定许多缺陷与故障单元/网相关。如此，可难以决定PFA是否是不必要的。在一个此种实例中，可存在与设计共性相关的三个缺陷。如此，可能难以确定哪一缺陷应视为致命缺陷。在批量生产阶段中，可识别设计系统性缺陷。另外，设计-过程互动要求依赖于丰富的线上数据。然而,当针对所检测缺陷无突出的设计共性时，可难以确定确定缺陷类型、层及图案是否指示任何信息。

在合格率损失根本原因分析中，PFA可为瓶颈。举例来说，可处理及检验多个晶片。举例来说，过程可包含膜形成、光刻、蚀刻/植入、抛光等等。检验步骤可包含检验、缺陷复检及数据归档。然后可在例如功能、扫描、MBIST、IDDq/Param等测试中测试成品晶片。然后可基于诊断、分析及帕雷托图产生而对故障裸片进行取样以用于PFA。甚至针对数个裸片，对经取样故障裸片执行的PFA是相对缓慢的。

出于若干种原因，PFA可为瓶颈。举例来说，诊断技术提供准确的多边形级故障定位。PFA通常是驱动校正动作的故障机制的唯一确认。合格率学习由于故障机制的系列累积发现而是缓慢的。如果缺陷坐标准确度相对高且缺陷的扫描电子显微镜(SEM)图像可用，那么检验及缺陷复检数据可提供克服PFA瓶颈的方式。

本文中所描述的实施例可用于缓解合格率损失根本原因分析中的PFA瓶颈。举例来说，可处理及检验多个晶片。然后可测试成品晶片。另外，可针对PFA对故障裸片进行取样以选择故障裸片中的数者及仅重要的故障裸片。举例来说，在晶片的制作期间产生(例如，通过检验、缺陷复检及计量)的过程控制数据可用于线上数据与测试结果的多边形级准确相关。诊断技术提供准确的多边形级故障定位。另外，NanoPoint及电子束缺陷复检借助图像来提供多边形级缺陷定位。因此，缺陷与诊断相关可对未发现缺陷的PFA进行优先级排定。此种相关可由NanoPoint产品执行，因为NanoPoint可容易接受来自诊断的多边形级故障定位。以此方式，针对PFA执行的此取样可缓解PFA瓶颈。另外，针对PFA对故障裸片进行取样的结果可反馈到过程及检验步骤以将合格率控制过程对系统故障特征的敏感性定为目标。

在NanoPoint实施方案及潜在方法步骤的一个实施例中，可使用设计旗标及上下文规则来确定NanoPoint关注区域。以此方式，设计旗标及上下文规则可经前馈以使装置的检验计划优化。NanoPoint关注区域可然后用于确定NanoPoint检验处方(例如，PWQ类型检验及/或标称检验)。然后可通过前馈检验结果以使所检验装置的PFA取样计划优化来与体积诊断相关地执行PFA。PFA的结果然后可用于执行若干个步骤，例如验证DFM预测、发现新系统性缺陷及针对已知系统性缺陷执行偏移控制。基于PFA结果执行的步骤中的一者或多者的结果可经反馈以使用于检验装置的检验计划以及任何其它装置的一般检验计划优化。基于PFA结果执行的步骤中的一者或多者的结果还可经反馈到DFM以用于对库或规则进行添加及/或编辑。

计算机实施方法的步骤(例如自动识别潜在边限性及自动产生潜在边限性的信息)是由一个或多个计算机系统执行，所述一个或多个计算机系统可如本文中进一步所描述来配置。

本文中所描述的所有方法可包含将方法实施例的一个或多个步骤的结果存储于计算机可读存储媒体中。所述结果可包含本文中所描述的结果中的任一者且可以此项技术中所已知的任一方式存储。存储媒体可包含本文中所描述的任一存储媒体或此项技术中所已知的任一其它适合的存储媒体。在已存储所述结果之后，所述结果可在存储媒体中存取及由本文中所描述的方法或系统实施例中的任一者使用、经格式化以显示给用户、由另一软件模块、方法或系统使用，等等。

另一实施例涉及一种非暂时性计算机可读媒体，其存储程序指令，所述程序指令可在计算机系统上执行以执行用于产生用于设置对晶片的过程控制的信息的计算机实施方法。一个此种实施例展示于图1中。举例来说，如图1中所展示，非暂时性计算机可读媒体100包含程序指令102，程序指令102可在计算机系统104上执行以执行用于产生用于设置对晶片的过程控制的信息的计算机实施方法。可针对其执行程序指令的计算机实施方法包含本文中所描述的方法的步骤。

实施例如本文中所描述的那些方法等方法的程序指令102可存储于非暂时性计算机可读媒体100上。所述计算机可读媒体可为存储媒体，例如磁盘或光盘、磁带或此项技术中已知的任一其它适合计算机可读媒体。

可以包含基于程序的技术、基于组件的技术及/或对象导向技术以及其它技术的各种方式中的任一者来实施程序指令。举例来说，可视需要使用Matlab、Visual Basic、ActiveX控件、C、C++对象、C#、JavaBeans、微软基础类别(“MFC”)或其它技术或方法来实施所述程序指令。

计算机系统104可采取各种形式，包含个人计算机系统、大型计算机系统、工作站、系统计算机、图像计算机、可编程图像计算机、并行处理器或此项技术中已知的任何其它装置。一般来说，术语“计算机系统”可被广泛地定义为囊括具有执行来自存储器媒体的指令的一个或多个处理器的任何装置。

额外实施例涉及一种花经配置以产生用于设置对晶片的过程控制的信息的系统。图2中展示此系统的一个实施例。如图2中所示，所述系统包含过程控制工具200及计算机子系统202。所述过程控制工具经配置以确定上面已形成有装置的至少一部分的晶片的物理版本的一个或多个特性的信息。所述信息及一个或多个特性可为可由本文中所描述的过程控制工具中的一者或多者确定的晶片的任何特性的任何信息。图2中所示的过程控制工具实施例将在本文中进一步描述为晶片检验工具。然而，过程控制工具可经配置为本文中所描述的其它过程控制工具中的任一者(例如，晶片缺陷复检工具、计量工具及FA工具等等)。

如图2中所示，所述过程控制工具包含光源204，光源204可包含此项技术中所已知的任一适合光源。来自光源的光被引导到分束器206，分束器206经配置以将光从光源穿过透镜208引导到晶片210。光源可耦合到例如一个或多个聚光透镜、准直透镜、中继透镜、物镜、光圈、光谱滤光器、偏光组件等任何其它适合元件(未展示)。如图2中所示，可将光以法向入射角引导到晶片。然而，可将光以包含近乎法向入射及偏斜入射的任一适合入射角引导到晶片。另外，可将光或多个光束以多个入射角依序或同时引导到晶片。过程控制工具可经配置而以任一适合方式使光在晶片上进行扫描。

可在扫描期间通过过程控制工具的多个通道收集及检测从晶片210反射的光。举例来说，从晶片210镜面反射的光可由透镜208收集。透镜208可包含如图2中所展示的折射光学元件。另外，透镜208可包含一个或多个折射光学元件及/或一个或多个反射光学元件。由透镜208收集的光可经引导穿过分束器206到达分束器212，分束器212可经配置以将光分成两个不同路径，所述两个不同路径中的一者经引导到检测器214且另一者经引导到检测器216。图2中所示的分束器可包含此项技术中所已知的任何适合分束器。图2中所示的检测器可包含此项技术中所已知的任何适合检测器，例如电荷耦合装置(CCD)或任一类型的成像检测器。检测器214及216经配置以产生对镜面反射光作出响应的输出。因此，检测器中的每一者形成过程控制工具的一个通道。

由于图2中所展示的过程控制工具经配置以检测从晶片镜面反射的光，因此所述过程控制工具被配置为明场(BF)光学子系统。然而，此过程控制工具还可经配置以用于其它类型的晶片检验。举例来说，图2中所展示的过程控制工具还可包含一个或多个其它通道(未展示)。其它通道可包含被配置为散射光通道的本文中所描述的光学组件(例如，透镜及检测器)中的任一者。透镜及检测器可如本文中所描述而进一步配置。以此方式，过程控制工具还可经配置以用于暗场(DF)检验。另外，可用电子束检验工具来替换图2中所示的过程控制工具。

计算机子系统202经配置以获取由过程控制工具产生的输出。举例来说，可将由检测器在扫描期间产生的输出提供到计算机子系统202。特定来说，所述计算机子系统可耦合到检测器中的每一者(例如，通过图2中由虚线展示的一个或多个传输媒体，其可包含此项技术中已知的任何适合传输媒体)，使得所述计算机子系统可接收由检测器产生的输出。计算机子系统202经配置以使用所述输出来确定晶片的物理版本的一个或多个特性的信息。举例来说，所述计算机子系统可经配置以使用所述输出来检测晶片上的缺陷，此可以此项技术中所已知的任一适合方式执行。

图2中所示的过程控制工具还可通过仔细选择图2中所示的元件及/或通过改变过程控制工具的元件的一个或多个参数而经配置为计量工具。举例来说，由于过程控制工具在图2中被展示为检测经镜面反射光，因此过程控制工具可被配置为反射计。然而，通过改变图2中所示的过程控制工具的一个或多个参数(例如入射角、照射偏光、照射波长、收集角、收集偏光、检测波长等等)，所述过程控制工具可被配置为另一类型的计量工具，例如散射计、椭圆偏光计、衍射计或另一类型的基于光的计量工具。还可用例如SEM等基于电子束的计量工具来替换基于光的计量工具。此外，可用此项技术中所已知的任一其它适合过程控制工具来替换所述过程控制工具。

所述过程控制工具可经配置而以若干种不同方式对晶片执行线上过程。举例来说，在一个情况中，所述过程控制工具可为位于晶片制作设施中且与设施中的其它工具物理隔离的工具，且当将对物理晶片执行线上过程时，可将物理晶片从其在制作设施中的当前位置转移到工具。在另一情况中，过程控制工具可通过晶片搬运器(未展示)耦合到制作工具(未展示)，所述晶片搬运器可使晶片在过程控制工具与制作工具之间移动。在额外情况中，过程控制工具可并入到制作工具的物理壳体中，使得其成为制作工具内的子系统。所述过程控制工具还可或替代地位于制作工具的处理室内或耦合到所述处理室，使得过程控制工具可在过程工具正对晶片执行制作过程时对晶片执行线上过程。在任一情形中，所述过程控制工具可以若干种不同方式经配置使得其可在过程步骤期间原位地、在一个过程的两个步骤之间原位地、在整个制作过程的过程之后原位地或以任一其它适合方式执行线上过程。

所述计算机子系统可经配置以用于执行本文中进一步描述的计算机实施方法的步骤。举例来说，所述计算机子系统可经配置以用于自动识别装置的设计中的潜在边限性及自动产生潜在边限性的信息。自动产生的信息可包含本文中所描述的任何此种信息。可如本文中进一步所描述来执行这些步骤。所述计算机子系统可经配置以执行本文中所描述的任何方法实施例的任何其它步骤。由于图2中所示的计算机子系统直接耦合到过程控制工具的检测器，因此此计算机子系统可被配置为可包含于任一晶片检验、缺陷复检、计量等工具中的计算机子系统。因此，在图2中所示的实施例中，确定晶片的特性的信息的相同计算机子系统可执行本文中所描述的其它步骤。以此方式，过程控制工具(例如晶片检验工具、晶片计量工具、晶片缺陷复检工具等等)可经配置以产生可如本文中进一步所描述用于设置过程控制的信息。

然而，所述计算机实施方法的一个或多个步骤可由不同计算机子系统或额外计算机子系统(未展示)来执行。举例来说，在一个实施例中，如本文中所描述自动识别潜在边限性及自动产生潜在边限性的信息可由计算机子系统执行，所述计算机子系统具有专用于处置及处理关于正在晶片上制作的装置的设计数据的配置。在一个此种情况中，此计算机子系统可为已经配置以执行如本文中所描述的一个或多个步骤的电子设计自动化(EDA)系统的一部分。在另一情况中，经配置以执行本文中所描述的方法的步骤的一个或多个计算机子系统可包含EDA工具。另外，设置过程控制可如本文中所描述由EDA工具的经适当配置计算机子系统或位于不同于执行本文中所描述的自动识别及自动产生步骤的计算机子系统的设施中的计算机子系统执行。举例来说，如本文中进一步所描述，步骤中的一些步骤可由无晶片厂实体执行，且步骤中的其它步骤可由晶片厂在从无晶片厂实体接收到信息之后执行。以此方式，本文中所描述的系统可包含若干个不同计算机子系统，所述不同计算机子系统以某一方式(例如，经由可为“有线”或“无线”的传输媒体)耦合，使得可在其当中共享信息。所述计算机子系统、过程控制工具及系统可如本文中所描述来进一步配置。

注意，本文中提供图2是为了大体图解说明可包含于本文中所描述的系统实施例中的过程控制工具的一种配置。明显地，本文中所描述的过程控制工具配置可经变更以使过程控制工具的性能优化，如在设计商用过程控制工具时通常所执行的那样。另外，本文中所描述的系统可使用例如可从KLA-Tencor商业购得的29xx/28xx系列工具的现有过程控制工具来实施(例如，通过将本文中所描述的功能性添加到现有过程控制工具)。针对一些此类系统，本文中所描述的方法可提供为系统的任选功能性(例如，除系统的其它功能性外)。另一选择是，本文中所描述的系统可“从头开始”设计以提供全新系统。

鉴于此说明，所属领域的技术人员将明了本发明的各种方面的其它修改及替代实施例。举例来说，提供用于为晶片的线上过程控制提取全面设计导引的方法及系统。因此，此说明应视为仅是说明性的，且是出于教示所属领域的技术人员实施本发明的一般方式的目的。应理解，本文中所展示及所描述的本发明的形式应视为目前优选的实施例。如所属领域的技术人员在受益于本发明的此说明之后均将明了，元件及材料可替代本文中所图解说明及描述的那些元件及材料，部件及过程可颠倒，且本发明的某些特征可独立地利用。可在不背离如所附权利要求书中所描述的本发明精神及范围的情况下对本文中所描述的元件做出改变。