化学机械抛光的方法
【技术领域】
[0001] 本发明涉及半导体技术领域，具体地，涉及一种化学机械抛光的方法。
【背景技术】
[0002] 半导体器件在其尺寸进一步减小，例如小于32nm技术节点时，可以使用金属栅极 代替多晶硅栅极。然而，金属栅极在制备过程中面临层间介电层平坦化的考验。例如，在采 用化学机械抛光工艺对层间介电层进行平坦化时，抛光后的层间介电层上有可能形成有较 深的划痕和凹坑。在后续形成金属栅极的过程中，金属会填满层间介电层上的划痕和凹坑， 由此会导致桥接问题（bridgeissue)而使半导体器件报废，产品的良率大大降低。
[0003] 因此，需要提出一种化学机械抛光的方法，以解决现有技术中存在的问题。
【发明内容】
[0004] 在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进 一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的 关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0005] 本发明提供一种化学机械抛光的方法。所述方法包括：提供半导体衬底，所述半导 体衬底上形成有伪栅极；形成覆盖所述伪栅极和所述半导体衬底的刻蚀停止层以及覆盖所 述刻蚀停止层的层间介电层；进行第一化学机械抛光，至露出所述伪栅极顶部的刻蚀停止 层；在抛光后的层间介电层上和抛光后的刻蚀停止层上形成牺牲层；以及进行第二化学机 械抛光，至露出所述伪栅极。
[0006] 优选地，所述第一化学机械抛光为采用固结研磨料抛光垫的抛光工艺。
[0007] 优选地，所述固结研磨料抛光垫上的研磨颗粒具有高的研磨选择比。
[0008] 优选地，所述研磨颗粒为CeO2和/或SiO2。
[0009]优选地，所述第二化学机械抛光为采用无选择性研磨浆料的抛光工艺。
[0010] 优选地，所述牺牲层的厚度为300A-800A。
[0011] 优选地，所述方法还包括：去除所述伪栅极，以形成开口；在所述开口内形成金属 栅极结构。
[0012] 优选地，所述刻蚀停止层的材料为SiN层。
[0013] 优选地，所述层间介电层的材料为氧化硅。
[0014] 优选地，所述方法在形成所述伪栅极之后且形成所述刻蚀停止层之前还包括在所 述伪栅极两侧形成侧墙，其中所述刻蚀停止层覆盖所述伪栅极、所述侧墙以及所述半导体 衬底。
[0015] 根据本发明的化学机械抛光方法，通过在第一化学机械抛光之后的层间介电层和 刻蚀停止层上重新沉积一层牺牲层，以填满在第一化学机械抛光过程中在层间介电层以及 刻蚀停止层上产生的划痕和凹坑，并进行第二次化学机械抛光，进而避免桥接问题。因此， 本发明的提供的方法还具有抛光效率高、抛光表面平坦度好等优点。
[0016] 以下结合附图，详细说明本发明的优点和特征。
【附图说明】
[0017] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发 明的实施例及其描述，用来解释本发明的原理。在附图中，
[0018] 图1是根据本发明一个实施例的化学机械抛光的方法的流程图；以及
[0019] 图2A-2H是采用图1中示出的方法来进行化学机械抛光过程中各步骤获得的器件 的剖视图。
【具体实施方式】
[0020] 接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但 是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供 这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在 附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相 同的元件。
[0021] 应当明白，当元件或层被称为"在...上"、"与...相邻"、"连接到"或"耦合到"其 它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其他元件或层， 或者可以存在居间的元件或层。相反，当元件被称为"直接在...上"、"与...直接相邻"、 "直接连接到"或"直接耦合到"其它元件或层时，则不存在居间的元件或层。
[0022] 根据本发明的一个方面，提供一种化学机械抛光的方法。下面将结合图1所示的 根据本发明一个实施例的化学机械抛光的方法的流程图以及图2A-图2H所示的半导体器 件结构示意图详细描述本发明。
[0023] 执行步骤SllO:提供半导体衬底，该半导体衬底上形成有伪栅极。
[0024] 如图2A所示，提供半导体衬底210,该半导体衬底210可以是硅、绝缘体上 硅（SOI)、绝缘体上层叠硅（SS0I)、绝缘体上层叠锗化硅（S-SiGeOI)、绝缘体上锗化硅 (SiGeOI)以及绝缘体上锗（GeOI)中的至少一种。半导体衬底210中可以形成有用于隔离 有源区的浅沟槽隔离（STI)等，浅沟槽隔离可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和 /或其他现有的低介电材料形成。当然，半导体衬底210中还可以形成有掺杂阱(未示出） 等等。为了图示简洁，在这里仅用方框来表示。
[0025] 半导体衬底210上形成有栅极介电材料层220'。栅极介电材料层220'可以包 括传统的介电材料诸如具有介电常数从大约4到大约20 (真空中测量）的硅的氧化物(例 如Si02)、氮化物(例如Si3N4)和氮氧化物(例如SiON、SiON2X其中氧化硅材质的栅极介电 材料层220'可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化 (RTO)、原位水蒸气氧化（ISSG)等形成。氮化硅材质的栅极介电材料层220'则可以通过氮 化工艺例如高温炉管氮化、快速热退火氮化或等离子体氮化等形成。而对氧化硅进一步执 行氮化工艺则可形成氮氧化硅材质的栅极介电材料层220'。
[0026] 或者，栅极介电材料层220'也可以包括具有K从大约20到至少大约100的通常 较高K材料。这种较高K材料可以包括但不限于：氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、 氧化锫、氧化锫娃、氧化钛、氧化钽、氧化钡银钛、氧化钡钛、氧化银钛等。其可以采用任何适 合的形成工艺形成。例如化学气相沉积、物理气相沉积等。
[0027] 栅极介电材料层220'上形成有伪栅极材料层230'。伪栅极材料层230'可以是例 如多晶娃。多晶娃的形成方法可以选用低压化学气相沉积（LPCVD)工艺。
[0028] 如图2B所示，对伪栅极材料层230'以及栅极介电材料层220'进行刻蚀，以形成 伪栅极230和栅极介电层220。作为示例，可以通过光刻的方法对伪栅极材料层230'以及 栅极介电材料层220'进行刻蚀。首先，在伪栅极材料层230'上形成光刻胶，并套准掩模板 对其曝光、显影，形成具有伪栅极图案的光刻胶层。其中，为了减小曝光过程中光在光刻胶 层的下表面的反射，使曝光的大部分能量都被光刻胶吸收，可以在光刻胶层与伪栅极材料 层230'之间设置抗反射涂层。另外，为了保证光刻胶层中的图案能够准确地转移至伪栅极 材料层230'上，还可以在伪栅极材料层230'与抗反射涂层之间设置硬掩膜层。该硬掩膜 层可以为SiN、SiON、SiC以及氧化物中的一种或多种。硬掩膜层可以在刻蚀的过程中使得 形成的图形更准确。
[0029] 其次，以图案化的光刻胶层为掩膜，对伪栅极材料层230'和栅极介电材料层220' 进行刻蚀，以形成伪栅极230和栅极介电层220。刻蚀可以采用等离子体刻蚀等刻蚀工艺进 行。其中，在设置了抗反射涂层和/或硬掩膜层的情况下，可以先将光刻胶层中的图案转移 至抗反射涂层和/或硬掩膜层中，并以抗反射涂层和/或硬掩膜层为掩膜对伪栅极材料层 230'以及栅极介电材料层220'进行刻蚀，以形成伪栅极230和栅极介电层220。
[0030] 此外，在根据本发明的一个实施例中，还可以如图2B所示地在伪栅极230的两侧 形成侧墙240。侧墙240的材料例如可以为氧化物、氮化物或氮氧化物中的至少一种。其可 以通过已知的沉积和刻蚀形成。侧墙240可以在后续进行蚀刻或离子注入时保护栅极结构 的侧壁不受损伤。其也可以使源漏极内形成掺杂浓度不同的区域。
[0031] 执行步骤S120 :形成覆盖伪栅极和半导体衬底的刻蚀停止层以及覆盖刻蚀停止 层的层间介电层。
[0032] 如图2C所示，形成覆盖伪栅极230和半导体衬底210的刻蚀停止层250。这里优 选为接触孔刻蚀停止层，材料为氮化硅。在形成有侧墙240的半导体器件结构中，刻蚀停止 层250还应当覆盖侧墙240。刻蚀停止层250可以通过物理气相沉积、化学气相沉积等合适 的沉积