专利名称：光电二极管的制作方法
技术领域：
本发明涉及一种光电二极管的制作方法，特别是涉及一种以化学气相沉积方式来取代离子注入工艺，以形成P-N接合的耗尽区的一种光电二极管的制作方法。
背景技术：
在电子产业蓬勃发展的今日，新一代数码产品不仅可整合来自信息、消费及通讯三大领域的技术，更同时兼具多媒体功能，其中多媒体影像处理技术也随着各种零元件技术的成熟及日益增加的应用面，逐渐成为受消费者注目的发展领域。在影像处理应用的需求大幅提升之下，60年代早已问世的影像感测芯片，也再度受到市场重视，其中尤以CCD(电荷耦合元件)影像感测芯片与CMOS(互补式金氧半导体)影像感测芯片最受瞩目。
就CCD影像传感器而言，虽然其具有较高的外界噪声干扰抵抗能力及优选的影像品质，但仍具有对于外在变化的反应速度较慢，且无法与其它系统支持芯片有效进行整合的缺点。与CCD影像传感器相较之下，CMOS影像传感器因为其设计方式及采用CMOS半导体工艺，因而具备了省电与整合的优势，再加上工艺技术成熟，所以生产成本较低，并且被广泛地应用在各种对价格敏感的信息及消费性电子产品中。
典型的CMOS影像传感器主要由光电二极管(photodiode)以及金氧半导体(metal-oxide semiconductor，MOS)晶体管所构成，其中藉由光电二极管的P-N结(P-N junction)所产生的耗尽区(depletion region)，可分别在光电二极管受光与不受光时产生代表信号(signal)与背景噪声(noise)的感应电流。如此，藉由信号/噪声比便可得知外界的光强度的变化。
请参考图1，其绘示现有的一种光电二极管的局部示意图。硅基底102上形成有一P型阱104，并划分一光感测区106。其中，光感测区106的四周围绕一浅沟槽隔离结构(shallow trench isolation，STI)108，且光感测区106内的P型阱104上藉由一离子注入工艺而形成一N型掺杂区110。由于在P型阱104与N型掺杂区110的P-N结可产生一耗尽区112，因此藉由此耗尽区112，便可作为感测外界光线的感应区域。然而，上述的光电二极管100因耗尽区112的宽度较窄，且耗尽区112的位置较深，而具有感测的信号/噪声比不佳，且无法感测短波长的光线等问题。
请参考图2，其绘示揭露于美国专利第6566722号的一种光电二极管的局部示意图。如图2所示，首先于一P型基底202上形成一P型外延硅层(epitaxial silicon layer)204。接着，依序经由光刻与离子注入工艺，而于P型外延硅层204上形成多个第一N型掺杂区206。最后，再依序进行光刻与离子注入工艺，而于P型外延硅层204与第一N型掺杂区206上形成一第二N型掺杂区208。经由前述工艺，可于P型外延硅层204中形成多个沟槽状的第一N型掺杂区206，因而增加第一N型掺杂区206与P型外延硅层204的接触面积，并相对提高光电二极管的耗尽区210的面积，进而改善光电二极管的信号感测度。此外，藉由P型外延硅层204表面的第二N型掺杂区208，亦能有效提升光电二极管对于短波长光线的灵敏度。然而，上述的光电二极管在制作时，因采用离子注入方法，故耗尽区210的密度不一，而会影响感测效果等问题。
请参考图3，其绘示揭露于关国专利第6611037号的现有的一种光电二极管的局部示意图。如图3所示，于一P型基底302上形成沟槽304a与304b。接着，以离子注入的方式于沟槽304a与304b内，以及沟槽304a与304b间的P型基底302上，形成一N型掺杂区306。之后，再于N型掺杂区306上依序形成隔绝层308与导电层310。其中，N型掺杂区306与P型基底302之间因P-N接合而产生一沟槽状的耗尽区312，而可提升感测效果。然而，此光电二极管在形成上述的N型掺杂区306时，由于受到沟槽形状的限制，因此需要依不同的注入角度进行多次离子注入工艺，以形成均匀的N型掺杂区306。如此一来，不仅在制作上相当耗时，也使得此光电二极管的生产成本大幅增加。
发明内容
有鉴于此，本发明的目的就是在提供一种光电二极管的制作方法，以简化光电二极管的工艺，并降低光电二极管的生产成本。
基于上述目的，本发明提出一种光电二极管的制作方法，其中此光电二极管例如形成于一基底上。本发明的光电二极管的制作方法首先于基底中形成一第一导电型的一阱区，并且于基底中形成一隔离结构，以于基底中定义出一光感测区。然后，于光感测区内的基底中形成多个沟槽。之后，于基底上形成一第二导电型的一掺杂层，且掺杂层覆盖沟槽的内壁与光感测区内的基底表面。
如本发明的优选实施例所述的光电二极管的制作方法，其中在基底上形成第二导电型的掺杂层之后，还可进行一退火工艺。藉由此退火工艺可使第二导电型的掺杂层中的掺杂剂趋入基底中，而使第二导电型与第一导电型的接合位于基底中。当第一导电型为P型时，则第二导电型则为N型，而当第一导电型为N型时，则第二导电型为P型。
如本发明的优选实施例所述的光电二极管的制作方法，其中在形成沟槽之后及形成第二导电型的掺杂层之前，还包括形成一缓冲层于基底上，且缓冲层覆盖沟槽的内壁与光感测区内的基底表面。在形成第二导电型的掺杂层之后，亦可进行一退火工艺，其中藉由此退火工艺例如可使第二导电型的掺杂层中的掺杂剂趋入基底中，而第二导电型与第一导电型的接合位于基底中。另外，亦可藉由此退火工艺以使第二导电型的掺杂层中的掺杂剂趋入缓冲层，而第二导电型与第一导电型的接合位于缓冲层中。
基于上述，本发明的光电二极管的制作方法先于第一导电型的基底上形成多个沟槽，再利用例如化学气相沉积的方式于沟槽内壁及部分基底表面形成第二导电型的掺杂层，其中由于基底与掺杂层之间的导电型不同，因此便会因为不同导电型的接合，而产生用以感测光线的一耗尽区。本发明的光电二极管的制作方法所形成的光电二极管可提供较大面积的耗尽区，因而对外界光线具有优选的反应灵敏度。此外，与现有使用离子注入工艺的制作方法相较之下，本发明以化学沉积工艺来取代现有的多次离子注入工艺，以形成掺杂层。因此，藉由本发明的光电二极管的制作方法可得到较均匀的掺杂层，并缩短光电二极管的整体工艺时间，以达到增加生产效率与降低生产成本的目的。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。
图1绘示为现有的一种光电二极管的局部示意图。
图2绘示为现有的另一种光电二极管的局部示意图。
图3绘示为现有的又一种光电二极管的局部示意图。
图4～9依序绘示为本发明的光电二极管的制作方法的制造流程剖面图。
图10绘示为本发明的光电二极管的制作方法所形成的光电二极管的局部剖面示意图。
图11绘示为本发明的光电二极管的制作方法所形成的另一种光电二极管的局部剖面示意图。
简单符号说明102硅基底104P型阱106感光区108浅沟槽隔离结构110N型掺杂区112耗尽区202P型基底204P型外延硅层206第一N型掺杂区208第二N型掺杂区210耗尽区302P型基底304a、304b槽沟306N型掺杂区308隔绝层310导电层312耗尽区400基底402阱区404隔离结构406光感测区408a、408b、408c沟槽
410缓冲层412掺杂层414P-N结416逻辑电路区418重置晶体管502基底508a、508b、508c沟槽510缓冲层512掺杂层具体实施方式
请参考图4～9，其依序绘示本发明的光电二极管的制作方法的制造流程剖面图。
首先，如图4所示，提供一基底400，其例如可为一P型或N型硅基底，并于基底400中形成第一导电型的一阱区402。其中，形成阱区402的步骤例如可先于基底400上形成掩模层(未绘示)，以定义出阱区402的位置。然后，进行一离子注入工艺，以于基底400中形成阱区402，其中注入阱区402的掺杂剂例如可为P型或N型离子，以决定阱区402为N型阱区或P型阱区。
接着，如图5所示，于基底400中形成一隔离结构404，以藉由此隔离结构404定义出一光感测区406。其中，隔离结构404例如是一浅沟槽隔离结构(shallow trench isolation，STI)，或藉由区域氧化法(Local Oxidation)所形成的场氧化层。隔离结构404的作用主要在避免光感测区406所产生的感应电流扩散至邻近的感测元件或电子装置，所造成相互干扰的现象。
然后，如图6所示，于光感测区406内的基底400中形成多个沟槽，如图6所示的沟槽408a、408b与408c。其中，沟槽408a、408b与408c的形成方法，例如可先形成一图案化掩模层(未绘示)，以定义出沟槽408a、408b与408c的位置，然后再以此图案化掩模层为蚀刻掩模，对其所暴露出的光感测区406进行各向异性蚀刻(anisotropic etching)，以于光感测区406上形成沟槽408a、408b与408c。之后，去除光感测区406上的掩模层。
接着，如图7所示，于光感测区406上形成一缓冲层410，其中缓冲层410覆盖沟槽408a、408b与408c的内壁与沟槽408a、408b与408c之间的基底400表面。缓冲层410的材料例如是多晶硅(poly-silicon)或外延硅(epitaxial silicon)，其形成方法例如是化学气相沉积法。值得注意的是，此步骤为一选择性的步骤，亦即在本发明的光电二极管的制作方法中，可省略此步骤，而直接于基底400上形成下述的掺杂层。
接着，如图8所示，于缓冲层410上形成第二导电型的一掺杂层412。掺杂层412的材料包括掺杂多晶硅(poly-silicon)或掺杂外延硅(epitaxialsilicon)，其形成方法包括化学气相沉积法。举例来说，此掺杂层412可以是以临场(In-Situ)注入掺杂剂的方式，利用化学气相沉积法所形成的掺杂多晶硅(poly-silicon)或掺杂外延硅(epitaxial silicon)。值得注意的是，第二导电型与阱区402的第一导电型相反，亦即当阱区402为N型时，则掺杂层412为P型，同理，若阱区402为P型，则掺杂层412为N型。
之后，如图9所示，进行一退火工艺，其中缓冲层410的存在与否将影响此退火工艺的结果。举例而言，若阱区402与掺杂层412之间形成有缓冲层410，则在进行退火工艺后，第二导电型的掺杂层412中的掺杂剂趋入缓冲层410中，而第二导电型与第一导电型的接合(以下简称P-N结)414便可能如图9所示位于缓冲层410中。当然，若第二导电型的掺杂层412中的掺杂剂被趋入至阱区402中，则将于阱区402中形成P-N结(未绘示)。此外，在没有缓冲层410的情形下进行退火工艺时，第二导电型的掺杂层412中的掺杂剂趋入阱区402中，因此P-N结可位于阱区402中。
请参考图10，其绘示上述本发明的光电二极管的制作方法所形成的光电二极管的局部剖面示意图，其中图10采用与图4～9相同的标号表示相同的元件。如图10所示，本发明的特征在于以蚀刻的方式于基底400上形成沟槽408a、408b与408c，再以化学气相沉积先后于沟槽408a、408b与408c内壁及沟槽408a、408b与408c所夹的基底400表面形成缓冲层410与掺杂层412。值得注意的是，上述本发明的形成缓冲层410以及退火工艺等步骤可选择性地实施，而缓冲层410主要功能作为掺杂层412与基底400的阱区402间的缓冲，以使P-N结414可位于缓冲层410中。当然，在不脱离本发明的精神范围内，即使掺杂层412与基底400直接接触，亦可形成P-N接合的耗尽区(未绘示)，以提供感应外界光线的功能。
请再参考图10，在隔离结构404所围成的光感测区406外的基底400上例如还包括一逻辑电路区416，其内例如配置有一重置晶体管(resettransistor)418以及其它线路或电子元件等。其中，逻辑电路区416内的元件例如可于蚀刻沟槽408a、408b与408c前预先形成于基底400上，或于上述所有步骤完成后再行制作。然而，关于逻辑电路区416内的重置晶体管418等相关元件的制作流程为已知的公开技术，因此不再重复赘述。
此外，图10所绘示者为本发明于缓冲层410上均匀形成一掺杂层412的情形。然而，在一合理的范围内，本发明的光电二极管的制作方法在形成掺杂层时，亦可直接使掺杂层填满所有沟槽。请参考图11，其绘示本发明的光电二极管的制作方法所形成的另一种光电二极管的局部剖面示意图。其中，缓冲层510均匀覆盖沟槽508a、508b与508c的内壁，以及沟槽508a、508b与508c所夹的基底500的表面，而掺杂层512则如图中所示全面性地覆盖于缓冲层510上，并填满沟槽508a、508b与508c。
综上所述，本发明的光电二极管的制作方法藉由形成多个沟槽增加光电二极管的感应区域，以提高光电二极管的反应灵敏度。此外，由于本发明的光电二极管的制作方法以化学气相沉积的方式取代现有的离子注入工艺，因此仅需一道工艺便可形成掺杂层。与现有使用离子注入工艺的制作方法相较之下，本发明可形成较为均匀的掺杂层，且因其工艺步骤较为简化，故可有效缩短整体工艺时间，进而达到增加生产效率与降低生产成本的目的。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
权利要求
1.一种光电二极管的制作方法包括于一基底中形成一第一导电型的一阱区；于该基底中形成一隔离结构，以于该基底中定义出一光感测区；于该光感测区内的该基底中形成多个沟槽；以及于该基底上形成一第二导电型的一掺杂层，该掺杂层覆盖该些沟槽的内壁与该光感测区内的该基底表面。
2.如权利要求1所述的光电二极管的制作方法，其中在于该基底上形成该第二导电型的该掺杂层的步骤后，还包括进行一退火工艺。
3.如权利要求2所述的光电二极管的制作方法，其中在该退火工艺中，使该第二导电型的该掺杂层中的掺杂剂趋入该基底中，而使该第二导电型与该第一导电型的接合位于该基底中。
4.如权利要求1所述的光电二极管的制作方法，其中该第一导电型为P型，而该第二导电型为N型。
5.如权利要求1所述的光电二极管的制作方法，其中该第一导电型为N型，而该第二导电型为P型。
6.如权利要求1所述的光电二极管的制作方法，其中该掺杂层的形成方法包括化学气相沉积法。
7.如权利要求1所述的光电二极管的制作方法，其中该掺杂层材料包括掺杂多晶硅与掺杂外延硅其中之一。
8.如权利要求1所述的光电二极管的制作方法，其中该掺杂层还包括填满该些沟槽。
9.如权利要求1所述的光电二极管的制作方法，其中于该光感测区内的该基底中形成该些沟槽的步骤后及于该基底上形成该第二导电型的该掺杂层的步骤前，还包括形成一缓冲层于该基底上，该缓冲层覆盖该些沟槽的内壁与该光感测区内的该基底表面。
10.如权利要求9所述的光电二极管的制作方法，其中该缓冲层的形成方法包括化学气相沉积法。
11.如权利要求9所述的光电二极管的制作方法，其中该缓冲层的材料包括多晶硅与外延硅其中之一。
12.如权利要求9所述的光电二极管的制作方法，其中在于该基底上形成该第二导电型的该掺杂层的步骤后，还包括进行一退火工艺。
13.如权利要求12所述的光电二极管的制作方法，其中在该退火工艺中，使该第二导电型的该掺杂层中的掺杂剂趋入该缓冲层，而使该第二导电型与该第一导电型的接合位于该缓冲层中。
14.如权利要求12所述的光电二极管的制作方法，其中在该退火工艺中，使该第二导电型的该掺杂层中的掺杂剂趋入该基底中，而使该第二导电型与该第一导电型的接合位于该基底中。
15.如权利要求9所述的光电二极管的制作方法，其中该掺杂层还包括填满该些沟槽。
16.一种光电二极管的制作方法包括于一基底中形成一第一导电型的一阱区；于该基底中形成一隔离结构，以于该基底中定义出一光感测区；于该光感测区内的该基底中形成多个沟槽；形成一缓冲层于该基底上，且该缓冲层覆盖该些沟槽的内壁与该光感测区内的该基底表面；于该缓冲层上形成一第二导电型的一掺杂层；以及进行一退火工艺，以使该第二导电型的该掺杂层中的掺杂剂趋入该缓冲层，而该第二导电型与该第一导电型的接合位于该缓冲层中。
17.如权利要求16所述的光电二极管的制作方法，其中该掺杂层的形成方法包括化学气相沉积法。
18.如权利要求16所述的光电二极管的制作方法，其中该掺杂层的材料包括掺杂多晶硅与掺杂外延硅其中之一。
19.如权利要求16所述的光电二极管的制作方法，其中该缓冲层的形成方法包括化学气相沉积法。
20.如权利要求16所述的光电二极管的制作方法，其中该缓冲层的材料包括多晶硅与外延硅其中之一。
全文摘要
一种光电二极管的制作方法，其中此光电二极管形成于第一导电型的一基底上。此方法先形成一隔离结构于基底中，以于基底中定义出光感测区。接着，于基底中形成多个沟槽。之后，于基底上形成第二导电型的一掺杂层，其中此掺杂层至少覆盖沟槽的内壁与基底的部分顶面。此光电二极管的制作方法可缩短整体工艺时间，并达到增加生产效率与降低生产成本的目的。
文档编号H01L21/00GK1763978SQ20041008696
公开日2006年4月26日 申请日期2004年10月20日 优先权日2004年10月20日
发明者张格滎, 张骕远 申请人:力晶半导体股份有限公司