专利名称：在ic芯片上形成去耦电容的方法及其装置的制作方法
技术领域：
本发明涉及一种在电源与地之间设置去耦电容的技术，特别是涉及一种直接在IC芯片上形成去耦电容的方法及其装置。
背景技术：
随着人类对高速数据处理与运算的需求，计算机科技一日千里。而计算机的架构，除了IC芯片制程的尺度越来越小，各组件间彼此的连结(interconnect)的密度也越来越高，单一面积上所具有的组件密度也越来越高，因此低操作电压与小震幅是普遍的设计趋势，然而低操作电压下将越容易受到噪声的影响。而这些噪声的来源，可能来自于讯号的耦合或串扰(coupling/crosstalk)；或者来自于相邻两讯号的干扰(inter-symbol interference，ISI)；或来自于电磁辐射(electro-mag-netic interference/compatibility，EMI/EMC)，但是影响最大的是来自于电源的噪声，特别适当数个讯号同时开关时所产生的同时切换噪声(simultaneous switching noise，SSN)。
就IC芯片设计来说往往通过安置去耦电容(decoupling capacitor)来达成去除电源噪声，且在实际去耦电容的安装位置越接近组件效果越好，且电容值越大越好，但在随着组件与布线密集度越来越高的情况下，将不太容易找到足够且适当的空间来容置去耦电容。
因此，本发明提出一种在IC芯片上形成去耦电容的方法及其装置，来解决上述的问题。
发明内容
本发明的主要目的，在于提供一种在IC芯片上形成去耦电容的方法及其装置，其能够于满足金属覆盖规则下，又充分利用IC芯片的空间，以形成尽可能大的电容。
本发明的另一目的，在于提供一种在IC芯片上形成去耦电容的方法及其装置，它能够较好地去除电源的噪声。
本发明的再一目的，在于提供一种在IC芯片上形成去耦电容的方法及其装置，它能够解决需寻求最贴近IC芯片位置，以容置去耦电容的问题。
为达上述目的，本发明提供一种在IC芯片上形成去耦电容的方法，其包括下列步骤首先于一IC芯片上的低金属覆盖区域上形成多个金属层；随后将金属层中的奇数层/偶数层连接到地，而偶数层/奇数层连接至一电源电压，以于金属层的相邻层间形成可用作去耦电容的寄生金属电容。
本发明还提供一种位于一IC芯片上的去耦电容装置，其包括有多个位于该IC芯片低金属覆盖区域上的金属层，其中奇数层/偶数金属层与地连接，而偶数层/奇数金属层与一电源电压连接。
本发明为一种在IC芯片上形成去耦合电容的方法及其装置，其在IC芯片制作过程中每一层需满足金属密度规则的原则下，而将作为虚拟金属层的相邻金属层分别连接地和电源电压，以形成数个可作为去耦金属电容单元，如此既可满足金属覆盖率的规则，又充分的利用IC芯片的空间，尽可能制作出最大的去耦电容，而且因本发明的去耦电容与IC芯片的位置更为贴近，因此所获得的去除电源噪声的效果更好。
以下结合附图及实施例进一步说明本发明的目的、技术内容、特点及其有益效果。
图1为本发明的实施例示意图。
图2为本发明的金属电容单元示意图。
图3为本发明的位于层间寄生金属电容示意图。
标号说明10IC芯片 12低金属覆盖率区域14奇数层 16偶数层18金属电容单元具体实施方式
一种在IC芯片上形成去耦电容的方法及其装置。
首先，先对目前IC芯片的状况进行说明。在大多数的IC芯片设计中，有很多芯片面积是没有被利用到的，但为避免任何非金属区域大于3平方微米，在这些低金属密度区域需使用插入虚拟金属线(dummy metal lines)，以满足一定的金属密度规则。
但是，这些位于非金属区域的虚拟金属线，往往只是放置在该非金属区域上，并无任何实际上的作用。因此，本发明人鉴于既然不管怎样IC芯片上都需要符合一定的金属覆盖率规则下，在芯片低金属覆盖率的区域上形成可作为去耦电容的寄生金属电容单元，以满足金属密度条件，并且解决IC芯片所需的去耦电容。
请一并参阅图1与图2，先于一IC芯片10上选定一低金属覆盖率区域12，随后，在低金属覆盖率区域12上以在不影响电路的区域下，形成多个呈现层状交错堆栈的虚拟金属层，每一金属层可由数个金属线所构成，且奇数层的金属线走向一致，所有奇数层的金属线分布位置是相同，仅是Z轴坐标不相同，而偶数层的情况也相同，举例来说如在图2中奇数层14的金属线走向为水平，偶数层16的金属线走向为垂直，随后并且将该层状堆栈的虚拟金属层以奇数层14连接至地，而偶数层16连接至电源电压，以形成如图2所述的具有数个形成于相邻金属层间而可用作为去耦合电容的金属电容单元18，除此之外，亦可将奇数层连接至电源电压，而将偶数层接地。
举一实施例来说，如图3所示将奇数层1、3、5连接至地，而偶数层2、4、6与电源电压相连接的情况下，因此金属层1、2间，金属层2、3间，金属层3、4间，金属层4、5间，金属层5、6间将形成5个可作为去耦电容的寄生金属电容。
综上所述，本发明为一种在IC芯片上形成去耦合电容的方法及其装置，其在IC芯片制作过程中每一层需满足金属密度规则的原则下，而将作为虚拟金属层的相邻金属层分别连接地和电源电压，以形成数个可作为去耦金属电容单元，如此既可满足金属覆盖率的规则，又充分的利用IC芯片的空间，尽可能制作出最大的去耦电容，而且因本发明的去耦电容与IC芯片的位置更为贴近，因此所获得的去除电源噪声的效果更好。
以上所述的实施例仅为了说明本实用新型的技术思想及特点，其目的在于使本领域的普通技术人员能够了解本实用新型的内容并据以实施，本专利的范围并不仅局限于上述具体实施例，即凡依本实用新型所揭示的精神所作的同等变化或修饰，仍涵盖在本实用新型的保护范围内。
权利要求
1.一种在IC芯片上形成去耦电容的方法，其包括下列步骤于一IC芯片上的低金属覆盖区域上形成多个金属层；以及将该金属层中的奇数层/偶数层连接到地，该金属层中的偶数层/奇数层连接至一电源电压，以在该金属层的相邻层间形成可用作去耦电容的寄生金属电容。
2.根据权利要求1所述的在IC芯片上形成去耦合电容的方法，其特征在于每一该金属层包含数个金属线，且该金属层的奇数层金属线为水平走向，而偶数层金属线为垂直走向。
3.根据权利要求1所述的在IC芯片上形成去耦合电容的方法，其特征在于每一该金属层包含数个金属线，且该金属层的奇数层金属线为垂直走向，而偶数层金属线为水平走向。
4.一种位于IC芯片上的去耦电容装置，其包括有多个位于该IC芯片低金属覆盖区域上的金属层，其中该金属层中的奇数层/偶数层与地线连接，而偶数层/奇数层与一电源电压相连接。
5.根据权利要求4所述的位于IC芯片上的去耦电容装置，其特征在于每一该金属层包含数个金属线，且该金属层的奇数层金属线为水平走向，而偶数层金属线为垂直走向。
6.根据权利要求4所述的位于IC芯片上的去耦电容装置，其特征在于每一该金属层包含数个金属线，且该金属层的奇数层金属线为垂直走向，而偶数层金属线为水平走向。
全文摘要
本发明提供一种在IC芯片上形成去耦电容的方法及其装置，通过由IC芯片的低金属覆盖区域形成数个金属层，并将金属层分别与地线、电源电压相连接，以在满足金属覆盖规则下形成可作为去耦电容的寄生金属电容，达到有效利用芯片空间的目的。
文档编号H01L27/02GK1873947SQ20051002640
公开日2006年12月6日 申请日期2005年6月2日 优先权日2005年6月2日
发明者毛智锋, 彭宇 申请人:上海宏力半导体制造有限公司