专利名称：输出电路的制作方法
技术领域：
本发明涉及输出电路，特别涉及具备第1及第2放大器的输出电路。
背景技术：
一般来说，如果MOS晶体管被施加由外来噪声所引起的过大电压，则会产生静电破坏(ESD)。为此，特别对连接在输入输出端子上的MOS晶体管实施各种保护对策。在图8中所示的输出电路中，第1放大器1和第2放大器2的各输出连接在一个输出焊盘P2(输出端子)上，由来自内部电路3的信号φ1、φ2驱动。第1放大器具有比第2放大器更大的驱动能力，通过实施控制以使第1放大器或第2放大器的任一方或者两方动作，可改变放大器的驱动能力。
电源电压VDD被从电源焊盘P1供给到第1放大器1的高电压侧电源端子H1，接地电压VSS被从接地焊盘P3供给到其低电压侧电源端子L1上。同样，电源电压VDD被从电源焊盘P1供给到第2放大器2的高电压侧电源端子H2，接地电压VSS被从接地焊盘P3供给到其低电压侧电源端子L2上。
第1放大器1和第2放大器2，包括例如由P沟道型的MOS晶体管和N沟道型的MOS晶体管构成的CMOS反相器。为了令第1放大器1的MOS晶体管，以比第2放大器2的MOS晶体管低的电阻导通，将其晶体管尺寸(栅极宽度GW)设计得较大。
此外，为了防止分别施加在电源焊盘P1、输出焊盘P2以及接地焊盘P3上的外来噪声所引起的所述MOS晶体管的静电破坏，对第1放大器1和第2放大器2双方，根据最小设计规则，将与各个焊盘直接连接的MOS晶体管的触点的大小、触点和栅极之间的距离、栅极长度以及背栅极(backgate)与源·漏极之间的距离，分别设计为相当大的尺寸。(ESD对应设计规则)。
然而，如果如述那样，对第1放大器1和第2放大器2这两方，根据ESD对应的设计规则进行设计，则存在构成它们的MOS晶体管的尺寸变大、LSI的芯片尺寸变大这样的问题。
专利文献1特开平5-335493号公报发明内容本发明的输出电路，正是鉴于上述问题点而提出的，其特征在于，具备第1放大器，包括第1晶体管；和，第2放大器，包括第2晶体管，且具有比所述第1放大器小的驱动能力，所述第2晶体管，根据尺寸比所述第1晶体管小的的设计规则进行设计，并且所述第2放大器的输出端子、高电压侧电源端子、或者低电压侧电源端子中的至少一个上，连接有保护电阻元件。
根据本发明，上述第2晶体管，通过根据尺寸比所述第1晶体管小的设计规则进行设计，并且在上述第2放大器的输出端子、高电压侧电源端子或低电压侧电源端子中的至少一个上连接保护电阻元件，来缩小第2放大器的尺寸，同时可以充分确保其抗静电破坏强度。
图1是有关本发明的第1实施方式的输出电路的电路图。
图2是有关本发明的第1实施方式的第1放大器及第2放大器的电路图。
图3是构成第1放大器的N沟道型MOS晶体管及构成第2放大器的N沟道型MOS晶体管的图案图。
图4是构成本发明的第2放大器的N沟道型MOS晶体管及第3保护电阻元件的图案图。
图5是有关本发明的第2实施方式的输出电路的电路图。
图6是有关本发明的第3实施方式的输出电路的电路图。
图7是有关本发明的第4实施方式的输出电路的电路图。
图8是有关现有例的电路图。
具体实施例方式
接下来，参照图1对本发明的第1实施方式的输出电路进行说明。该输出电路，第1放大器1和第2放大器2的各输出与一个输出焊盘P2(输出端子)连接，由来自内部电路3的信号φ1、φ2驱动。第1放大器1具有比第2放大器2更大的驱动能力，通过按照使第1放大器或者第2放大器的任一方或者两方动作的方式进行控制，可使放大器的驱动能力可变。
电源电压VDD被从电源焊盘P1供给到第1放大器1的高电压侧电源端子H1，接地电压VSS被从接地焊盘P3供给到其低电压侧电源端子L1上。与此相对，电源电压VDD通过第1保护电阻元件r1从电源焊盘P1供给到第2放大器2的高电压侧电源端子H2，接地电压VSS通过第2保护电阻元件r2从接地焊盘P3供给到其低电压侧电源端子L2上。此外，第3保护电阻元件r3连接在第2放大器2的输出与输出端子P2之间。这第1至第3保护电阻元件r1、r2、r3，如后文所述用金属布线形成，优选它们的电阻值为10Ω左右。
外来噪声有可能被施加在电源焊盘P1、输出焊盘P2、接地焊盘P3的任一个上。在外来噪声施加在电源焊盘P1上时第1保护电阻元件r1限制噪声电流、在外来噪声施加在接地焊盘P3上时第2保护电阻元件r2限制噪声电流、在外来噪声施加在输出焊盘P2上时第3保护电阻元件r3限制噪声电流，来保护第2放大器2。因此，虽然通过插入第1保护电阻元件r1、第2保护电阻元件r2、第3保护电阻元件r3的任一个都有一定效果，但要对所有的外来噪声采取静电破坏对策，就优选插入所有的保护电阻元件。
接着，参照图2对有关本发明第1实施方式的第1放大器1、第2放大器2的具体的电路构成例进行说明。图2(a)是第1放大器1的输出部的电路图，图2(b)是第2放大器2的输出部的电路图。
第1放大器1的输出部，由CMOS反相器构成，电源电压VDD从电源焊盘P1供给到P沟道型MOS晶体管M1的源极上，接地电压VSS从接地焊盘P3供给到N沟道型MOS晶体管M2的源极上。此外，P沟道型的MOS晶体管M1的漏极和N沟道型MOS晶体管M2的漏极连接，其连接点(即第1放大器1的输出端子)与输出焊盘P2连接。此外，信号φ1施加在P沟道型MOS晶体管M1的栅极及N沟道型MOS晶体管M2的栅极上。
此外，第2放大器2的输出部也由MOS反相器构成，但电源电压VDD通过第1保护电阻元件r1从电源焊盘P1供给到P沟道型MOS晶体管M3的源极，接地电压VSS通过第2保护电阻元件r2从接地焊盘P3供给到N沟道型MOS晶体管M4的源极上。此外，在该CMOS反相器的输出与输出焊盘P2之间连接第3保护端子元件。
接下来，参照图3对构成第1放大器1的所述N沟道型MOS晶体管M2、以及构成第2放大器2的所述N沟道型MOS晶体管M4的图案进行说明。图3(a)是N沟道型MOS晶体管M2的平面图，图3(b)是N沟道型MOS晶体管M4的平面图。
在N沟道型MOS晶体管M2中，在源极11及漏极12上分别配置触点13S、13D。源极11经触点13S与金属布线14电连接，漏极12经触点13D与金属布线15电连接。在此，N沟道型MOS晶体管M2，根据ESD对应设计规则而设计，分别将栅极10的栅长GL1(例如1.2μm)、栅极10和触点13S、13D之间的间隔EX1、触点的宽度C1形成得较大。此外，为了具有第1放大器1的驱动能力，N沟道型MOS晶体管M2的尺寸(栅宽GW)设计得较大，例如为7500μm。
此外，在构成第2放大器2的N沟道型MOS晶体管M4中，触点23S、23D分别配置在源极21以及漏极22上。源极21经触点23S与金属布线24电连接，漏极22经触点23D与金属布线25电连接。在此，N沟道型MOS晶体管M4不遵守ESD对应规则，而是根据比其尺寸更小的设计规则、优选最小设计规则进行设计，分别将栅极20的栅长GL2(例如0.8μm)、栅极20与触点23S、23D之间的间隔EX2、触点的宽度C2形成得较细。此外，由于第2放大器2的驱动能力，比第1放大器1小，因此N沟道型MOS晶体管M4的尺寸(栅宽GW)设计得较小。例如为20～30μm。
再有，构成第1放大器1的所述P沟道型MOS晶体管M1、和构成第2放大器2的所述P沟道型MOS晶体管M3之间的关系也相同。并且，如图4所示，与N沟道型MOS晶体管M4的源极21连接的金属布线24在半导体芯片上延伸，形成由迂回图案形状构成的第2保护电阻元件r2。第1保护电阻元件r1及第3保护电阻元件r3，优选也与第2保护电阻元件r2相同，令金属布线迂回，有效活用LSI芯片内的金属布线的空闲空间来形成。
根据本实施方式，由于对第1放大器1，以ESD对应设计规则设计，因此，能较好地抵御静电破坏，此外由于对第2放大器2，以比ESD对应设计规则更小的设计规则进行设计，因此可减小这部分图案面积，并且由于插入了保护电阻元件，因此能够限制外来噪声所引起的噪声电流，作为输出电路整体可确保足够的抗静电破坏强度。此外，由于第2放大器2的驱动能力小，因此与第1放大器1相比，因插入保护电阻元件而对输出阻抗造成的影响较小。
接下来，参照图5对本发明的第2实施方式的输出电路进行说明。该输出电路，第1放大器1的输出通过第2保护电阻元件r2施加在第2放大器2的低电压侧电源端子L2上。即如果输入到第2放大器2上的信号φ2具有VDD与VSS之间的振幅，则该第2放大器2是将该信号φ2变换为VDD与第1放大器1的输出电压Vout之间的振幅的电平移动电路。该第2放大器2的输出输入到内部电路3中。其他结构与第1实施方式相同。
接下来，参照图6对本发明的第3实施方式的输出电路进行说明。电荷泵电路6，是对从电源焊盘P4供给的电源电压VDD进行升压的电路，通过放大器7、8分别向输出焊盘P5、P6输出2VDD、3VDD的电压。放大器7、8具有与第1以及第2实施方式的第1放大器1相当的结构。
4是第1电平移动电路，其输出控制电荷泵电路6内的电荷传送MOS晶体管的开关。在第1电平移动电路4上，通过保护电阻元件r6、r7分别供给2VDD、VDD，具有与第1及第2实施方式的第2放大器2相当的结构。
5是第2电平移动电路，其输出控制电荷泵电路6内的其他电荷传送MOS晶体管的开关。在此第2电平移动电路5上，通过保护电阻元件r4、r5分别供给3VDD、2VDD，具有相当于第1及第2实施方式的第2放大器2的结构。
接着，参照图7对本发明的第4实施方式的输出电路进行说明。电荷泵电路10，是从接地焊盘P7获得接地电位VSS、生成负电压的电路，通过放大器11，对输出焊盘P8输出-VDD的电压。放大器11具有相当于第1以及第2实施方式的第1放大器1的结构。12是电平移动电路，其输出控制电荷泵电路10内的电荷传送MOS晶体管的开关。在电平移动电路12上，通过保护电阻元件r8、r9，分别供给VSS、-VDD，具有相当于第1及第2实施方式的第2放大器2的结构。
再有，在上述实施方式中，关于构成第1放大器1以及第2放大器2的MOS晶体管(例如M1、M2、M3、M4)的种类，就ESD对策而言，优选以下任一组合。第1组合为，第1放大器1以及第2放大器2的MOS晶体管，都由低耐压MOS晶体管构成。第2组合为，第1放大器1以及第2放大器2的MOS晶体管都由高耐压MOS晶体管构成。第3组合为，第1放大器1的MOS晶体管由低耐压MOS晶体管构成，第2放大器2的MOS晶体管由高耐压MOS晶体管构成。
权利要求
1.一种输出电路，其特征在于，具备第1放大器，包括第1晶体管；和，第2放大器，包括第2晶体管，且具有比所述第1放大器小的驱动能力，所述第2晶体管，根据尺寸比所述第1晶体管小的的设计规则进行设计，并且所述第2放大器的输出端子、高电压侧电源端子、或者低电压侧电源端子中的至少一个上，连接有保护电阻元件。
2.根据权利要求1所述的输出电路，其特征在于，所述第1的放大器以及第2的放大器的输出，连接在同一个输出端子上。
3.根据权利要求1所述的输出电路，其特征在于，所述第2放大器的输出被供给到半导体集成电路内的内部电路中。
4.根据权利要求3所述的输出电路，其特征在于，所述第2放大器是电平移动电路。
全文摘要
本发明提供一种输出电路，在缩小图案面积的同时能够充分确保抗静电破坏强度。本发明的输出电路中，第1放大器(1)和第2放大器(2)的各输出与1个输出焊盘(P2)连接，由来自内部电路(3)的信号(φ1、φ2)驱动。第1放大器(1)具有比第2放大器(2)更大的驱动能力。电源电压VDD通过第1保护电阻元件(r1)供给到第2放大器(2)的高电压侧电源端子(H2)上，接地电压VSS通过第2保护电阻元件(r2)供给到其低电压侧电源端子(L2)上。此外，第3保护电阻元件(r3)连接在第2放大器(2)的输出与输出端子(P2)之间。优选这第1至第3保护电阻元件(r1、r2、r3)由金属布线形成、电阻值为10Ω左右。
文档编号H01L23/58GK1722434SQ20051008333
公开日2006年1月18日 申请日期2005年7月13日 优先权日2004年7月13日
发明者赤井一雅, 金武行雄, 石塚智子 申请人:三洋电机株式会社