一种低电容单向TVS器件及其制造方法与流程

文档序号:11252656阅读:800来源:国知局
一种低电容单向TVS器件及其制造方法与流程

本发明属于半导体防护器件领域,尤其涉及一种低电容单向tvs器件及其制造方法。



背景技术:

tvs器件是一种高效的电子电路防护器件,tvs器件在电路中与被保护的电路并联,当被保护电路端口出现超过电路正常工作电压时,tvs器件就会开始工作,以极快的响应速度将过电压钳位在一个较低的预定电压范围内,从而保护电路不会损坏。tvs具有响应时间快、瞬态功率大、漏电流低、击穿电压偏差小、箝位电压容易控制、体积小等优点,因此应用领域广泛。

tvs器件从问世到现在,一直应用于各种电子产品,但随着科技的不断发展,一些电子类产品对tvs器件的性能要求也在不断提高,如视频传输类通讯设备以及高速以太网等电子产品,要求tvs器件的电容要很小,以保证这些电子产品在使用中,不会因为tvs器件的寄生电容过大,影响其正常的工作。



技术实现要素:

本发明的目的在于克服现有技术存在的以上问题,提供一种低电容单向tvs器件及其制造方法,目的是实现高速通讯接口单向浪涌防护,且本发明的低电容单向tvs二极管是一个单片集成的器件,非常易于封装。

为实现上述技术目的,达到上述技术效果,本发明通过以下技术方案实现:

一种低电容单向tvs器件,包括反向并联的两个低电容二极管,其中一个低电容二极管与tvs二极管串联;

tvs器件包括n+型半导体衬底和设于n+型半导体衬底上侧的p-型外延层,n+型半导体衬底与p-型外延层之间设有p+型埋层;

所述p-型外延层内两侧设有n+型隔离区,p-型外延层内中央设有n型基区,n型基区左右两侧设有n-型基区;

所述n型基区和n-型基区内部均设有p+型注入区和n+型注入区;

所述n+型半导体衬底和p-型外延层表面均覆有金属层,n+型半导体衬底通过金属层与金属电极t2相连,p-型外延层通过金属层与金属电极t1相连。

进一步地,所述两个低电容二极管与tvs二级管串联集成在一块芯片上,形成单片集成芯片。

进一步地,所述n+型半导体衬底是电阻率为0.005~0.05ω·cm的n型硅衬底。

进一步地,所述p-型外延层的厚度为6~12μm。

本发明还提供一种低电容单向tvs器件制造方法,所述方法包括以下步骤:衬底材料准备、衬底氧化、p+型埋层区光刻、p+型埋层区硼离子注入及推结、外延生长、外延层氧化、隔离区光刻、隔离区磷离子注入及推结、n-基区光刻、n-基区磷离子注入及推结、n基区光刻、n基区磷离子注入及推结、p+注入区光刻、p+注入区硼离子注入及推结、n+注入区光刻、n+注入区磷离子注入及推结、引线孔光刻、蒸铝、铝反刻、减薄、背面金属化。

进一步地,所述衬底材料准备步骤中选择n型半导体硅片,所选n型半导体硅片电阻率为0.005~0.05ω·cm,硅片厚度为280~300μm,并进行单面抛光;衬底氧化步骤中的条件是氧化温度为1100±10℃、时间为1h、氧化层的厚度tox≥0.8μm。

进一步地,所述p+型埋层区硼离子注入及推结的步骤为:首先进行硼离子注入,注入的条件是剂量为4e14~5e15cm-2、能量为120kev;硼离子注入完成后进行推结,推结的条件是温度为1180±10℃、时间为50~80分钟;隔离区磷离子注入及推结的步骤为:首先进行磷离子注入,注入的条件是剂量为5e14~5e15cm-2、能量为130kev;磷离子注入完成后进行推结,推结的条件是温度为1200℃±10℃、时间为1~3h;n-基区磷离子注入及推结的步骤为:首先进行磷离子注入,注入的条件是剂量为2e12~2e13cm-2、能量为140kev;磷离子注入完成后进行推结,推结的条件是温度为1150±10℃、时间为120~150分钟;n基区磷离子注入及推结的步骤为:首先进行磷离子注入,注入的条件是剂量为3e13~3e14cm-2、能量为120kev;磷离子注入完成后进行推结,推结的条件是温度为1100±10℃、时间为150~180分钟;p+注入区硼离子注入及推结的步骤为:首先进行硼离子注入,注入的条件是剂量为4e14~4e15cm-2、能量为60~80kev;硼离子注入完成后进行推结,推结的条件是温度为1050±10℃、时间为30~60分钟;n+注入区磷离子注入及推结的步骤为:首先进行磷离子注入,注入的条件是剂量为1e15~4e15cm-2、能量为40~60kev;磷离子注入完成后进行推结,推结的条件是温度为1020±10℃、时间为30~60分钟。

进一步地,所述外延生长的条件是温度为1100±10℃、时间为1h、外延层厚度6~12μm、电阻率为60~100ω·cm;外延层氧化的条件是氧化温度为1120±10℃、时间为2h、氧化层的厚度tox≥1.0μm。

进一步地,所述蒸铝步骤中铝层厚度为3.0~4.0μm。

本发明的有益效果是:

本发明通过tvs二极管与低电容二极管的串联,起到了降低器件的电容值作用,因为是单片集成的芯片,器件也便于封装,保证了电子产品在使用中,不会因为tvs器件的寄生电容过大,影响其正常的工作。

附图说明

此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:

图1为本发明的低电容单向tvs器件的电路原理图。

图2为本发明的低电容单向tvs器件的结构示意图。

图3为本发明的低电容单向tvs器件的浪涌电流从t2流向t1的示意图。

其中:1为n+型半导体衬底,2为p+型埋层,3为p-型外延层,4为n+型隔离区,5为n型基区,6为n-型基区,7为p+型注入区,8为n+型注入区。

具体实施方式

下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。

如图1所示的一种低电容单向tvs器件,包括反向并联的两个低电容二极管,其中一个低电容二极管与tvs二极管串联,两个低电容二极管与tvs二级管串联集成在一块芯片上,形成单片集成芯片。

如图2所示,tvs器件包括n+型半导体衬底1和设于n+型半导体衬底1上侧的p-型外延层3,n+型半导体衬底1与p-型外延层3之间设有p+型埋层2;p-型外延层3内两侧设有n+型隔离区4,p-型外延层3内中央设有n型基区5,n型基区5左右两侧设有n-型基区6;n型基区5和n-型基区6内部均设有p+型注入区7和n+型注入区8;n+型半导体衬底1和p-型外延层3表面均覆有金属层,n+型半导体衬底1通过金属层与金属电极t2相连,p-型外延层3通过金属层与金属电极t1相连,n+型半导体衬底1是电阻率为0.005~0.05ω·cm的n型硅衬底,p-型外延层3的厚度为6~12μm。

如图3所示,当t1端出现相对于t2端的过电压时,电流通过左侧的由p+型注入区7和n-型基区6组成的正偏pn结经左侧n+型隔离区4泄放到t2;当t2端出现相对于t1端的过电压时,浪涌电流从电极t2经右侧n+型隔离区4通过由p+型注入区7和n-型基区6组成的正偏pn结,再通过由n型基区5与p+型注入区7组成的反偏pn结,最终到达电极t1。

实施例1

一种低电容单向tvs器件制造方法,该制造方法包括以下步骤:

s1:衬底材料准备:准备好n型半导体硅片,所选n型半导体硅片电阻率为0.03ω·cm,硅片厚度为290μm,并进行单面抛光;

s2:衬底氧化:对硅片进行氧化,氧化温度为1100℃,时间为1h,氧化层的厚度为0.8μm;

s3:p+型埋层区光刻;

s4:p+型埋层区硼离子注入及推结:首先进行硼离子注入,注入的条件是剂量为5e15cm-2、能量为120kev;硼离子注入完成后进行推结,推结的条件是温度为1180℃、时间为60分钟;

s5:外延生长:外延生长的条件是温度为1100℃、时间为1h、外延层厚度10μm、电阻率为80ω·cm;

s6:外延层氧化:对外延层进行氧化,氧化温度为1120℃,时间为2h,氧化层的厚度为1.0μm;

s7:隔离区光刻;

s8:隔离区磷离子注入及推结:首先进行磷离子注入,注入的条件是剂量为5e15cm-2、能量为130kev;磷离子注入完成后进行推结,推结的条件是温度为1200℃、时间为2h;

s9:n-基区光刻;

s10:n-基区磷离子注入及推结:首先进行磷离子注入,注入的条件是剂量为2e13cm-2、能量为140kev;磷离子注入完成后进行推结,推结的条件是温度为1150℃、时间为130分钟;

s11:n基区光刻;

s12:n基区磷离子注入及推结:首先进行磷离子注入,注入的条件是剂量为3e14cm-2、能量为120kev;磷离子注入完成后进行推结,推结的条件是温度为1100℃、时间为160分钟;

s13:p+注入区光刻;

s14:p+注入区硼离子注入及推结:首先进行硼离子注入,注入的条件是剂量为4e15cm-2、能量为70kev;硼离子注入完成后进行推结,推结的条件是温度为1050℃、时间为50分钟;

s15:n+注入区光刻;

s16:n+注入区磷离子注入及推结:首先进行磷离子注入,注入的条件是剂量为4e15cm-2、能量为50kev;磷离子注入完成后进行推结,推结的条件是温度为1020℃、时间为50分钟;

s17:引线孔光刻:采用引线孔版进行引线孔光刻;

s18:蒸铝:蒸铝的条件是铝层厚度为3.5μm;

s19:铝反刻:采用铝反刻版进行铝反刻;

s20:铝合金;

s21:减薄;

s22:背面金属化。

实施例2:

一种低电容单向tvs器件制造方法,该制造方法包括以下步骤:

s1:衬底材料准备:准备好n型半导体硅片,所选n型半导体硅片电阻率为0.005ω·cm,硅片厚度为280μm,并进行单面抛光;

s2:衬底氧化:对硅片进行氧化,氧化温度为1090℃,时间为1h,氧化层的厚度1μm;

s3:p+型埋层区光刻;

s4:p+型埋层区硼离子注入及推结:首先进行硼离子注入,注入的条件是剂量为4e14cm-2、能量为120kev;硼离子注入完成后进行推结,推结的条件是温度为1170℃、时间为50分钟;

s5:外延生长:外延生长的条件是温度为1090℃、时间为1h、外延层厚度6μm、电阻率为60ω·cm;

s6:外延层氧化:对外延层进行氧化,氧化温度为1110℃,时间为2h,氧化层的厚度1.2μm;

s7:隔离区光刻;

s8:隔离区磷离子注入及推结:首先进行磷离子注入,注入的条件是剂量为5e14cm-2、能量为130kev;磷离子注入完成后进行推结,推结的条件是温度为1190℃、时间为1h;

s9:n-基区光刻;

s10:n-基区磷离子注入及推结:首先进行磷离子注入,注入的条件是剂量为2e12cm-2、能量为140kev;磷离子注入完成后进行推结,推结的条件是温度为1140℃、时间为120分钟;

s11:n基区光刻;

s12:n基区磷离子注入及推结:首先进行磷离子注入,注入的条件是剂量为3e13cm-2、能量为120kev;磷离子注入完成后进行推结,推结的条件是温度为1090℃、时间为150分钟;

s13:p+注入区光刻;

s14:p+注入区硼离子注入及推结:首先进行硼离子注入,注入的条件是剂量为4e14cm-2、能量为60kev;硼离子注入完成后进行推结,推结的条件是温度为1040℃、时间为30分钟;

s15:n+注入区光刻;

s16:n+注入区磷离子注入及推结:首先进行磷离子注入,注入的条件是剂量为1e15cm-2、能量为40kev;磷离子注入完成后进行推结,推结的条件是温度为1010℃、时间为30分钟;

s17:引线孔光刻:采用引线孔版进行引线孔光刻;

s18:蒸铝:蒸铝的条件是铝层厚度为3.0μm;

s19:铝反刻:采用铝反刻版进行铝反刻;

s20:铝合金;

s21:减薄;

s22:背面金属化。

实施例3:

一种低电容单向tvs器件制造方法,该制造方法包括以下步骤:

s1:衬底材料准备:准备好n型半导体硅片,所选n型半导体硅片电阻率为0.05ω·cm,硅片厚度为300μm,并进行单面抛光;

s2:衬底氧化:对硅片进行氧化,氧化温度为1110℃,时间为1h,氧化层的厚度1.2μm;

s3:p+型埋层区光刻;

s4:p+型埋层区硼离子注入及推结:首先进行硼离子注入,注入的条件是剂量为5e15cm-2、能量为120kev;硼离子注入完成后进行推结,推结的条件是温度为1190℃、时间为80分钟;

s5:外延生长:外延生长的条件是温度为1100±10℃、时间为1h、外延层厚度6~12μm、电阻率为60~100ω·cm;

s6:外延层氧化:对外延层进行氧化,氧化温度为1130℃,时间为2h,氧化层的厚度1.4μm;

s7:隔离区光刻;

s8:隔离区磷离子注入及推结:首先进行磷离子注入,注入的条件是剂量为5e15cm-2、能量为130kev;磷离子注入完成后进行推结,推结的条件是温度为1210℃、时间为3h;

s9:n-基区光刻;

s10:n-基区磷离子注入及推结:首先进行磷离子注入,注入的条件是剂量为2e13cm-2、能量为140kev;磷离子注入完成后进行推结,推结的条件是温度为1160℃、时间为150分钟;

s11:n基区光刻;

s12:n基区磷离子注入及推结:首先进行磷离子注入,注入的条件是剂量为3e14cm-2、能量为120kev;磷离子注入完成后进行推结,推结的条件是温度为1110℃、时间为180分钟;

s13:p+注入区光刻;

s14:p+注入区硼离子注入及推结:首先进行硼离子注入,注入的条件是剂量为4e15cm-2、能量为80kev;硼离子注入完成后进行推结,推结的条件是温度为1060℃、时间为60分钟;

s15:n+注入区光刻;

s16:n+注入区磷离子注入及推结:首先进行磷离子注入,注入的条件是剂量为4e15cm-2、能量为60kev;磷离子注入完成后进行推结,推结的条件是温度为1030℃、时间为60分钟;

s17:引线孔光刻:采用引线孔版进行引线孔光刻;

s18:蒸铝:蒸铝的条件是铝层厚度为4.0μm;

s19:铝反刻:采用铝反刻版进行铝反刻;

s20:铝合金;

s21:减薄;

s22:背面金属化。

本发明通过tvs二极管与低电容二极管的串联,起到了降低器件的电容值作用,因为是单片集成的芯片,器件也便于封装,保证了电子产品在使用中,不会因为tvs器件的寄生电容过大,影响其正常的工作。

以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1