专利名称：砷化镓基增强/耗尽型赝配高电子迁移率晶体管栅制作工艺的制作方法
技术领域：
本发明属于化合物半导体技术领域，特别是指发明一种砷化镓(GaAs)基单片集成增强/耗尽型赝配高电子迁移率晶体管(PHEMT)的栅制作工艺。
背景技术：
高电子迁移率晶体管(HEMT)器件具有迄今为止的最高单位电流增益截止频率和最低噪声系数。然而到目前为止，在应用高电子迁移率晶体管(HEMT)器件的电路设计中，只有耗尽型HEMT器件得到广泛的使用，例如传统的缓冲场效应管逻辑电路(BFL)或源耦合场效应管逻辑电路(SCFL)应用在实际的电路设计中，由于在这些电路中采用耗尽型高电子迁移率晶体管(HEMT)器件，带来的后果和不足之处就是电路结构复杂和功耗大。
为克服上述不足之处，直接耦合场效应管逻辑电路(DCFL)结构得到越来越多的关注和重视，直接耦合场效应管逻辑电路由增强/耗尽型(E/D)高电子迁移率晶体管(HEMT)器件构成，迄今为止，它在大规模集成电路设计中是最好的逻辑电路技术之一，广泛应用在分频器、环振器和微波开关等电路设计上。相对其它逻辑电路结构而言，直接耦合场效应管逻辑电路(DCFL)结构具有显著的优势，表现在它的低功耗、高速、设计简单(如没有电平漂移)和单电源工作等方面。然而，它的不利之处在于低噪声容度和它对阈值电压的变化敏感，因此，一个性能优越的直接耦合场效应管逻辑电路(DCFL)必须能够精确控制器件的阈值电压。单片集成增强/耗尽型高电子迁移率晶体管(HEMT)器件制作成功的难点就在于如何设计好材料结构和在工艺中如何精确控制好增强型器件的制作。由于增强/耗尽型栅制作工艺的复杂性和难可控性，导致成品率不高，这一直以来是制约直接耦合场效应管逻辑电路(DCFL)结构广泛应用的瓶颈。
在目前GaAs基单片集成增强/耗尽型HEMT器件肖特基栅的制作中，主要采用的是一种称之为双凹槽同步制作栅的技术(代表性的文献见M.Tong，K.Nummila，J.-W.Seo.A.Ketterson and I.Adesida，“Processfor enhancement/depletion-mode GaAs/InGaAs/AlGaAspseudomorphic MODFETs using selective wet gate recessing”，ElectronicsLettersl3thAugustl992VO1.28 No.17)，文献中的晶体管材料结构如表格1所示。
表格1为已报道典型GaAs基增强/耗尽型PHEMT器件材料结构示意表。
双凹槽同步制作栅技术的主要工艺流程如下1)形成源漏欧姆接触，清洗圆片，涂光刻胶，源漏区对准光刻宽栅槽图形，显影。使用高选择性腐蚀液腐蚀GaAs和去除腐蚀截止层AlAs(如图1所示)。用有机溶剂去光刻胶和清洗。
2)涂光刻胶，宽栅槽图形对准光刻细栅槽图形，显影。使用高选择性腐蚀液腐蚀AlGaAs和去除腐蚀截止层AlAs(如图2所示)。用有机溶剂去光刻胶和清洗。
3)涂光刻胶，细栅槽图形对准光刻栅图形，显影。去除残胶和氧化层，电子束蒸发栅金属，剥离多余金属得到增强/耗尽型肖特基栅(如图3所示)。
发明内容
本发明目的是设计一种砷化镓基赝配高电子迁移率晶体管栅制作工艺，其为GaAs基单片集成增强/耗尽型PHEMT器件肖特基栅的分步制作技术，其工艺流程简单、易实现，对增强型PHEMT的制作成功非常有利，且源电阻小，源漏饱和电流较大、工作频率较高。
为达到上述目的，本发明的技术解决方案是提供一种砷化镓基单片集成增强/耗尽型赝配高电子迁移率晶体管栅制作工艺，其采用分步制作增强/耗尽型栅技术第一步，制作增强型肖特基栅；第二步，制作耗尽型肖特基栅；其中，第一步包括a、形成欧姆接触，清洗圆片，涂光刻胶，源漏区对准光刻增强型栅图形，显影；b、使用高选择性腐蚀液腐蚀第九层砷化镓和第八层铟镓磷外延层；c、去除残胶和氧化层；d、电子束蒸发栅金属系统Pt/Au形成增强型PHEMT栅，剥离多余金属得到增强型肖特基栅；第二步包括a、清洗圆片，涂光刻胶，源漏区对准光刻耗尽型栅图形，显影；b、使用高选择性腐蚀液腐蚀第九层砷化镓外延层；c、去除残胶和氧化层；d、电子束蒸发栅金属系统Ti/Pt/Au形成耗尽型PHEMT栅，剥离多余金属得到耗尽型肖特基栅；
所述的制作工艺，其所述第一步d中，增强型栅金属系统为Pt/Au，其中金属Pt厚度为1000±100_，金属Au厚度为2500±200_。
所述的制作工艺，其所述第二步d中，耗尽型栅金属系统为Ti/Pt/Au，其中金属Ti厚度为800±80_，金属Pt厚度为600±60_，金属Au厚度为2200±200_。
本发明砷化镓基增强/耗尽型赝配高电子迁移率晶体管栅制作工艺，为分步制作增强/耗尽型栅技术，与通常采用的双凹槽同步制作栅技术特点比较如下
本发明采用分步制作增强与耗尽型PHEMT器件肖特基栅技术，不仅简化了工艺流程，降低了工艺制作难度，提高了成品率，而且得到了良好的HEMT器件直流和交流特性，在增强/耗尽型HEMT器件的制作中具有非常现实的意义，值得推广应用。
图1为已报道双凹槽同步制作栅技术中增强/耗尽型宽栅槽制作示意图；图2为已报道双凹槽同步制作栅技术中增强型细栅槽制作示意图；图3为已报道双凹槽同步制作栅技术制作的增强/耗尽型HEMT器件示意图；图4为本发明分步制作增强/耗尽型栅技术中增强型PHEMT栅制作示意图；图5为本发明分步制作增强/耗尽型栅技术中耗尽型PHEMT栅制作示意图；图6为本发明分步制作增强/耗尽型栅技术制作的增强/耗尽型PHEMT器件示意图；图7为本发明增强型PHEMT单管测试图形光学显微镜照片；图8为本发明耗尽型PHEMT单管测试图形光学显微镜照片；图9为本发明增强型PHEMT器件I-V直流特性曲线图；图10为本发明增强型PHEMT器件直流跨导特性曲线图；图11为本发明耗尽型PHEMT器件I-V直流特性曲线图；图12为本发明耗尽型PHEMT器件直流跨导特性曲线图；图13为本发明增强型PHEMT电流增益截止频率fT曲线图；图14为本发明增强型PHEMT最大振荡频率fmax曲线图；图15为本发明耗尽型PHEMT电流增益截止频率fT曲线图；图16为本发明耗尽型PHEMT最大振荡频率fmax曲线图；具体实施方式
本发明采用如表格2所示的材料结构实验分步制作增强与耗尽型PHEMT器件肖特基栅。该材料为九层结构，在砷化镓衬底材料上，应用缓变生长技术生长线性缓变铝镓砷外延层作为缓冲层，然后在缓冲层上顺序生长铝镓砷层、铟镓砷层、铝镓砷层、平面掺杂层、铝镓砷层、应变铟镓磷层、砷化镓层；其中，第九层砷化镓外延层作为帽层，第八层应变铟镓磷层外延层作为耗尽型的势垒层，第七层铝镓砷外延层作为增强型的势垒层，第五层铝镓砷外延层作为隔离层，第四层铟镓砷作为沟道层。
表格2为本发明GaAs基增强/耗尽型PHEMT器件材料结构示意表。
本发明砷化镓基单片集成增强/耗尽型赝配高电子迁移率晶体管栅制作工艺的分步制作增强/耗尽型栅技术，主要工艺流程如下1)形成欧姆接触，清洗圆片，涂光刻胶，源漏区对准光刻增强型栅图形，显影(如图4所示)。使用高选择性腐蚀液腐蚀GaAs和InGaP外延层。去除残胶和氧化层，电子束蒸发增强型栅金属Pt/Au，剥离多余金属得到增强型肖特基栅，其中金属Pt厚度为1000±100_，金属Au厚度为2500±200_。
2)清洗圆片，涂光刻胶，源漏区对准光刻耗尽型栅图形，显影(如图5所示)。使用高选择性腐蚀液腐蚀GaAs外延层，去除残胶和氧化层，电子束蒸发耗尽型栅金属Ti/Pt/Au，剥离多余金属得到耗尽型肖特基栅，其中金属Ti厚度为800±80_，金属Pt厚度为600±60_，金属Au厚度为2200±200_。
3)经分步制作栅技术制备出增强/耗尽型PHEMT器件(如图6所示)。
本发明砷化镓基单片集成增强/耗尽型赝配高电子迁移率晶体管栅制作工艺，采用分步制作增强/耗尽型栅技术，研制成功了增强/耗尽型PHEMT器件，测试结果表明器件具有良好的直流和交流特性，单管测试图形见图7和图8，设计器件栅长为1.0μm，源漏间距为4.0μm，增强型PHEMT器件的饱和电流密度达300mA/mm，最大直流跨导达350mS/mm(见图9、图10)，器件的电流增益截止频率10.1GHz(见图11)，最大振荡频率12GHz(见图12)；耗尽型PHEMT器件的饱和电流密度达340mA/mm，最大直流跨导达300mS/mm(见图13、图14)，器件的电流增益截止频率12.4GHz(图15)，最大振荡频率14.7GHz(图16)。
权利要求
1.一种砷化镓基增强/耗尽型赝配高电子迁移率晶体管栅制作工艺，是在一种九层结构的砷化镓基增强/耗尽型赝配高电子迁移率晶体管器件材料上制作晶体管栅，其特征在于，采用分步制作增强/耗尽型栅技术第一步，制作增强型肖特基栅；第二步，制作耗尽型肖特基栅；其中，第一步包括a、形成欧姆接触，清洗圆片，涂光刻胶，源漏区对准光刻增强型栅图形，显影；b、使用高选择性腐蚀液腐蚀第九层砷化镓和第八层铟镓磷外延层；c、去除残胶和氧化层；d、电子束蒸发栅金属系统Pt/Au形成增强型PHEMT栅，剥离多余金属得到增强型肖特基栅；第二步包括a、清洗圆片，涂光刻胶，源漏区对准光刻耗尽型栅图形，显影；b、使用高选择性腐蚀液腐蚀第九层砷化镓外延层；c、去除残胶和氧化层；d、电子束蒸发栅金属系统Ti/Pt/Au形成耗尽型PHEMT栅，剥离多余金属得到耗尽型肖特基栅。
2.按照权利要求1所述的制作工艺，其特征在于，所述第一步d中，增强型栅金属系统为Pt/Au，其中金属Pt厚度为1000±100_，金属Au厚度为2500±200_。
3.按照权利要求1所述的制作工艺，其特征在于，所述第二步d中，耗尽型栅金属系统为Ti/Pt/Au，其中金属Ti厚度为800±80_，金属Pt厚度为600±60_，金属Au厚度为2200±200_。
全文摘要
一种砷化镓基单片集成增强/耗尽型赝配高电子迁移率晶体管(PHEMT)栅制作工艺，是在一种九层结构的砷化镓基增强/耗尽型PHEMT器件材料上制作晶体管栅，其采用分步制作增强/耗尽型栅技术第一步，采用湿法腐蚀得到增强型栅槽，电子束蒸发金属Pt/Au形成增强型肖特基栅；第二步，采用湿法腐蚀得到耗尽型栅槽，电子束蒸发金属Ti/Pt/Au形成耗尽型肖特基栅。本发明工艺流程简单、易实现，对增强型PHEMT的制作成功非常有利，且源电阻小，源漏饱和电流较大、工作频率较高。
文档编号H01L21/28GK1921077SQ200510093369
公开日2007年2月28日 申请日期2005年8月26日 优先权日2005年8月26日
发明者李海鸥, 张海英, 尹军舰, 叶甜春, 和致经 申请人:中国科学院微电子研究所