专利名称：具有放大的光检测区域的图像传感器及其制造方法
技术领域：
本发明涉及图像传感器；并且更具体地，涉及具有三维集成结构的互补金属氧化物半导体(CMOS)器件及其制造方法。
背景技术：
图像传感器是将光学图像转换成电信号的半导体器件。在图像传感器中，电荷耦合器件(CCD)是电荷载流子存储于其中并由于各个金属-氧化物-硅(MOS)电容器彼此紧密设置而转移到电容器的器件。
同时，互补金属-氧化物-硅(CMOS)图像传感器使用CMOS技术，该技术利用控制电路和信号处理电路作为外围电路。CMOS图像传感器采用使MOS晶体管与像素数一样多的开关方法并使用MOS晶体管，并且因此CMOS图像传感器顺序检测输出。
图1是块图，示出常规CMOS图像传感器的芯片布局。
参考图1，像素阵列单元10位于中心。行驱动器15和列驱动器14分别位于像素阵列单元10的行和列的方向上。互相关数据采样(CDS)单元13位于像素阵列单元10和列驱动器14之间。模数转换器(ADC)11和可编程增益放大器(PGA)12位于像素阵列单元10的行方向上与行驱动器15相对的部分中。同样，数字控制块16位于不仅行驱动器15的侧部而且还有像素阵列单元10的上部。多个垫(pad)17沿芯片外侧设置，且垫17的每个连接到每个块。
在图1所示的结构中，如果像素阵列单元10被视为光检测区域，除像素阵列单元10之外的剩余区被视为周边区。由于图1所示的芯片构造，每芯片面积的像素阵列单元10的面积限制为约40％。
此外，减小像素尺寸以获得高质量并且相应地光检测器件所收到的光的量减少。减少的光量增加了由噪声增加导致的图像损失，由此使图像降级。
图2是简要示出常规单元像素的截面视图。
参考图2，场氧化物层FOX局部形成于通过堆叠高掺杂的P++-型区和P-型外延层而形成的基板SUB中，且包括转移晶体管(未示出)的多个晶体管(TR)形成于基板SUB上。例如，形成了光电二极管PD，所述光电二极管包括通过向与转移栅的一侧对准的基板SUB的下部中执行深离子注入而形成的N-型区(未示出)和位于与基板(SUB)接触的区中的P-型区(未示出)。尽管未示出，高掺杂的N+-型浮动扩散区通过在与转移栅的另一侧对准的基板SUB的下部中的离子注入而形成。
形成金属线之前的预金属(pre-metal)电介质层(未示出)、第一金属线M1、第二金属线M2以及金属间电介质层IMD形成于所得到的结构的整个表面上。
第一金属线M1和第二金属线M2形成为起到将电源线或信号线与单元像素和逻辑电路相连接的作用。此外，第一金属线M1和第二金属线M2起到另一作用，即作为防止光进入除光电二极管PD之外的区的屏蔽。
此外，尽管在此第二金属线M2显示为最后的金属线，可以有包括多于两个金属线的其它情况。
保护下部结构的钝化层PL形成于第二金属线M2上。第一涂覆层OCL1形成于钝化层PL上，以减小沿第二金属线M2所产生的高度差。在此，钝化层PL典型地具有氮化物层和氧化物层的双结构。
根据每个单元像素来体现红、绿及蓝色的滤色器形成于第一涂覆层OCL1上。
使用红、绿和蓝的典型基色；然而，也可使用黄、品红和青色的互补色。
用于确保形成微透镜期间的工艺裕度的第二涂覆层OCL2形成于滤色器阵列CFA上。
微透镜ML形成于第二涂覆层OCL2上且钝化形成于微透镜ML上以防止微透镜ML上的刮擦或损坏。但是，微透镜ML上的钝化未示出。
如图2所述，由于在一个像素内检测光的部分不占用这个像素的整个空间，光检测区占用的部分相对于图像传感器的芯片面积得到更多的减小。
发明内容
因此，本发明的一个目的是提供一种能够最大化图像传感器芯片内的光检测区的图像传感器及其制造方法。
根据本发明的一个方面，提供有图像传感器，包括第一基板，光检测器件形成于该基板中；第二基板，外围电路形成于该基板中，其中第一基板和第二基板通过形成于第一基板和第二基板二者上的多个接合垫而接合，且第一基板的背面被翻转；以及微透镜，形成于第一基板的背面的顶部上。
根据本发明的另一方面，提供有一种用于制造图像传感器的方法，包括在第一基板内形成第一绝缘层；在所述第一绝缘层上形成外延层；在所述外延层内形成光电二极管；在相邻于所述光电二极管的外延层中形成转移晶体管；在所述转移晶体管的上部上形成多个第一接合垫；在第二基板上形成多个晶体管；形成扩展到所述第二基板内的多个连接单元；形成连接到所述连接单元的多个第二接合垫；将所述第二基板和所述第一基板接合到一起，以使所述第一接合垫和所述第二接合垫彼此面对；将输入/输出垫形成为连接到所述第二基板的背面中的所述连接单元；去除所述第一基板的背面以暴露所述第一基板背面中的第一绝缘层；以及在所述第一绝缘层上形成微透镜。
本发明的以上和其它目的及特征相对于接合附图所给出的优选实施例的以下描述而将变得更好理解，其中
图1是块图，示出常规互补金属氧化物半导体(CMOS)图像传感器的芯片布局；图2是简单示出常规单元像素的截面视图；图3是截面视图，示出根据本发明的具体实施例的图像传感器的单元像素；以及图4A至4D是截面视图，示出根据本发明的具体实施例的CMOS图像传感器的制造工艺。
具体实施例方式
在下文中，将参考附图提供对本发明的优选实施例的详细描述。
图3是截面视图，示出根据本发明的具体实施例的图像传感器的单元像素。
该CMOS图像传感器包括以绝缘体上硅(SOI)结构所实施的第三绝缘层101；提供在第三绝缘层101上的滤色器阵列(CFA)112；提供在滤色器阵列112上的涂覆层113；形成于涂覆层113上的微透镜(ML)114；形成于微透镜114上的透镜钝化层115；光电二极管PD，以两个不同导电区103和104形成于第三绝缘层101之下；杂质区105，与作为光电二极管的下部即源区的导电区104接触，及杂质区106，被设置与杂质区105间隔开；以及栅电极107，使用杂质区105和106作为源/漏。栅电极107以及杂质区105和106形成转移晶体管Tx。光电二极管PD以及杂质区105和106位于外延层102上。
在转移晶体管Tx的下部中形成了第二绝缘层108，而电连接到杂质区106的连接单元109通过穿透第二绝缘层108而形成。第一绝缘层110形成于第二绝缘层108和连接单元109之下。连接到连接单元109的多个金属线111A至111C通过穿透第一绝缘层110而形成。
自第一绝缘层110至微透镜114的区表示光检测区，且该光检测区位于几乎整个芯片中。
同时，操作光检测器件的外围电路通过另一第二基板200而集成，且该外围电路通过面对光检测器件的金属线111A至111C的多个金属线206A至206C而连接到所述光检测器件。
外围电路包括形成于基板200上的多个栅电极；多个源/漏区202，位于基板200的下部中以与栅电极201对准；形成于栅电极201上的第一绝缘层203；以及多个第一连接单元204A，通过穿透第一绝缘层203而连接到源/漏区202。第一连接单元204A连接到金属线206A至206C，且金属线206A至206C由第二绝缘层205包围。
通过穿透第一绝缘层203及第二绝缘层200的第二连接单元204B，金属线206C和垫207位于相对方向上。垫207由钝化层208包围。
光检测器件和外围电路分别形成于两个分离的基板中。随后，其中形成光检测器件的基板被翻转以使相邻于光电二极管PD的区设置于前面，并且然后与其中形成外围电路的基板三维地集成。此后，滤色器阵列和微透镜形成于相邻于光电二极管PD的部分中，并且然后垫形成于光电二极管PD的相对侧中。从而完成图3所示的结构。
相应地，有可能在整个芯片中形成光检测器件，由此减小由减少的像素尺寸所导致的光检测面积的减少以及所引起的图像降级。
图4A至4D是截面视图，示出根据本发明的具体实施例的互补金属氧化物半导体(CMOS)图像传感器的制造工艺。
如图4A所示，第一绝缘层401形成于第一基板400内，以使第一基板400具有绝缘体上硅(SOI)的结构。第一绝缘层401通过使用基于氧化物的层以范围从约0.3μm至约10μm的厚度形成。
通过外延生长工艺，外延层402形成于第一基板400的第一绝缘层401上。所述外延层以范围从约0.3μm至约10μm的厚度形成。
在下文中，具有P-型导电类型的外延层402在本发明的具体实施例中被举例说明。
具有P-型导电区403和N-型导电区404的堆叠结构的光电二极管形成于外延层402上。该P-型导电区403和N-型导电区404可通过使用离子注入工艺或沉积和生长工艺而形成。
优选的是P-型导电区403以范围从约50至约1,000的厚度形成。
栅电极407形成于外延层402上，且源/漏的杂质区405和406形成于栅电极407两侧的外延层402的上部中。
为了转移从光电二极管PD生成的光电荷，N-型导电区404的部分和杂质区405的部分重叠。
栅电极407以及杂质区405和406构成转移晶体管Tx，所述转移晶体管用于将从光电二极管PD生成的光电荷转移到用作浮动扩散区的杂质区406。
第二绝缘层408形成于转移晶体管Tx上。第二绝缘层408是基于氧化物的绝缘层。
第二绝缘层408被选择性地蚀刻，由此暴露杂质区406。随后，形成电连接到杂质区406的连接单元409。
形成连接单元409以将积聚在用作浮动扩散区的杂质区406中的光电荷转移到外围电路单元。
连接单元409通过使用钛(Ti)、氮化钛(TiN)、钛钨(TiW)、W塞及其组合，以范围从约100至约1,000的厚度形成。
电连接到连接单元409且连接到外围电路单元的多个铜(Cu)接合垫411A至411C形成为由连接单元409上的第三绝缘层410包围。
Cu接合垫411A至411C以范围从约0.3μm至约2.0μm的厚度形成。
Cu接合垫411A至411C可通过使用大马士革工艺(damasceneprocess)或典型的光刻工艺而形成。
通过图4A，完成三维集成之前的光检测器件的制造工艺。
接着，如图4B所示，执行三维集成之前的外围电路单元的制造工艺。
包括外围电路单元的各种构造元件形成于第二基板500上；但是，这里仅示出晶体管。
多个栅电极501形成于第二基板500上，并且随后多个杂质区502如源/漏在第二基板500的表面之下，与栅电极501对准。
第一绝缘层503形成于完成了转移形成工艺(transfer formationprocess)第二基板500的整个表面上。
多个深接触孔通过蚀刻第一绝缘层503和第二基板500而形成。此时，每个接触孔的直径范围从约1μm至约5μm，而每个接触孔的深度范围从约5μm至约50μm。
主要使用钨(W)以便形成填充深接触孔的连接单元。绝缘衬垫以范围从约100至约3,000的厚度形成，以使氮化物层和氧化物层具有分别等于或大于约30％的阶梯覆盖。
同时，Ti、TiN、TiW及其组合作为衬垫所形成的厚度范围可从约100至约1,000。这里，所述衬垫未示出。
W以范围从约0.1μm至约1.5μm的厚度形成于衬垫上，并且执行化学机械抛光(CMP)工艺，从而形成平坦化的第二连接单元504B。
此时，多个第一连接单元504A通过选择性地蚀刻第一绝缘层503而形成于需要电连接的部分中，如杂质区502和栅电极501。
电连接到第一连接单元504A和第二连接单元504B且连接到光检测器件的多个Cu接合垫506A至506C形成为由第一连接单元504A和第二连接单元504B上的第二绝缘层505所包围。
Cu接合垫506A至506C以范围从约0.3μm至约2.0μm的厚度形成。
Cu接合垫506A至506C通过大马士革工艺或典型的光刻工艺而形成。
优选的是，使第二绝缘层505的预定部分凹陷，以使后续连结容易进行。此时，优选的是凹陷的深度范围从约0.1μm至约1.0μm，且可以使用干凹陷工艺或湿凹陷工艺。
通过图4B，完成了三维集成前的外围电路的制造工艺。
如图4C所示，其中形成光检测器件的第一基板400和其中形成外围电路单元的第二基板500被接合成彼此面对。
此时，Cu接合垫411A至411C分别对应于Cu接合垫506A至506C。随后，Cu接合垫411A至411C以及506A至506C经受热处理。由此，进行第一基板400和第二基板500之间的连结。
一种能够克服由于使用单晶硅基板导致的光灵敏度降低的图像传感器及其制造方法。当第一基板400和第二基板500彼此接合时，第一基板400的背面被翻转。这是因为光电二极管PD位于第一基板400的背面而微透镜形成于其上。
如图4D所示，部分去除第二基板500的背面，从而暴露第二连接单元504B。此时，第二基板500的蚀刻目标厚度控制在第二基板500保持范围从约5μm至约50μm厚度的范围中。
此时，可以使用机械研磨工艺或CMP工艺。输入/输出垫507形成为连接到暴露的第二连接单元504B。随后，输入/输出垫507的上部开放而输入/输出垫507的其它部分由钝化层508包围。
接着，去除第一基板400的背面，并且因此暴露第一绝缘层401。此时，使用物理研磨工艺或湿蚀刻工艺。
从最初以SOI结构形成的第一基板400的均匀程度，第一绝缘层401的平坦程度和层厚度未增加大于10％。
滤色器阵列(CFA)412形成于第一绝缘层401上，并且然后涂覆层413形成于滤色器阵列(CFA)412上。
接着，如果沉积光阻剂(photoresist)层且采用热工艺，具有凸型的微透镜(ML)414由于光阻剂层熔化时光阻剂层的表面张力而形成。
透镜钝化层415形成于微透镜(ML)414上。由于在高热工艺期间存在微透镜(ML)414的变形，透镜钝化层415通过使用低温氧化物(LTO)层而形成。该LTO层以等于或小于约300℃的温度形成。
由于第一绝缘层401、滤色器阵列(CFA)412以及涂覆层413存在于光电二极管PD和微透镜414之间而没有金属线，有容易地确保焦距并减小光量的减少。
通过球栅格阵列(BGA)方法或典型的封装方法来封装第二基板500的输入/输出垫507，完成了图像传感器芯片的制造工艺。
如上所述，由于有可能通过在三维集成结构中制造图像传感器而将图像传感器的整个表面体现于光检测器件中，可以使光特性最大化，且通过最小化随着透镜和光电二极管间的距离减小的光量的降低，可以增加光效率。
例如，尽管在本发明的具体实施例中举例说明了CMOS图像传感器，有可能应用除CMOS图像传感器之外的包括光检测器件和微透镜的所有类型的图像传感器。
此外，尽管在本发明的具体实施例中实施了具有晶片级的三维集成结构的图像传感器，有可能通过绝缘层的连结、芯片间的多堆叠结构、芯片和晶片间的多堆叠结构或以系统级封装(SIP)方法来应用晶片级的三维集成结构。
根据本发明的具体实施例，通过确保整个芯片面积作为光检测面积且通过提高光效率而减小微透镜和光电二极管间的距离，有可能大大提高图像传感器的性能。
本申请包含涉及2004年12月30日于韩国专利局提出的韩国专利申请No.KR 2004-0115972的主题，其整个内容通过引用合并于此。
尽管已相对于某些优选实施例描述了本发明，对于本领域技术人员将明显地是可以进行各种修改和改型而不背离如以下权利要求所限定的本发明的精神和范围。
权利要求
1.一种图像传感器，包括第一基板结构，在该结构中形成光检测器件；第二基板结构，在该结构中形成外围电路，其中所述第一基板和所述第二基板通过形成于所述第一基板和所述第二基板二者上的多个接合垫而接合，且当接合所述第一基板和所述第二基板时所述第一基板的背面被翻转；以及微透镜，形成于所述第一基板的背面的顶部上。
2.权利要求1的图像传感器，其中所述第一基板结构包括绝缘层，具有绝缘体上硅(SOI)结构；滤色器阵列，插入所述绝缘层和所述微透镜之间；光电二极管，位于所述绝缘层之下；以及转移晶体管，形成于所述光电二极管和所述接合垫之间。
3.权利要求1的图像传感器，其中所述第二基板结构包括多个晶体管，位于所述第二基板和所述接合垫之间；多个连接单元，通过穿透所述第二基板而连接到所述接合垫；以及输入/输出垫，位于所述第二基板的背面，且电连接到所述连接单元之一。
4.权利要求2的图像传感器，其中所述绝缘层利用基于氧化物的层以范围从约0.3μm至约10μm的厚度形成。
5.权利要求1的图像传感器，其中所述接合垫以铜(Cu)形成。
6.权利要求3的图像传感器，其中每个所述连接单元的半径范围从约1μm至约5μm，且每个所述连接单元的长度范围从约5μm至约50μm。
7.一种用于制造图像传感器的方法，包括在第一基板内形成第一绝缘层；在所述第一绝缘层上形成外延层；在所述外延层内形成光电二极管；在相邻于所述光电二极管的外延层中形成转移晶体管；在所述转移晶体管上形成多个第一接合垫；在第二基板上形成多个晶体管；形成扩展到所述第二基板内的多个连接单元；形成连接到所述连接单元的多个第二接合垫；将所述第二基板和所述第一基板接合到一起，以使所述第一接合垫和所述第二接合垫彼此面对；将输入/输出垫形成为连接到所述第二基板的背面中的所述连接单元；去除所述第一基板的背面以暴露所述第一绝缘层；在所述第一绝缘层上形成滤色器阵列和涂覆层；以及在所述涂覆层上形成微透镜。
8.权利要求7的方法，其中所述第一绝缘层利用基于氧化物的层以范围从约0.3μm至约10μm的厚度形成。
9.权利要求7的方法，其中以铜(Cu)形成所述第一接合垫和所述第二接合垫。
10.权利要求7的方法，其中每个所述连接单元的半径范围从约1μm至约5μm，而每个所述连接单元的长度范围从约5μm至约50μm。
11.权利要求9的方法，其中所述第一基板和所述第二基板的接合在范围从约300℃至约600℃的温度执行。
12.权利要求7的方法，其中所述输入/输出垫的形成包括去除所述第二基板的背面，以暴露所述连接单元；以及将所述输入/输出垫形成为连接到所述暴露的连接单元。
13.权利要求12的方法，其中在所述去除所述第二基板的背面期间，所述第二基板保持范围从约5μm至约50μm的厚度。
14.权利要求12的方法，其中在所述去除第二基板的背面期间，使用机械研磨工艺和化学机械抛光(CMP)工艺之一。
15.权利要求7的方法，其中所述第一接合垫和所述第二接合垫的形成包括在所述连接单元上形成第二绝缘层；通过选择性蚀刻所述第二绝缘层而暴露所述连接单元；以及形成利用所述第二绝缘层平坦化且连接到所述暴露的连接单元的所述第一接合垫和所述第二接合垫。
16.权利要求15的方法，其中所述第一接合垫和所述第二接合垫的形成包括在所述第二绝缘层形成后，使所述第二绝缘层凹陷为范围从约0.1μm至约1μm的厚度。
全文摘要
提供了一种具有三维集成结构的互补金属氧化物半导体(CMOS)器件及其制造方法。一种图像传感器包括第一基板结构，在该结构中形成光检测器件；第二基板结构，在该结构中形成外围电路，其中所述第一基板和第二基板通过形成于所述第一基板和第二基板上的多个接合垫而接合，且所述第一基板的背面被翻转；以及微透镜，形成于所述第一基板的背面的顶部上。
文档编号H01L21/70GK1822379SQ20051009752
公开日2006年8月23日 申请日期2005年12月30日 优先权日2004年12月30日
发明者朴祥均 申请人:美格纳半导体有限会社