专利名称：用于半导体存储单元的有隔离环的沟槽电容器的制造方法
技术领域：
本发明涉及一种尤其适用于半导体存储单元中的具有通过埋置接触件在单侧上与衬底电连接的隔离环(isolation collar)的沟槽电容器的制造方法。更具体地说，本发明涉及一种具有隔离环的、并且在环区中的金属导电填充物与在电容器区中的金属填充物相连的沟槽电容器的制造方法。
背景技术：
尽管原则上可应用于任意的集成电路，但会相对于硅技术中的集成存储电路阐明以下发明及潜在的问题。
图1表示具有沟槽电容器和连接到其上的平面选择晶体管的半导体存储单元的示意性剖视图。
图1中，附图标记1表示硅衬底。在所述硅衬底1中，设置了包括沟槽G1，G2的沟槽电容器GK1，GK2，其导电填充物20a，20b形成了电容电极。导电填充物20a，20b通过电介质30a，30b与下部和中部的沟槽区中的所述半导体衬底1隔离(isolate)，所述衬底1形成了第二电容电极(例如，以未示出的埋置板形式)。
在沟槽G1，G2的中部和上部的区域中，设置了围绕的隔离环10a，10b，在隔离环上方设有与所述导电填充物20a，20b和所述邻接的半导体衬底1电接触的埋置接触件15a，15b。埋置接触件15a，15b仅在单侧上连接到所述半导体衬底(参见图2a，b)。隔离区16a，16b将其他衬底侧面与所述埋置接触件15a，15b隔离并使所述埋置接触件15a，15b与沟槽G1，G2的顶部隔离。
这种布置能够实现沟槽电容器GK1，GK2与相关的选择晶体管的非常高的封装密度，这在下面将要解释。在这个方面，主要涉及与沟槽电容器GK2相关的选择晶体管，因为仅分别描绘了相邻的选择晶体管的漏区D1和源区S3。与沟槽电容器GK2相关的选择晶体管包括源区S2，沟道区K2和漏区D2。源区S2通过位线接触件(bit line contact)BLK连接到(未示出的)布置在隔离层I上方的位线(bit line)。漏区D2在单侧上连接到所述埋置接触件15b。在沟道区K2上方，设有包括栅栈(gate stack)GS2和围绕的栅隔离体GI2的字线WL2。字线WL2是用于沟槽电容器GK2的选择晶体管的有源字线。
包括栅栈GS1和栅隔离体GI1的字线WL1和包括栅栈GS3和栅隔离体GI3的字线WL3平行于所述字线WL2延伸，字线WL1和WL3是用于沟槽电容器GK2的选择晶体管的无源字线。字线WL1，WL3适于控制相对于所述横截面在第三维中偏移的选择晶体管。
可从图1获知这种埋置接触件的单侧连接能够实现沟槽与彼此相邻的相关选择晶体管的相邻源区或漏区间的直接布置。这样，存储单元的长度可总计为仅4F，且宽度可总计为仅2F，F是在工艺方面所能实现的最小长度单位(参见图2a，2b)。
图2A表示从上面看到的根据图1所示存储单元的按照第一布置可能方案的存储单元域。
图2A中的附图标记DT表示以彼此之间的行距为3F且列距为2F布置的沟槽。相邻行相对彼此偏移2F。图2A中的UC表示总计为4F×2F＝8F2的单位单元面积。STI表示在行方向上彼此间隔1F布置并使相邻的有源区相互隔离的隔离沟槽。此外，位线BL在行方向上以彼此间隔1F的方式布置，而所述字线在列方向相互间隔1F的距离。在该布置例中，所有沟槽DT具有在左侧接触衬底的埋置接触件的接触区KS和在右侧上的隔离区(分别为图1中的区域15a，b和16a，b)。
图2B表示从上面看到的具有根据图1所示存储单元的按照第二布置可能方案的存储单元域。
在该第二布置可能方案中，沟槽的行具有埋置接触件的交错的连接区和隔离区。因此，在图2B的最下行中，埋置接触件在左侧上具有接触区KS1并在右侧上具有接触区IS1。另一方面，在上一行中，所有沟槽DT在左侧上具有隔离区IS2并在右侧上具有接触区KS2。这种布置在列方向上交替进行。
对于亚100nm技术领域(sub-100nm technologies)中的具有沟槽电容器的DRAM存储器，沟槽与埋置接触件的电阻对总RC延迟起了主要的作用并决定了DRAM的速度。由于相对低的电导率以及由STI蚀刻的重叠移位导致的夹断的原因，沟槽中串联电阻显著提高了。
该问题通过引入高掺杂砷的多晶硅、改善有源区与沟槽之间的重叠、引入具有单侧连接的埋置接触件的自对准制造、以及使埋置接触件的氮化物接触区变薄而被消除。特别地，沟槽中的高掺杂砷的多晶硅填充物的上部区域构成了亚100nm技术领域的大问题，因为掺杂程度不能进一步提高且直径受到STI沟槽成形的影响(STI＝浅沟槽隔离(Shallow TrenchIsolation))。
发明内容
本发明的目的是提供一种改进的具有较低RC延迟的单侧连接沟槽电容器的制造方法。
根据本发明，该目的通过权利要求1所述的制造方法来实现。
本发明的基本思想是提供一种工艺，其中在上、下沟槽区中设有具有低电阻的金属区。
在从属权利要求中，列出了权利要求1所述制造方法的较优实施例和改进。
根据优选实施例，所述金属区是第二金属衬垫且第三导电填充物设置在所述第二金属衬垫以内，所述第二金属衬垫被深蚀刻(etched-back)到所述被深蚀刻的第二金属衬垫的上部。
根据另一优选实施例，所述金属区是金属填充物。
根据另一优选实施例，在部分地除去第二导电填充物以后，在上沟槽区中设置隔离填充物至少到达衬底的上部。
根据另一优选实施例，在STI沟槽形成过程中设置所述隔离填充物。
根据另一优选实施例，第一金属衬垫和第二金属区由以下材料中的一种构成TiN，TaN，HfN，W，HfAlN，C。
根据另一优选实施例，所述第一导电填充物和第二导电填充物由多晶硅构成。
根据另一优选实施例，所述第三导电填充物由多晶硅构成。
本发明的优选实施例描绘在附图中并在以下描述中进行说明。
附图中图1表示具有沟槽电容器和连接到其上的平面选择晶体管的半导体存储单元的示意性横截面图；图2A，B表示从上面看到的按照第一和第二可能布置方案的具有根据图1所示存储单元的存储单元域；图3A-G是如本发明第一实施例的制造方法的顺序方法步骤的示意图；以及图4A-C是如本发明第二实施例的制造方法的顺序方法步骤的示意图。
在附图中，相同的附图标记表示相同或功能相同的组成部分。
附图标记列表1硅半导体衬底 OS上部2垫氧化层 3垫氮化层5沟槽 10，10a，10b隔离环20，20a，20b第一导电填充物(例如，多晶硅)15a，15b埋置接触件 16a，16b隔离区G1，G2沟槽 GK1，GK2沟槽电容器30，30a，30b电容器电介质S1，S2，S3源区D1，D2漏区 K2沟道区WL，WL1，WL2，WL3字线 GS1，GS2，GS3栅栈GI1，GI2，GI3栅隔离体 I隔离层F最小长度单元 BLK位线接触件BL位线 DT沟槽AA有源区域 STI隔离区(浅沟槽隔离)UC区域单位单元 KS，KS1，KS2接触区IS，IS1，IS2隔离区 40第一金属衬垫
60第二导电填充物(例如，多晶硅)50第二金属衬垫50’金属填充物70第三导电填充物(例如，多晶硅)80隔离填充物具体实施方式
在以下描述的实施例中，为了清晰起见省略了有关平面选择晶体管的制造的说明，而仅详细说明了沟槽电容器的单侧连接的埋置接触件的形成。除了明确地进行了不同说明以外，制造平面选择晶体管的步骤与本领域所公知的相同。
图3A-G是如本发明第一实施例的制造方法的顺序方法步骤的示意图。
图3A中，附图标记5表示设置在硅半导体衬底1中的沟槽。在半导体衬底1的上部OS中，有由垫氧化层(padoxide layer)2和垫氮化层3组成的硬掩膜。电介质层30设在沟槽中，使导电填充物20与周围的半导体衬底1隔离。设置电介质层30以后，第一金属衬垫层40沉积在该结构上。在该例中，第一金属衬垫层40由TiN制成。此后，经掺杂的多晶硅填充物20通过沉积和深蚀刻多晶硅而设置在沟槽5中。填充物20填充沟槽5的约下半部分，如图3A示意性地所示。
根据图3B，电介质层30和第一金属衬垫层40深蚀刻到导电填充物20的上表面以下。该蚀刻由对于导电填充物20有选择性的两个不同蚀刻步骤完成，特别地，金属衬垫层40在对于多晶硅和氧化硅有选择性的NH4OH/H2O2溶液中被深蚀刻。
在下一步骤中，如图3C所示，第一金属衬垫层40进一步深蚀刻到电介质层30以下，以便防止以后的电短路。
在图3D所示的下一步骤中，隔离环10可以是二氧化硅并设置在电介质层30、第一金属衬垫层40和导电填充物20上方的沟槽5上半部分。隔离环10的宽度延伸以致完全覆盖电介质层30、第一金属衬垫层40并部分地覆盖多晶硅的导电填充物20。
在图3E所示的后续工艺步骤中，由多晶硅构成的导电填充物20深蚀刻到第一金属衬垫层40的上部以下。然后，由TiN构成的第二金属衬垫层50沉积在所生成的结构之上。应该指出的是，TiN构成的第二金属衬垫层50与第一金属衬垫层40电接触。
随后，如图3F所示，设置完全填充第二金属衬垫层50以内的沟槽的、由硅构成的第二导电填充物60，且第二导电填充物60深蚀刻到衬底的上部以下，然后隔离环10深蚀刻到衬底1的上部以下。特别地，第二金属衬垫层60在对于多晶硅和氧化硅有选择性的NH4OH/H2O2溶液中被深蚀刻。
结果，第二金属衬垫层50和第二导电填充物60的上部在深蚀刻的隔离环10的上部以下。
图3G中，表示了从图3所示的工艺开始，沟槽被由多晶硅构成的第三导电填充物70完全填满，所述第三导电填充物70被向下抛光至垫氮化层30的表面。为了提供仅在单侧上具有接触区KS的单侧埋置接触件，第三导电填充物70的一部分被去除并由隔离填充物80代替。在该例中，在STI沟槽工艺过程中设置该隔离填充物80。在第三导电填充物70已经被去除的区域中，该例中的由氧化硅构成的隔离填充物80提供了相对于衬底1的电容器接触件的隔离区。
如可从图3G获知的那样，内电容器电极的主要部分由第一和第二金属衬垫层30，40形成，因此与其中内电容电极仅由多晶硅构成的现有技术相比，就有可能显著减小该沟槽电容器的RC延迟。
图4A-C是如本发明第二实施例的制造方法的顺序工艺步骤的示意图。
图4A的开始点接着上述第一实施例的图3B的工艺阶段。
第二实施例并没有沉积第二金属衬垫层50，第二实施例的特征在于沟槽的完全金属填充物50’，所述金属填充物50’也由TiN构成。
此外，如图4B所示，金属填充物50’蚀刻到衬底1的上部OS以下，此后隔离环10也蚀刻到衬底1的上部OS以下，以致深蚀刻的金属填充物50’的上部在深蚀刻的隔离环10的上部以下。特别地，金属填充物50’在对于多晶硅和氧化硅有选择性的NH4OH/H2O2溶液中被深蚀刻。
最后，如图4C所示，由多晶硅构成的第三导电填充物70设置在沟槽中，以便建立接触到周围的衬底1的接触区KS。然后，第三导体填充物70的一部分被去除并以由二氧化硅构成的隔离填充物80填充，以便提供隔离区IS。
同样在该实施例中，内电容器电极的主要部分由用TiN组成的第一金属衬垫层40和金属填充物50’构成。从而，与现有技术相比，根据该实施例的沟槽电容器的RC延迟也显著减小了。
尽管已经相对于两个优选实施例说明了本发明，但本发明不限于此，而能够以各种方式进行修改，这些修改对于本领域普通技术人员而言是显而易见的。
尤其是材料的选择仅仅是举例，可以有各种各样的改变。
权利要求
1.一种在衬底(1)中具有隔离环(10)的沟槽电容器的制造方法，所述隔离环通过埋置接触件在单侧上电连接到衬底(1)，尤其适用于具有设置在所述衬底(1)中并通过所述埋置接触件而连接的平面选择晶体管的半导体单元，所述方法包括以下步骤利用具有相应的掩膜开口的硬掩膜(2，3)在所述衬底(1)中设置沟槽(5)；在所述沟槽(5)的沟槽壁上设置电容器电介质(30)；在所述沟槽(5)的沟槽壁上的所述电容器电介质(30)上设置第一金属衬垫(40)；在所述沟槽(5)中设置第一导电填充物(20)并在所述沟槽(5)以内深蚀刻所述导电填充物(20)；在所述沟槽(5)以内深蚀刻所述电容器电介质(30)和所述第一金属衬垫(40)，至少达到深蚀刻的第一导电填充物(20)的上表面；在所述沟槽(5)中，在所述电容器电介质(30)的上方、所述第一金属衬垫(40)的上方和所述深蚀刻的第一导电填充物(20)的上方设置隔离环(10)；在所述沟槽(5)以内深蚀刻所述第一导电填充物(20)直到隔离环(10)的下部以下；在所述沟槽(5)以内设置与所述第一金属衬垫(40)电接触的金属区(50；50’)，并在所述沟槽(5)以内深蚀刻所述金属区(50；50’)直到隔离环(10)的上部以下；深蚀刻所述隔离环(10)直到衬底(1)的所述上部(OS)以下并且在深蚀刻的金属区(50；50’)的上部以上；以及通过部分地除去与所述深蚀刻的金属区(50；50’)电接触的第二导电填充物(70)而将单侧隔离区(IS)和单侧接触区(KS)设置到所述衬底(1)上。
2.根据权利要求1的方法，其中，所述金属区(50；50’)是第二金属衬垫(50)，且第三导电填充物(60)设置在所述第二金属衬垫(50)以内，所述第三导电填充物深蚀刻到深蚀刻的第二金属衬垫(50；50’)的上部。
3.根据权利要求1的方法，其中，所述金属区(50；50’)是金属填充物(50’)。
4.根据前面任何一项权利要求的方法，其中，在部分地除去第二导电填充物(70)以后，在上沟槽区中设置隔离填充物(80)至少到达衬底(1)的上部(OS)。
5.根据权利要求4的方法，其中，在STI沟槽形成过程中设置所述隔离填充物(80)。
6.根据前面任何一项权利要求的方法，其中，第一金属衬垫(40)和第二金属区(50；50’)由以下材料中的一种构成TiN，TaN，HfN，W，HfAlN，C。
7.根据权利要求1的方法，其中，所述第一导电填充物(20)和第二导电填充物(70)由多晶硅构成。
8.根据权利要求2的方法，其中，所述第三导电填充物(80)由多晶硅构成。
全文摘要
本发明提供一种在衬底中具有隔离环的沟槽电容器的制造方法，所述隔离环通过埋置接触件在单侧上电连接到衬底，包括以下步骤利用具有相应的掩膜开口的硬掩膜在衬底中设置沟槽；在沟槽的沟槽壁上设置电容器电介质；在沟槽的沟槽壁上的电容器电介质上设置第一金属衬垫；在沟槽中设置第一导电填充物并在沟槽内深蚀刻导电填充物；在沟槽内深蚀刻电容器电介质和第一金属衬垫至少到深蚀刻的第一导电填充物的上表面；在沟槽中电容器电介质上方、第一金属衬垫上方和深蚀刻的第一导电填充物上方设置隔离环；在沟槽内深蚀刻第一导电填充物直到隔离环的下部以下；在沟槽内设置与第一金属衬垫电接触的金属区并在沟槽内深蚀刻金属区直到隔离环的上部以下；深蚀刻隔离环直到衬底上部以下和深蚀刻的金属区的上部以上；以及通过部分地除去与深蚀刻的金属区电接触的第二导电填充物而将单侧隔离区和单侧接触区设置到衬底上。
文档编号H01L21/8242GK1870248SQ20061007717
公开日2006年11月29日 申请日期2006年4月27日 优先权日2005年4月27日
发明者京特·艾希迈尔, 斯特凡·库代尔卡 申请人:印芬龙科技股份有限公司