栅极侧壁层的形成方法

专利名称：栅极侧壁层的形成方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种栅极侧壁层的形成方法。
技术背景栅极侧壁层(sidewall spacer ) —般由氧化硅/氮化硅(ON )介质薄膜或氧 化硅/氮化硅/氧化硅(ONO)介质薄膜组合而成。图l为具有ON结构栅极侧壁层的器件剖面示意图。如图l所示，在衬底的 各器件之间刻蚀填充形成了隔离沟槽102,在硅衬底101上沉积了栅氧化硅层 103 (Gate Oxide);通过沉积、刻蚀多晶硅，在衬底上形成了栅极104;在栅 极两侧的衬底上，具有以栅极为掩膜进行浅离子注入形成的浅掺杂区域110 (LDD， lightly doped drain);栅极侧壁上则利用沉积和干法刻蚀形成了由氧 化硅介质层105与氮化硅介质层106组成的栅极侧壁层。通常与多晶硅栅极相 邻的介质层105会选用热膨胀系数与硅材料非常接近的氧化硅材料，其可实现 与多晶硅栅极之间的较为紧密的连接；该氧化硅层之上，为实现对多晶硅栅 极的较好的保护，会选用具有较高的硬度、材料较为致密的氮化硅材料，由 这两种介质层刻蚀形成的就是常用的ON结构的栅极侧壁层。如果在氮化硅介 质层上再沉积生长一层氧化硅层，这三层介质层在刻蚀后就可以形成另一种 常用的ONO侧壁层结构。此外，如图1所示，在栅极侧壁层两侧的衬底上的源 /漏极的掺杂区107和108，是以栅极及其侧壁层为掩膜利用离子注入的方法形 成的。由此可以推出，栅极到源/漏极之间的距离与栅极侧壁层的厚度密切相 关，也就是说，栅极侧壁层的形成质量会对器件的性能有较大影响。为此， 如何形成高质量的栅极侧壁层是半导体制造工艺中必须关注的问题之一。传统工艺中，为形成ON或ONO结构的栅极侧壁层而沉积的氧化硅或氮化 硅介质层主要是利用化学气相沉积(CVD, Chemical Vapor Deposition)的方 法制成。但是CVD方法本身具有的一些固有缺陷，使其在90nm以下工艺中的 应用受到了限制1、由于器件尺寸有限，90nm以下工艺中器件的介质层的厚度相对较薄， 对其生长质量的要求也相对较高。要求能形成厚度均匀、质量较好的介质层。 而CVD膜易受几何形状干扰造成所生长的薄膜厚度不均匀，如，在表面形貌
较密集的区域上沉积的薄膜，与较疏松的区域相比，形成的厚度较小。而这薄膜厚度的不均匀桂对子用予形成栅极侧壁层的介质层而言，会导致其在刻 蚀后形成的栅极侧壁层的形状不一致，使得不同区域的器件的源/漏极到栅极 间的距离不一致，结果导致器件性能的均匀性较差。2、根据按比例缩放的要求，90nm工艺以下的CMOS器件具有的结深也更 浅，为了将线结区外的不可接受杂质扩散降至最小，对工艺制作中的热预算 必须进行严格的控制。制作栅极侧壁层时，在沉积介质层之前，为了改善短沟道效应通常还会以栅极为掩膜对衬底进行轻:惨杂处理，如果在其后进行介 质层生长时，所用溫度过高，就可能会导致该轻掺杂区域的杂质扩散至栅极 下方，造成器件性能衰退。在栅极侧壁层制作工艺中，如何在保证介质层的 形成质量的条件下，通过降温或者减少工艺时间使沉积介质层的热预算最小化是其需关注的重点。传统的CVD沉积方法的生长温度较高，生长速率较低。 利用CVD方法沉积介质膜需要在较高温度下生长较长的时间，所需的热预算 较大，明显不符合工艺要求，申请号为Ol 143842.8的中国专利公开了 一种利用原子层沉积法(ALD， Atomic Layer Deposition )形成氮化硅侧壁层的方法，该方法采用珪曱烷(SiH4) 或二氯硅曱烷(SiH2Cl2)与含氮气体为反应源，利用ALD方法，形成氮化硅 介质层，再通过刻蚀形成侧壁层。但是该方法形成的氮化硅侧壁与多晶硅的 热膨胀系数相差较大，在工艺过程中易因升降温而发生龟裂，从多晶硅栅极 上脱落。另外，虽然该方法的沉积温度下降了，但因其采用硅曱烷(SiH4)或 二氯硅曱烷(SiH2Cl2)反应源的沉积速率较低，所需沉积时间较长，在热预 算方面的优势并不突出。而且，实践表明，采用该方法生长的氮化硅膜的质 量也不够好。发明内容本发明提供的一种栅极侧壁层的形成方法，利用原子层沉积方法，以较 低的沉积温度形成了膜质量较好的ON或ONO结构的栅极侧壁复合介质层， 改善了栅极侧壁层形状的 一致性，提高了器件性能。本发明提供了一种栅极恻壁层的形成方法，其特征在于，包括 提供一具有至少 一个栅极的村底； 利用原子层沉积方法，在所述衬底上形成复合介质层；
刻蚀所述复合介质层，在所述栅极的侧壁上形成侧壁层。其中，采用原子层沉积方法在所迷衬底上形成复会介质层，包括在所述衬底上形成氧化硅介质层；在所述氧化硅介质层上形成氮化硅或氮氧化硅介质层。 其中，采用原子层沉积方法在所述衬底上形成复合介质层的另 一种方法， 可以包括在所述衬底上形成氧化硅介质层；在所述氧化硅介质层上形成氮化硅或氮氧化硅介质层；在所述氮化硅或氮氧化硅介质层上形成氧化硅介质层。 其中，在所述衬底上形成复合介质层之前，先对所述衬底进行轻掺杂处理。其中，在形成所述氧化硅介质层之后，所述氮化硅或氮氧化硅介质层之 前，对所述衬底进行快速热退火处理。 另外，所述原子层沉积的步骤包括将所述衬底装入原子层沉积反应室内；力口热所述反应室；在所述衬底上生长单层介质层；至少重复一次所述生长单层介质层的步骤后，完成所述介质层的沉积。其中，所述加热的温度在400到600°C之间。其中，所述生长单层介质层的步骤包括通入第一反应源，在所述衬底上吸附形成所述第一反应源的单一层； 抽出所述反应室内未吸附在所述衬底上的所述第一反应源； 通入第二反应源，与所述单一层反应形成单层的介质层； 抽出所述反应室内未与所述单一层发生反应的所述第二反应源。其中，在抽出第一反应源和抽出第二反应源的同时，通入N2、 Ar或He 气体中的一种。其中，所述第一反应源为三-二曱基氨基硅烷，其通入时间在1秒到40 秒之间,流速在0.1 slm到2slm之间。其中，所述单层介质层为氧化硅层时，所述第二反应源为02、 03或1120， 其通入时间在1秒到40秒之间，流速在0.1 slm到20slm之间，反应室的压力
在0.5T到20Torr之间。其中，所述单层介质层为氮化硅层时，所述第二反应源为NH3,其通入 时间在1秒到40秒之间，流速在0.1 slm到20slm之间，反应室的压力在0.5T 到20Torr之间,加入的RF能量在200到600W之间。与现有技术相比，本发明具有以下优点本发明的栅极侧壁层的形成方法，利用原子沉积方法，分别形成了用于 组成栅极侧壁层的ON或ONO结构的介质层，不仅能与栅极连接紧密，且可 实现对栅极的良好保护。采用该方法形成的介质层厚度均匀性好，阶梯覆盖 率高，刻蚀后形成的栅极侧壁层形状均匀一致，提高了器件性能的一致性。 另外，因原子沉积方法所需的沉积温度较低，本发明的方法还可以有效降低 工艺中的热预算，有利于器件性能的进 一 步提高。


图1为具有ON结构栅极侧壁层的器件剖面示意图；图2A至2D为说明CVD方法和ALD方法沉积原理的示意图；图3为本发明方法形成栅极侧壁层的流程图；图4A至4E为说明本发明的栅极侧壁层形成方法的器件剖面示意图； 图5为采用ALD方法形成介质层的流程图；图6为采用本发明方法和传统方法形成的氧化硅层的折射率测试图； 图7为采用本发明方法和传统方法形成的氮化硅层的折射率测试图； 图8为采用本发明方法未口传统方法形成栅极侧壁层的器件电特性测试图； 图9是采用本发明方法和传统方法形成ON结构的栅极侧壁层的器件结 特性测试图；图10是采用本发明方法和传统方法形成ONO结构的栅极侧壁层的器件 结特性测试图。
具体实施方式
为使本发明的上述目的.特征和优点能够更加明显易懂，下面结合附图 对本发明的具体实施方式
做详细的说明。本发明的处理方法可被广泛地应用到许多应用中，并且可利用许多适当 的材料制作，下面是通过较佳的实施例来加以说明，当然本发明并不局限于 该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在 本发明的保护范围内。其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为 了便于说明，表示器件结构的剖面图会不依一般比例作局部放大，不应以此 作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的 三维空间尺寸。进入90nm以下的CMOS工艺后，传统的CVD方法生长的介质薄膜因其热 预算较高，膜厚均匀性较差，已难以满足为形成栅极侧壁层而生长的介质层 的要求，为此，本发明采用了原子层沉积(ALD)方法代替传统的CVD方法形成该介质层。ALD沉积方法与CVD沉积方法不同，图2A至2D为说明CVD方法和ALD 方法沉积原理的示意图，其中，图2A为CVD沉积方法的示意图，如图2A所示， 假设要形成的薄膜为化合物ab，则在CVD方法中，含a的反应源与含b的反应 源是同时通入反应室内的，两种反应源201和202既可以在衬底200上方发生反 应生成产物210,即化合物ab,再沉积于衬底200表面上，也可以直接在衬底 200表面发生反应形成化合物ab。图2B至2D为ALD沉积方法的示意图，其中，图2B为通入第一反应源后的 示意图，如图2B所示，ALD沉积方法中的两种反应源是脉冲交替地通入反应 室的，先将含a的第一反应源201通入反应室，其在衬底上发生化学吸附反应， 形成一单一层；接着，将反应室内余下的未吸附在衬底上的第一反应源抽出 (可以同时通入惰性气体以对腔室进行净化)。图2C为通入第二反应源后的 示意图，如图2C所示，将含b的第二反应源202通入反应室内，其与已吸附于 衬底表面的第一反应源发生良应形成化合物ab，并产生相应的副产物。等到 表面的第一反应源被完全消耗后，反应自动停止。图2D为形成单一介质层后 的示意图，如图2D所示，反应后，在衬底表面形成了一层单一的介质层210， 即化合物ab。然后，将反应室内余下的未发生反应的第二反应源抽出，(此 时同样可以同时通入惰性气体以对腔室进行净化)。多次重复以上轮流通入 第一和第二反应源的过程后，最终形成预计厚度的薄膜层。对于ALD方法，薄膜层的沉积厚度是由以上过程的循环次数决定，而与反应源的流量、反应 时间关系不大。
由以上ALD方法的原理介绍可以看出，ALD沉积方法可以精确控制薄膜 的厚度和成分、并应具有优秀的表面覆盖率和沉积均匀性。除此以外，ALD 方法的生长温度与CVD方法相比也较低，故而，无论是从薄膜的形成质量还 是从工艺热预算的角度考虑，利用ALD方法形成的介质层对于器件的性能而 言，应该更为有利。图3为本发明的栅极侧壁层形成方法的流程图，图4A至4E为说明本发明的 栅极侧壁层形成方法的器件剖面示意图。下面结合图3以及图4A至4E对本发明 的栅极侧壁层形成方法进行详细说明。首先，提供一具有至少一个栅极的衬底(S301 )。图4A为形成栅极以后 的器件结构示意图，如图4A所示，首先在该硅衬底上刻蚀沟槽，并填充氧化 硅以形成各器件间的隔离沟槽102,再在硅衬底101上沉积厚度在10到200A之 间的栅氧化硅层103 (Gate Oxide);接着沉积多晶硅，刻蚀形成多晶硅栅极 104。在形成栅极后，以4册极为掩膜，进行浅离子注入，在对应区域110处形 成浅掺杂区域(LDD, lightly doped drain),本实施例中注入的离子为硼(B) 离子。图4B为形成氧化硅介质层后的器件结构示意图，如图4B所示，利用ALD 方法沉积氧化硅介质层(S302)。形成多晶硅栅极后，先沉积一层氧化硅介质 层105,该氧化硅层可以实现与多晶硅栅极之间的紧密连接，其厚度可以在 100A到250A之间，如为150A。本实施例中，为提高氧化硅介质层的形成质 量，并降低热预算，采用了 ALD方法形成该氧化硅层，图5为釆用ALD方 法形成介质层的流程图，结合图5说明该方法的具体实现步骤将衬底装入反应室(S501)后，对反应室进行加热(S502)，加热温度可 设置在400到600T之间，如为450°C、 500°C、 550°C等。然后，通入N2， 或其他惰性气体，如Ar、 He气体，对反应室进行预吹洗(S503 ),本实施例 中采用N2作为吹洗气体。吹洗完毕后，再将含Si的第一反应源，如三-二曱 基氨基硅烷HSi[N(CH3)2]3 (TDMAS, trisdimethylaminosilane )通入反应室中 (S504 ), TDMAS的通入时间可以设置在1秒到40秒之间，如为8秒、10 秒、15秒等；其流速可以在O.l到2升/分钟(slm)之间，如设置为0.3slm、 0.8slm、 1.5slm等。通入的TDMAS在硅村底101上发生化学吸附反应，形成 一单一层；接着，将未吸附在衬底上的余下的TDMAS由反应室中抽出(S505 )，为达到更佳的效果，还可以在抽气的同时通入N2气，减少反应室内可能残留的TDMAS反应源，提高对反应室的净化度。接着，将第二反应源通入反应室内(S506),为与TDMAS反应生成氧化 硅，该反应源可采用02、 03或H20等，本实施例中采用了 03作为第二反应 源，通入的03与已吸附于衬底表面的TDMAS单一层发生反应生成氧化硅。 本实施例中，03通入的时间在1秒到40秒之间，如可以为8秒、10秒、15 秒等；其流速在0.1slm到20slm之间，如可以设置为5slm、 8slm、 15slm等； 另外，可将反应室的压力调整在0.5到20Torr之间，如为10Torr、 15Torr。当 衬底表面吸附的TDMAS被完全消耗后，反应自动停止，此时在衬底表面就 形成了一层单一的氧化硅介质层。之后，将该第二反应源03由反应室内抽出 (S507 )。同样可以在抽气时通入N2，以进一步提高反应室的净化度。再接着，对所形成的氧化硅层的厚度是否满足要求进行判断(S508 ),如 果厚度不够，再回到S504步骤，重新进行轮流通入TDMAS和03的过程， 以实现氧化硅的多次单层生长，最终形成预计厚度的氧化硅薄膜层。该步判 断可以通过计算重复通气、抽气的次数实现。当沉积的氧化硅层达到预计厚度后，取出该衬底片，完成氧化硅介质层 的ALD沉积(S509 )。折射率是常用于评价膜质量的指标之一，折射率的大小很大程度上依赖 于膜的组成。对于氧化硅，其折射率越接近1.49,表示膜的质量越好，氧化 硅纯度越高，反之，低的折射率则意味着膜中多孔，成膜质量较差。为了验 证利用ALD方法在较低温度下生长的氧化硅膜的形成质量，对由ALD方法 形成的氧化硅膜、热氧化形成的氧化硅膜以及利用LPCVD方法，在680°C下， 用TEOS (Tetra Ethyl Ortho Silicate, C8H20O4Si)生长的氧化硅膜分别进行了折 射率的测试。图6为采用本发明方法和传统方法形成的氧化硅层的折射率测试图。如 图6所示，图中601为ALD方法形成的氧化硅的折射率，为1.495; 602为利 用热氧化法形成的氧化硅膜，其折射率为1.47, 603为利用LPCVD方法形成 的TEOS氧化硅，其折射率为1.459。由以上折射率的测试结果可以证实，虽 然ALD方法的沉积温度较低，但其形成的氧化硅膜质量最好。另外，还对 ALD方法形成的氧化硅膜进行了湿法腐蚀的实验，结果表明其腐蚀速率与生
长温度较高的TEOS氧化石圭膜的腐蚀速率相差无几，进一步i正实了用4氐温 ALD方法形成的氧化硅膜的形成质量可以满足工艺的要求。完成该氧化硅介质层的生长后，本实施例中还对衬底进行了快速热退火 处理，以激活前面形成的浅掺杂区域LDD内的杂质。在本发明的其它实施例 中，该步热退火工艺还可以在氧化硅介质层生长前或者氮化硅介质层生长后 进行。图4C为形成氮化硅介质层后的器件结构示意图，如图4C所示，形成氧 化硅介质层后，可以利用ALD方法沉积形成氮化硅介质层(S303 )。为实现 对多晶硅栅极的良好保护，在氧化硅介质层105上还需生长一层致密的氮化 硅介质层106，其厚度在200A到800A之间，如为300A。本步工艺的步骤与 S302中利用ALD形成氧化硅的步骤基本一致，只是将其中能与第一反应源 TDMAS反应生成氧化硅的03,改为了能与第一反应源TDMAS反应生成氮 化硅的含氮的反应源，本实施例中采用的是NH3。形成氮化硅介质层时的具体工艺条件为反应室加热温度设置在400到 600"C之间，如为450°C、 500。C、 550。C等。加热后通入第一反应源TDMAS 的时间在1秒到40秒之间，如可以为2秒、8秒、30秒等；TDMAS的流速 在O.lslm到2slm之间，如可以设置为0.3slm、 0.8slm、 1.5slm等。当第一反应源吸附形成单一层后，将其抽出反应室，通入此时的第二反 应源NH3，其可以与已吸附于衬底表面的TDMAS单一层发生反应生成氮化 硅。当衬底表面吸附的TDMAS被完全消耗后，反应自动停止，在衬底表面 形成一层单一的氮化石圭介质层。本实施例中，NH3通入的时间在1秒到40秒 之间，如可以为5秒、8秒、15秒等；其流速在O.lslm到20slm之间，如可 以设置为5slm、 8slm、 15slm等；另外，可将反应室的压力调整在0.5到20Torr 之间，如为10Torr、 15Torr，该反应过程中还加入了 200到600W,如400W 的RF能量以完成反应。单层介质层生长完成后，判断所形成的氮化硅层的厚度是否满足要求， 如果厚度不够，再回到重新进行轮流通入TDMAS和NH3的过程，直到形成 预计厚度的氮化硅薄膜层为止，在氮化硅层达到预计厚度后，取出衬底片， 完成氮化硅介质层的ALD沉积。同样地，为了验证利用ALD方法在较低温度下生长的氮化硅膜的形成质
量，对由ALD方法形成的氮化硅膜和利用LPCVD方法，在650°C下，用二 氯曱硅烷DSC ( dichloro-silane，SiCl2H2)生长的氮化硅膜分别进行了折射率的 测试。对于氮化硅膜，其折射率越低，表明其膜中的N含量越少，形成的氮 化硅中的Si与N的比例就更接近于SisN4的比例关系，即，形成的薄膜的质量更好。图7为采用本发明方法和传统方法形成的氮化硅层的折射率测试图。如 图7所示，图中701为ALD方法形成的氮化硅膜的折射率，为1.924; 702 为利用LPCVD方法形成的DSC氮化硅膜的折射率，为1.958。由以上折射率 的测试结果可以证实，虽然ALD方法的沉积温度较低，但其形成的氮化硅膜 中的Si与N的比例更好，膜质量更高。另外，也对ALD方法形成的氮化硅 膜进行了湿法腐蚀的实验，结果表明其腐蚀速率与生长温度较高的DSC氮化 硅膜的腐蚀速率相差不多，同样也能满足工艺的要求。评价用于形成栅极侧壁层的介质层的形成质量时，还有很重要的一点就 是其的阶梯覆盖率，为了验证采用ALD方法生长的介质层的阶梯覆盖率是否 能满足工艺要求，对其沉积生成的氧化硅和氮化硅薄膜的阶梯覆盖率进行了 监测，发现该方法生长的氧化硅和氮化硅介质层在器件制备中的阶梯覆盖率 高达95%以上，远远高于传统的CVD方法。至此，在衬底上已沉积形成了氧化硅和氮化硅两层介质层，其在刻蚀后 就可以形成常用的ON结构的栅极侧壁层。在本发明的其他实施例中，还可 以在氮化硅介质层上利用ALD方法再沉积形成一层氧化硅介质层，该层厚度 可以根据器件对形成源/漏极的要求设置在200 1000 A左右，如600A左右。其 在刻蚀后形成的是另一种常用的ONO栅极侧壁层结构，该层氧化硅的形成方 法与前面氧化硅的形成方法一致，不再赘述。图4D为形成栅极侧壁层后的器件结构示意图，如图4D所示，各层介质 层都生长完成后，可以对其进行干法刻蚀以形成栅极侧壁层(S304)。本步刻 蚀工艺不需要利用光刻进行图形化处理，可以直接利用千法刻蚀的各向异性 而实现。在对沉积而成的ON (或ONO)介质层进行刻蚀时，因刻蚀的各向 异性，栅极侧壁处的氧化硅/氮化硅介质层105、 106会保留下来，而在栅极顶 部和栅极间硅衬底表面处的介质层会被刻蚀去除，就形成了栅极侧壁层。图4E为形成源/漏极后的器件结构示意图，如图4E所示，利用多晶硅栅
极及其侧壁上保留的侧壁层作为掩膜进行离子注入形成了源/漏极掺杂区107和108。其中，因为源/漏极到栅极间的距离与栅极侧壁层的厚度密切相关，其也就会受到前面所沉积的介质层的总厚度的影响。由于源/漏极到栅极的距离对于器件的性能影响很大，通常是由器件的性能指标所决定，不能因为工艺而改变，故而前面所沉积的ON或ONO介质层的总厚度也不能随便改变， 需要受到精确控制。由于本实施例中采用了对膜厚控制较好的ALD方法形成 ON或ONO介质层，克服了传统CVD生长的介质层的易受几何形状干扰造 成表面膜厚度不均匀的问题'故而也就避免了因沉积的介质层厚度不均匀导 致的栅极侧壁层的形状不一致，即，源/漏极到栅极间的距离不一致的问题， 改善了器件性能的均匀性。另外，随着集成电路制造技术的进步，集成电路的集成度不断攀升，集艺后，随着器件结构尺寸的急剧减小，可能会诱发诸多导致器件特性蛻化、 失效的效应。如，当器件的沟道长度与源衬、漏衬pn结耗尽区宽度可比拟时， 将产生短沟道效应，形成短沟道器件。这一短沟道效应的出现会使器件的工 作情况变得复杂化，器件特性变差。如器件的输出阻抗变小，阔值电压随栅 长度减小而急剧地下降，进一步增加亚阈值泄漏电流，结果导致器件特性的 可控性很差。因而，对于小尺寸器件，能更好地抑制短沟道效应是器件制作 中要追求的主要目标之一。泉用本发明栅极侧壁层的形成方法制作的器件， 在抑制短沟道效应方面也具有一定的优势。为验证此点，对采用不同方法制 备的同 一芯片上不同尺寸的器件的阈值电压随饱和漏电流的变化情况进行了 测试。图8为采用本发明方法和传统方法形成栅极侧壁层的器件电特性测试图。 如图8所示，图中的横坐标为饱和漏电流，纵坐标为器件阈值电压值。图中的 菱形数据点为对采用本发明方法形成栅极侧壁层的器件的饱和漏电流与阈值 电压的测试结果，801曲线为该方法的数据点集合的拟合曲线；图中的三角数 据点为对采用传统CVD方法形成栅极侧壁层的器件的饱和漏电流与阈值电压 的测试结果，802曲线为该方法的数据点集合的拟合曲线。可以看到，当器件 尺寸减小时，器件的饱和漏电流逐渐增大，对应地，器件的阈值电压也发生 了变化。在器件尺寸较大时，器件的阈值电压随着饱和漏电流的增大而增大， 但随着器件尺寸进一步减小，当这两条曲线达到顶峰后，阈值电压却开始随 着饱和漏电流的增大而减小，即由此时开始，短沟道效应开始显现。众所周 知，增大器件阈值电压可以增强抑制短沟道效应的作用，由图中可以看到， 采用本发明形成栅极侧壁层的器件的测试曲线位于传统方法曲线的上方，其 阈值电压与传统方法相比要较高，具有对短沟道效应的更强的抑制作用，使 得器件的性能衰减较慢。衡量器件性能好坏的另 一个重要指标的器件的结特性，尤其对于小于90nm工艺的CMOS器件，其结深较浅，需要更严格地将线结区外的不可接受 杂质扩散降至最小，因而对器件制作工艺中的热预算也有更严格的要求。为 证实本发明的栅极侧壁层形成方法所用的热预算更小，形成的浅结更好，对采用不同方法形成栅极侧壁层的器件的结特性进行了测试。图9是采用本发明方法和传统方法形成ON结构的栅极侧壁层的器件结 特性测试图。如图9所示，其横坐标为结深度，纵坐标为测得的杂质浓度。 其中901为对采用本发明方法形成的ON结构栅极侧壁层的器件进行测试的 结果曲线，902为对采用传统方法形成的ON结构栅极侧壁层的器件进行测试 的结果曲线，可以看到，前者的曲线更为陡峭，结特性更好。尤其对于通常 关注的杂质浓度在1E+18和1E+19之间时所对应的结深，前者明显要d、一些， 这对于小于90nm工艺的器件而言，尤为关键。图10是采用本发明方法和传统方法形成ONO结构的栅极侧壁层的器件 结特性测试图。如图10所示，其横坐标为结深度，纵坐标为测得的杂质浓度。 其中1001为对采用本发明方法形成的ONO结构栅极侧壁层的器件进行测试 的结果曲线，1002为对采用传统方法形成的ONO结构棚4及侧壁层的器件进 行测试的结果曲线。同样可以看到，采用本发明方法形成栅极侧壁层的器件 的结较浅，结特性更好。本实施例中，利用ALD方法形成ON或ONO结构的介质层时，是分两 或三次完成的，即在形成氧化硅后，将衬底取出，进行了快速热退火处理， 然后再进行ALD方法的氮化硅的生长。在本发明的其他实施例中，也可以采 用合适的条件， 一次性完成ON或ONO结构的介质层的生长。在一次性完成 的生长中，所用的第一反应源均可选用TDMAS，其通入时间可以在1秒到 40秒之间，流速可以在0.1slm到2slm之间。只是所用的第二反应源在生长氧
化硅时选用02、 03或H20，生长氮化硅时选用含氮物质，如NH3即可。本实施例中，形成的是ON或ONO结构的栅极侧壁层，在本发明的其它 实施例中，还可以利用本发明的方法形成仅由氧化硅、或仅由氮化硅或者仅 由组份固定的氮氧化硅、或仅由组份渐变的氮氧化硅组成的栅极侧壁层。其 中，同样是利用ALD方法，采用TDMAS和02、 03或H20作为反应源形成 氧化硅，采用TDMAS和NH3作为反应源形成氮化硅，釆用TDMAS和02、 03或1~120,以及NH3作为反应源形成氮氧化石圭，并且，通过调整通入的02、 03或H2(),和NH3间的比例关系，可以形成组份渐变的氮氧化硅层。具有由 以上各种介质层刻蚀形成的栅极侧壁层的器件，同样可以具有性能均匀性较 好，热预算较低的优点。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何 本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和 修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1、一种栅极侧壁层的形成方法，其特征在于，包括提供一具有至少一个栅极的衬底；利用原子层沉积方法、在所述衬底上形成复合介质层；刻蚀所述复合介质层，在所述栅极的侧壁上形成侧壁层。
2、 如权利要求1所述的形成方法，其特征在于，利用原子层沉积方法在 所述衬底上形成复合介质层i包括在所述衬底上形成氧化硅介质层； 在所述氧化硅介质层上形成氮化硅或氮氧化硅介质层。
3、 如权利要求1所述的形成方法，其特征在于，利用原子层沉积在所述 衬底上形成复合介质层，包括在所述衬底上形成氧化硅介质层；在所述氧化硅介质层上形成氮化硅或氮氧化硅介质层；在所述氮化硅或氮氧化硅介质层上形成氧化硅介质层。
4、 如权利要求1所述的形成方法，其特征在于在所述衬底上形成复合 介质层之前，先对所述衬底进行轻掺杂处理。
5、 如权利要求2或3所述的形成方法，其特征在于在形成所述氧化硅 介质层之后，所述氮化硅或氮氧化硅介质层之前，对所述衬底进行快速热退 火处理。
6、 如权利要求1所述的形成方法，其特征在于，所述原子层沉积方法的 步骤包括将所述衬底装入原子层沉积反应室内；力口热户斤述反应室；在所述衬底上生长单层介质层；至少重复一次所述生长单层介质层的步骤后，完成所述介质层的沉积。
7、 如权利要求6所述的形成方法，其特征在于所述加热的温度在400 到600。C之间。
8、如权利要求6所述的形成方法，其特征在于，所述生长单层介质层的 步骤包括通入第一反应源，在所述衬底上吸附形成所述第一反应源的单一层； 抽出所述反应室内未吸附在所述衬底上的所述第 一反应源； 通入第二反应源，与所述单一层反应形成单层的介质层；抽出所述反应室内未与所述单一层发生反应的所述第二反应源。
9、 如权利要求8所述的形成方法，其特征在于在抽出第一反应源和抽 出第二反应源的同时，通入氮气、氩气或氦气中的一种。
10、 如权利要求8所述的形成方法，其特征在于所述第一反应源为三-二曱基氨基硅烷。
11、 如权利要求IO所述的形成方法，其特征在于，所述第一反应源的通 入时间在1秒到40秒之间，流速在0.1 slm到2slm之间。
12、 如权利要求8所述的形成方法，其特征在于所述单层介质层为氧 化硅层时，所述第二反应源为02 、 03或H20。
13、 如权利要求12所述的形成方法，其特征在于所述第二反应源的通 入时间在1秒到40秒之间，流速在0.1 slm到20slm之间，反应室的压力在 0.5T到20Torr之间。
14、 如权利要求8所述的形成方法，其特征在于所述单层介质层为氮 化硅层时，所述第二反应源为丽3。
15、 如权利要求14所述的形成方法，其特征在于所述第二反应源的通 入时间在1秒到40秒之间，流速在O.lslm到20slm之间，反应室的压力在 0.5T到20Torr之间，加入的RF能量在200到600W之间。
全文摘要
公开了一种栅极侧壁层的形成方法，包括步骤提供一具有至少一个栅极的衬底；利用原子层沉积方法，在所述衬底上形成复合介质层；刻蚀所述复合介质层，在所述栅极的侧壁上形成侧壁层。本发明不仅具有较低的热预算，对改善器件的性能有利，形成的栅极侧壁层的均匀性也更好，提高了器件性能的一致性。
文档编号H01L21/02GK101154571SQ20061011684
公开日2008年4月2日 申请日期2006年9月30日 优先权日2006年9月30日
发明者何有丰 申请人:中芯国际集成电路制造(上海)有限公司