双镶嵌结构的形成方法

专利名称：双镶嵌结构的形成方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种双镶嵌结构的形成方法。
技术背景随着集成电路的制作向超大规模集成电路(ULSI)发展，内部的电路密 度越来越大，所含元件数量不断增加，使得晶片的表面无法提供足够的面积 来制作所需的互连线(Interconnect)。因此，为了配合元件缩小后所增加的 互连线需求，两层以上的多层金属互连线的设计，成为超大规模集成电路技 术所必须采用的方法。其中，进入0.18微米工艺技术后，采用铜和低介电常数 (低k值，low dielectric constant)介电层的双镶嵌结构，因其可以减小金属电阻及 芯片的互连延迟，成为高集成度、高速逻辑集成电路芯片制造的最佳方案。双镶嵌结构通过在层间介电层内刻蚀形成通孔和沟槽，填充入导电材料， 并利用化学机械研磨方法去除额外的导电材料，实现既能为每一金属层产生 通孔又能产生引线。下面简单介绍一种常用的双镶嵌结构的形成方法，

图1A 至1E为说明传统的双镶嵌结构形成方法的器件剖面示意图，如图1A所示，首 先在要形成双镶嵌结构的衬底101上沉积一层刻蚀停止层102，该层通常采用 氮化硅材料或含氮的碳硅化合物材料。然后，在该停止层102上沉积一层间介 电层103，该层要求为低k值的介电材料层，可以是利用化学气相沉积方法形 成的氧化硅材料，也可以是利用旋涂方法将胶状的氧化硅基材料涂布在衬底 上，并烘烤成形的具有较低k值的多孔材料。接着，在该介电层103上涂布光刻胶并进行图形化处理，再以该光刻胶为 掩膜对介电层103进行刻蚀形成通孔，图1B为形成通孔后的器件剖面图，如图 1B所示，在本步刻蚀工艺中，在通孔104的侧壁处产生一些刻蚀后聚合物105， 其会对后面的工艺产生不良影响，为此，美国专利6713402中，公开了一种在 刻蚀后对衬底送入等离子体清洗室进行清洗以去除该刻蚀后残留物的方法， 但是该方法会对衬底本身有一定的损伤，并不可取。另外，在该步刻蚀工艺 中，刻蚀停止层中的含氮化合物会在等离子体作用下与刻蚀气体发生反应， 在侧壁层中形成氨类的化合物，其同样会对后面的工艺产生不良影响，而该
发明中的等离子清洗的方法并不能将侧壁层中包含的氨类的化合物去除干净。再接着，对衬底进行涂布光刻胶及图形化出沟槽的处理。在沟槽形成工 艺中，因受到前面刻蚀时残留的聚合物及产生的氨类的化合物的影响，会产生一些不正常的现象。图1C为本步光刻图形化后的器件剖面示意图，如图1C 所示，因光刻胶107在曝光后呈酸性，其在遇到聚合物和侧壁层中的氨类的化 合物时，会发生反应，结果导致显影不完全，在边角处留下了一些光刻胶的 残渣IIO。在显微镜下观察，表现为光刻图形的边缘有弯曲和虛边现象。即使 在本步光刻前对衬底进行了等离子清洗去除残留聚合物的处理，但因通孔底 部侧壁层中氨类的化合物的存在，仍会出现这一问题，可称之为光刻胶被毒 化。然后，以光刻图形为掩膜进行沟槽的刻蚀，并在沟槽形成后，利用湿法 腐蚀的方法将通孔底部的刻蚀停止层腐蚀去除并进行金属化。图1D为刻蚀形 成沟槽后的器件剖面示意图，如图1D所示，由于图形边缘处光刻胶残渣的存 在，以光刻图形为掩膜形成的沟槽108同样也会在边角处出现未刻蚀干净的边 角物120，导致刻蚀不完全而引起沟槽图形的变形。图1E为形成双镶嵌结构后的器件剖面示意图，如图1E所示，形成沟槽后， 利用电化学镀(ECP， Electro Chemical Plating)的方法在通孔和沟槽内填充铜金 属109，再利用化学机械研磨(CMP， Chemical Mechanical Polishing)的方法 去除多余的金属，并将其磨平，形成双镶嵌结构。但是，由于沟槽108出现了 形变，其实际尺寸偏离了设计值，会导致铜的填充质量下降，在随后进行的 CMP工艺中，尤其对于尺寸较小的沟槽，易出现铜线断裂的现象，如图中130 所示。在显微镜下观察，表现为衬底表面金属连线变细，甚至中断，结果导 致电路无法正常工作。为解决这一因光刻胶被毒化而导致的电路失效的问题，申请号为 02128694.9的中国专利公开了一种形成双镶嵌结构的方法，该方法通过在层间 介电层的上方增加一层上盖层氧化硅，并在第一次刻蚀时仅停留在该上盖层 上，来防止光刻胶与含有氨类化合物的介电层相接触，保护光刻胶不被毒化， 但是该方法中上盖层和层间介电层均为氧化硅材料，不能保证该第一次刻蚀 时能停留在上盖层处，即使该上盖层的材料选择了刻蚀速率较慢的氧化硅材
料，因其厚度和刻蚀速率差有限，仍可能会发生过刻蚀的现象，此时，光刻 胶仍会与介电层相接触，被其内的氨类的化合物毒化，即该方法的实现不易 控制。另外，该方法的适用范围较窄，对于介电层材料本身不含氨类化合物， 而是位于该层下的刻蚀停止层在刻蚀时产生了氨类化合物，并因此导致的光 刻胶被毒化的现象，该方法并不适用。 发明内容本发明提供了 一种双镶嵌结构的形成方法，利用 一层阻挡层防止光刻胶 被毒化，改善了现有双镶嵌结构中易出现金属连线变细或中断的问题。本发明提供的一种双镶嵌结构的形成方法，包括步骤 提供一表面至少具有 一导电区域的衬底； 在所述衬底上形成一刻蚀停止层； 在所述衬底上形成一层间介电层；利用光刻胶对所述层间介电层进行通孔的图形化处理，并刻蚀形成通孔； 在所述层间介电层上和所述通孔内壁处形成一阻挡层； 利用光刻胶在所述阻挡层上进行沟槽的图形化处理； 刻蚀所述阻挡层和所述层间介电层形成沟槽，且所述沟槽下方至少有一 个所述通孔；在所述沟槽和所述通孔中填充导电材料； 对所述导电材料进行研磨处理，形成双镶嵌结构。 其中，所述刻蚀停止层为含氮的碳硅化合物层。其中，所述阻挡层是介电材料，其厚度在30至300A之间，且所述阻挡 层是利用化学气相沉积方法在200至400。C之间的温度下形成的。其中，在填充导电材料前，可以利用湿法腐蚀方法将所述阻挡层和所述 刻蚀停止层去除。另外，还可以在形成阻挡层后，在所述介电层上和所述通孔中覆盖一层 防反射层，所述防反射层是利用旋涂方法形成的胶状氧化硅基材料。此时， 在填充导电材料前，要利用湿法腐蚀方法将所述防反射层、所述阻挡层和所 述刻蚀停止层去除。本发明具有相同或相应技术特征的另一种双镶嵌结构的形成方法，包括 步骤 提供 一表面至少具有 一 导电区域的衬底；在所述衬底上形成一刻蚀停止层；在所述衬底上形成一层间介电层；利用光刻方法对所述层间介电层进行沟槽的图形化处理，并刻蚀形成沟槽；在所述层间介电层上和所述沟槽内壁处形成一阻挡层； 利用光刻方法在所述阻挡层上进行通孔的图形化处理； 对所述阻挡层和所述层间介电层进行刻蚀处理形成通孔，且所述通孔位 于所述沟冲曹内；在所述沟槽和所述通孔中填充导电材料； 对所述导电材料进行研磨处理，形成双镶嵌结构。 其中，所述刻蚀停止层为含氮的碳硅化合物层。其中，所述阻挡层是介电材料，其厚度在30至300A之间，且所述阻挡 层是利用化学气相沉积方法在2 00到4 00°C之间的温度下形成的。 与现有技术相比，本发明具有以下优点本发明的双镶嵌结构的形成方法，通过在刻蚀后沉积一层阻挡层，将刻 蚀后残留的聚合物及生成的氨类化合物阻挡在该阻挡层之下，防止了光刻胶 被毒化，改善了双镶嵌工艺中易出现的金属连线中断的问题，提高了双镶嵌 结构的稳定性和可靠性。本发明的双镶嵌结构的形成方法实现方便，易于控制，适用范围较宽， 可应用于各种双镶嵌结构。另外，本发明中所增加的阻挡层的材料选择方面 也比较灵活。 附困说明图1A至1E为说明传统的双镶嵌结构形成方法的器件剖面示意图； 图2为本发明第一实施例的双镶嵌结构形成方法的流程图； 图3A至3F为说明本发明第一实施例的双镶嵌结构形成方法的器件剖面 示意图； 具体实施方式
为使本发明的上迷目的、特征和优点能够更加明显易懂，下面结合附图 对本发明的具体实施方式
做详细的说明。本发明的处理方法可被广泛地应用到许多应用中，并且可利用许多适当 的材料制作，下面是通过较佳的实施例来加以说明，当然本发明并不局限于 该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在 本发明的保护范围内。其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为 了便于说明，表示器件结构的剖面图会不依一般比例作局部放大，不应以此 作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的 三维空间尺寸。图2为本发明第一实施例的双镶嵌结构形成方法的流程图，图3A至3F 为说明本发明第一实施例的双镶嵌结构形成方法的器件剖面示意图，下面结 合图2和图3A至3F对本发明的第一实施例进行详细说明。首先，提供一需要形成双镶嵌结构的衬底(S201)。因双镶嵌结构是用于 形成层间金属导线连接的，在该衬底表面上应具有至少一处导电区域，且后 面最终形成的双镶嵌结构的底部是与该衬底表面上的导电区域相连的，或者 说，本发明的双镶嵌结构是建立在衬底表面的部分导电区域之上的，以实现 两层间的电连接。然后，在该衬底上形成一刻蚀停止层(S202)。该层是用于保护下面的衬 底材料的，要求其在刻蚀速率方面要低于其上的介电层，以防止后面刻蚀介 电层时发生过刻蚀损伤到下面的衬底材料。在0.13微米以上的工艺中，该层 一般采用氮化硅材料，而0.13微米以下的工艺中，为了与低k值的介电材料 更好地匹配，常改用含氧、氮的碳硅化合物材料作为刻蚀停止层。本实施例 中选用的是含氮的碳硅化合物。接着，在刻蚀停止层上沉积一层间介电层(S203 )。图3A为形成层间介 电层后的器件剖面示意图(图中未示出衬底中的导电区域)，如图3A所示， 衬底101上为刻蚀停止层102，在其上又形成了一层间介电层103。对于高集 成度、高速器件，为降低寄生电容，该介电层必须选择低k值的介电层，如 利用化学气相沉积方法形成的掺氟的氧化硅(FSG),掺碳的氧化硅(CDO)，
未掺杂的氧化硅(USG)层，或者采用旋涂的方式(SOD)利用液态的胶状氧化 硅基材料形成的多孔介电层。本实施例中选用的是具有低k值的化学气相沉 积方法制成的BD (Black Diamond)材料。再接着，在介电层103上涂布光刻胶并进行图形化处理，再以该光刻胶 为掩膜对介电层103进行刻蚀形成通孔(S204)。图3B为形成通孔后的器件 剖面图，如图3B所示，本步刻蚀工艺中， 一方面在通孔104的侧壁处产生了 一些刻蚀后聚合物105;另一方面，刻蚀停止层中的含氮化合物会在等离子体 作用下与刻蚀气体发生反应，在侧壁层中形成氨类的化合物。本步所产生的聚合物和氨类的化合物会导致后面再涂布的光刻胶被毒化。本实施例中，是直接以光刻胶为掩膜对通孔进行刻蚀的，在本发明的其 他实施例中，还可以在层间介电层103上再形成一层硬掩膜层，先对其进行 图形化处理，再以其为掩膜进行刻蚀形成通孔；或者在对该硬掩膜层进行图 形化后，再以光刻胶及该硬掩膜层一起作为掩膜进行通孔的刻蚀，该硬掩膜 层的存在，可以令形成的通孔边缘形状更好。对于双镶嵌结构，在形成通孔后，还需再次进行图形化及干法刻蚀步骤 以形成沟槽，其中的图形化处理又包括了涂布光刻胶、前烘、光刻曝光、显 影、后烘等处理过程。这一处理过程中，在对所涂布的光刻胶进行前烘加热 处理时，前面刻蚀通孔时产生的聚合物和氨类化合物，会向上扩散，与光刻 胶相接触；而在随后进行的曝光处理中，曝光后的光刻胶呈酸性，其会受到 扩散上来的碱性的聚合物及氨类化合物的影响，结果导致本应在显影中被去 除的曝光后光刻胶未被完全去除干净，仍残留了部分光刻胶残渣，即，光刻 胶被毒化。其表现为光刻后的图形边缘有弯曲和虚影出现，而按此光刻图形 进行刻蚀后，形成的沟槽形状也不会正常。为避免这一现象的出现，本发明在形成通孔后，增加了沉积一层阻挡层 的步骤(S205 )，将刻蚀通孔时所产生的聚合物及氨类化合物隔离在该阻挡层 之下，阻止其在光刻胶烘烤过程中向光刻胶内部的扩散，也就防止了光刻胶 被毒化现象的出现。图3C为形成阻挡层后的器件剖面图，如图3C所示，在 层间介电层103上和通孔104的内壁处覆盖了一层阻挡层301，该阻挡层的作 用是防止聚合物及氨类化合物的扩散。因其可以后面的工艺中去除，对最终 形成的双镶嵌结构的性能不会有影响，故而其材料的选择范围也较宽，可以为介电材料，如氧化硅、氮化硅、氮氧化硅、碳化硅等，也可以为多晶硅等 半导体材料。只要其既能满足防止扩散的要求，又易于被去除即可。为此， 该阻挡层厚度的确定要进行折衷考虑，既不能过厚，也不能过薄， 一般可在10到300A之间，具体厚度可综合材料特点共同确定。另外，为了尽量不增 加器件制作中的热预算，该阻挡层通常可选用在较低温度下生长。本实施例 中，选用了化学气相沉积的方法，在200°C到400°C之间，如300°C下，生 长了一层氮化硅层为阻挡层，其厚度为50A。形成阻挡层后，再进行图形化处理并刻蚀形成沟槽(S206)。图3D为本 步光刻图形化后的器件剖面示意图，如图3D所示，因有阻挡层301的存在，将 S204中产生的聚合物和氨类化合物与光刻胶隔离开来。即使在图形化过程中， 会有一定的加热处理，也无法向上扩散至光刻胶107内，因而也就不会对曝光 后呈酸性的光刻胶有影响，防止了光刻胶被毒化，保证了光刻胶曝光、显影 工艺的正常进行，并最终得到完整的光刻胶图形。表现为显微镜下观察到的 图形的边缘清晰。沟槽形成后，去除衬底表面的光刻胶，此时，可以增加一步去除阻挡层 和通孔底部的刻蚀停止层的操作，通常可采用湿法腐蚀，因该层厚度有限， 且通常会选用与介电层间的腐蚀速率相差较大的腐蚀液，本步搡作对双镶嵌 结构的形成影响不大。图3E为刻蚀形成沟槽后的器件剖面示意图，如图3E所 示，以该正常的光刻图形为掩膜进行干法刻蚀，所得到的沟槽的形状也会相 应完整，不会产生形变，因而各沟槽108的形状均表面正常。注意到形成的沟 槽下方的通孔可能存在一个或多个通孔，其是根据电路功能，具体设计每一 个沟槽下所对应的通孔的情况，通常至少会有一个。接着，对形成的沟槽和通孔进行填充导电材料的处理(S207)。对于高 集成度、高速器件，通常采用金属铜进行填充。填充后，再利用CMP的方法去除衬底表面多余的金属，并将其磨平，形 成双镶嵌结构(S208)。图3F为形成双镶嵌结构后的器件剖面示意图，如图 3F所示，形成沟槽后，利用电化学镀的方法在通孔和沟槽内填充铜金属109。 因本实施例中增加了阻挡层的制作，阻止了光刻胶的毒化，所形成的通孔和 沟槽形状规则，与设计情况相符，铜金属的填充质量会较好。在CMP工艺完
成后，通孔和沟槽内的铜金属会保留完整，在显微镜下观察，表现为村底表 面金属连线正常。本实施例中的双镶嵌结构的形成是先形成通孔再形成沟槽的，实际工艺 中，也可以先形成沟槽再形成通孔，对于后者，可以在第一次干法刻蚀形成 沟槽后，增加一步沉积阻挡层的操作，再进行后面的工艺，同样可以避免因 光刻胶被毒化而导致的通孔变形，铜金属脱落，电路无法正常工作的问题。 其具体实现方法与上述方法类似，本领域的普通^l支术人员应易于理解，不再 赘述。图4为本发明第二实施例的双镶嵌结构形成方法的流程图，图5A至5H 为说明本发明第二实施例的双镶嵌结构形成方法的器件剖面示意图。下面结 合图4和图5A至5H对本发明的第二实施例的具体实施过程进行详细介绍。首先，提供一需要形成双镶嵌结构的衬底(S401 )。且该衬底表面上应具 有至少一处导电区域，其与后面形成的双镶嵌结构的底部相连。然后，在该衬底上形成一刻蚀停止层(S402)。本实施例中该层选用的是 含氮的碳硅化合物。接着，在刻蚀停止层上沉积一层间介电层(S403)。图5A为形成层间介 电层后的器件剖面示意图，如图5A所示，衬底101上为刻蚀停止层102，在 其上又形成了一层间介电层103。对于高集成度、高速器件，为降低寄生电容， 该介电层必须选择低k值的介电层，如掺氟的氧化硅(FSG)，掺碳的氧化硅 (CDO),纯硅酸盐玻璃(USG)层，或者采用旋涂的方式(SOD)利用液态的 胶状氧化硅基材料形成。本实施例中，在综合考虑了机械特性和多孔特性后， 选用了机械特性较好的由CVD方法形成的BD和FSG材料，由二者一起构成 两金属层间的混合型层间介电层。该混合型介电层形成后，在其上涂布光刻胶并进行图形化处理，再以该 光刻胶为掩膜对介电层103进行刻蚀形成通孔(S404)。图5B为形成通孔后 的器件剖面图，如图5B所示，本步刻蚀工艺中，会产生两类刻蚀后产物，一 类是刻蚀停止层中的含氮化合物在等离子体作用下与刻蚀气体发生反应，在 侧壁层中形成的氨类化合物产物；另一类是在刻蚀时在通孔104的侧壁处产 生的一些刻蚀后聚合物105。这两类刻蚀产物会在后续的热处理过程中向上扩 散，与后面图形化过程中所用的光刻胶相接触，并与曝光后呈酸性的光刻胶
反应，导致本应在显影中被去除的爆光后光刻胶不能被完全去除干净，在显 影后应没有光刻胶的部位，尤其是图形边角处仍会存在部分光刻胶残渣，表 现为光刻后的图形边缘有虛影出现，按此图形进行刻蚀后，就会导致形成的 沟槽变形。本实施例中，后面对介电层进行沟槽图形化的过程中，会旋涂氧化硅基的材料DUO,以达到平坦化和防反射的目的，但是该DUO材料没有足够的 抗扩散能力，因而在其的烘烤成形过程中，因刻蚀所产生的聚合物与氨类的 化合物会较容易地通过其向上扩散；并且，在后期对在其上所涂布的光刻胶 进行前烘的时候，这些已位于DUO材料中的聚合物与氨类的化合物会继续向 上扩散至光刻胶内部，对曝光后的光刻胶产生影响，同样也会造成光刻胶显 影不充分，图形发生变形的结果。为避免这一现象的出现，本实施例在形成通孔后，沉积了一层阻挡层 (S405 )，将刻蚀通孔时所产生的聚合物及氨类化合物隔离在该阻挡层之下， 防止其与光刻胶接触，也就防止了光刻胶被毒化问题的发生。图5C为形成阻 挡层后的器件剖面图，如图5C所示，在层间介电层103和通孔104的内壁处 覆盖了一层阻挡层301,该阻挡层材料的选择可以是未掺杂的氧化硅、掺氟的 氧化硅或掺碳的氧化硅等，其厚度要既能满足防止扩散的要求，又要易于被 去除。本实施例中，选用CVD方法，在200到400°C之间，如300°C下，生 长了 一层低温TEOS氧化硅层及为阻挡层，其厚度可以在30到300A之间， 如为80A、 150 A或200 A等。阻挡层形成后，旋涂氧化硅基的DUO材料形成防反射层(S406)，图5D 为形成防反射层后的器件剖面图，如图5D所示，在形成通孔和阻挡层后，利 用旋涂的方法在衬底表面涂布一层胶状的DUO防反射层501 ，以达到平坦化 表面及防反射的目的。虽然该防反射层501的抗扩散能力较差，但是，由于 本实施例中已在该防反射层下加了 一层阻挡层，前面通孔刻蚀的残留产物不 会扩散至该防反射层中。形成防反射层后，对村底进行图形化并刻蚀出沟槽(S407)。图5E为本 步光刻图形化后的器件剖面示意图，如图5E所示，因有阻挡层301的存在，将 S404中产生的聚合物和氨类化合物不能穿过防反射层501与光刻胶107相接 触，也就不会对曝光后呈酸性的光刻胶有影响，防止了光刻胶被毒化，保证
了光刻胶曝光、显影工艺的正常进行，并最终得到完整的光刻胶图形。表现 为显微镜下观察到的图形的边缘清晰。图5F为刻蚀形成沟槽后的器件剖面示意图，如图5F所示，因光刻图形已 正常，以其为掩膜进行刻蚀而得到的沟槽108的形状也相应地恢复了正常，形 成了图形规则的沟槽。沟槽干法刻蚀完成后，还需去除防反射层、阻挡层和通孔内的刻蚀停止 层(S408)。图5G为去除防反射层、阻挡层和刻蚀停止层后的器件剖面示意 图，如图5G所示，利用湿法腐蚀的方法将通孔104内的防反射层、阻挡层、刻 蚀停止层一起去除。本实施例中，采用的是将防反射层、阻挡层、刻蚀停止层一次湿法腐蚀 去除。在本发明的其他实施例中，也可以选择将各阻挡层、刻蚀停止层在不 同工艺步骤后分别采用不同的腐蚀液腐蚀去除。去除防反射层、阻挡层和刻蚀停止层后，对形成的沟槽和通孔进行填充 导电材料的处理(S409)。对于高集成度、高速器件，是采用电化学镀金属 铜的方法进行填充。填充后，再利用CMP的方法去除衬底表面多余的金属， 并将其磨平，形成双镶嵌结构(S410)。图5H为形成双镶嵌结构后的器件剖 面示意图，如图5H所示，形成沟槽后，利用电化学镀的方法在通孔和沟槽内 填充铜金属109，因本实施例中增加了一层阻挡层，防止了光刻胶的被毒化， 所形成的通孔和沟槽形状规则，铜金属的填充质量会较好。在CMP工艺完成 后，通孔和沟槽内的铜金属会保留完整。在显微镜下观察，表现为衬底表面 金属连线正常。以上是对本发明双镶嵌结构的形成方法的部分具体实施例的介绍，本发 明的双镶嵌结构的形成方法，通过沉积一层阻挡层，将刻蚀后残留的聚合物 及生成的氨类化合物与光刻胶隔离开，防止了光刻胶被毒化，改善了双镶嵌 工艺中易出现的金属连线中断的问题，增强了双镶嵌结构的可靠性，提高了 产品的成品率。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何 本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和 修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1、一种双镶嵌结构的形成方法，其特征在于，包括步骤提供一表面至少具有一导电区域的衬底；在所述衬底上形成一刻蚀停止层；在所述衬底上形成一层间介电层；利用光刻胶对所述层间介电层进行通孔的图形化处理，并刻蚀形成通孔；在所述层间介电层上和所述通孔内壁处形成一阻挡层；利用光刻胶在所述阻挡层上进行沟槽的图形化处理；刻蚀所述阻挡层和所述层间介电层形成沟槽，且所述沟槽下方至少有一个所述通孔；在所述沟槽和所述通孔中填充导电材料；对所述导电材料进行研磨处理，形成双镶嵌结构。
2、 如权利要求1所述的形成方法，其特征在于所述刻蚀停止层为含氮 的碳硅化合物层。
3、 如权利要求1所述的形成方法，其特征在于所述阻挡层是介电材料。
4、 如权利要求1所述的形成方法，其特征在于所述阻挡层的厚度在30 至300A之间。
5、 如权利要求l所述的形成方法，其特征在于所述阻挡层是利用化学 气相沉积方法在200至400°C之间的温度下形成的。
6、 如权利要求1所述的形成方法，其特征在于填充导电材料前，利用 湿法腐蚀方法将所述阻挡层和所述刻蚀停止层去除。
7、 如权利要求1所述的形成方法，其特征在于形成阻挡层后，还在所 述介电层上和所述通孔中覆盖了一层防反射层。
8、 如权利要求7所述的形成方法，其特征在于所述防反射层是利用旋 涂方法形成的胶状氧化硅基材料。
9、 如权利要求7所述的形成方法，其特征在于填充导电材料前，利用 湿法腐蚀方法将所述防反射层、所述阻挡层和所述刻蚀停止层去除。
10、 一种双镶嵌结构的形成方法，其特征在于，包括步骤 提供一表面至少具有 一导电区域的衬底； 在所述衬底上形成一刻蚀停止层； 在所述衬底上形成一层间介电层； 利用光刻方法对所述层间介电层进行沟槽的图形化处理，并刻蚀形成沟槽；在所述层间介电层上和所述沟槽内壁处形成一阻挡层； 利用光刻方法在所述阻挡层上进行通孔的图形化处理； 对所述阻挡层和所述层间介电层进行刻蚀处理形成通孔，且所述通孔位 于所述沟槽内；在所述沟槽和所述通孔中填充导电材料； 对所述导电材料进行研磨处理，形成双镶嵌结构。
11、 如权利要求10所述的形成方法，其特征在于所述刻蚀停止层为含 氮的碳硅化合物层。
12、 如权利要求10所述的形成方法，其特征在于所述阻挡层是介电材料。
13、 如权利要求IO所述的形成方法，其特征在于所述阻挡层的厚度在 30至300A之间。
14、 如权利要求IO所述的形成方法，其特征在于所述阻挡层是利用化 学气相沉积方法在200到400°C之间的温度下形成的。
全文摘要
公开了一种双镶嵌结构的形成方法，包括步骤提供一表面至少具有一导电区域的衬底；在所述衬底上形成一刻蚀停止层；在所述衬底上形成一层间介电层；利用光刻胶对所述层间介电层进行通孔的图形化处理，并刻蚀形成通孔；在所述层间介电层上和所述通孔内壁处形成一阻挡层；利用光刻胶在所述阻挡层上进行沟槽的图形化处理；刻蚀所述阻挡层和所述层间介电层形成沟槽；在所述沟槽和所述通孔中填充导电材料；对所述导电材料进行研磨处理，形成双镶嵌结构。本方法可以防止光刻时衬底材料对光刻胶的毒化，改善了双镶嵌工艺中易出现的金属连线中断的问题，提高了双镶嵌结构的稳定性和可靠性。
文档编号H01L21/70GK101154622SQ200610116880
公开日2008年4月2日 申请日期2006年9月30日 优先权日2006年9月30日
发明者王向东, 赵永红, 高俊涛 申请人:中芯国际集成电路制造(上海)有限公司