技术领域
本发明涉及利用等离子体对由含有硅和氧的低介电常数膜制成的绝缘膜实施处理的等离子体处理方法和等离子体处理装置，以及储存有用于实施该方法的计算机程序的存储介质。
背景技术：
半导体设备具有逐年向高集成化发展的趋势，为对应形成于晶片上的图案微细化，抗蚀剂材料、曝光技术等的改善得到推动，抗蚀剂掩模的开口尺寸也变得相当小。
另一方面，为谋求高集成化，设备构造采用多层结构，然而，为提高动作速度，需要减小寄生电容，因此，绝缘膜例如层间绝缘膜在低介电常数膜材料方面的开发也在向前发展。作为该低介电常数膜之一，可举出例如被称为含碳的硅氧化膜等SiOC膜。
利用这类抗蚀剂掩模的形成技术与低介电常数膜的组合，能谋求高集成化、动作速度的高速化，但这样的一连串工艺中的课题之一是蚀刻工艺中凹部的扩大。即，在利用等离子体进行蚀刻的情况下，抗蚀剂掩模的开口尺寸增加，或蚀刻对象膜的凹部侧壁的蚀刻程度过大，最终会导致孔、槽等的尺寸大于设计值，出现达不到符合设计的设备特性的问题。另外，在此后用于埋设电极的导通孔、接触孔等中，当相互邻接的孔之间互相接近时，就有可能导致孔间短路。因此，抗蚀剂掩模形成技术愈发显示出其局限性，所以，对在蚀刻对象膜上形成尺寸比抗蚀剂掩模开口尺寸还小的开口部的技术有所需求。
用于对应该问题的技术已知有专利文献1和专利文献2所述的技术。在专利文献1中，记载着如下内容：对于硅氮化膜，使用SF6气体作为第一蚀刻气体，使用选自CF4气体、CHF3气体、CH2F2气体、CH4气体中的至少一种作为第二蚀刻气体，利用这些混合气体进行蚀刻，就能控制图案尺寸，但在对含有硅和氧例如SiOC膜进行蚀刻的情况下，该方案不能说是一个合适的技术方案。而在专利文献2中，记载了使用至少含有CF4气体、CHF3气体、N2气、惰性气体的混合气体对SiOC膜进行蚀刻的方法，但其并未注意提供给处理气体的功率，因此，不能充分抑制孔、槽等凹部的扩大化趋势。
专利文献1：日本特开2004-103925号公报(权利要求11和第0107段)
专利文献2：日本特开2004-247568号公报(第0010段)
技术实现要素：
本发明即是在上述情况下作出的发明，其目的在于，提供一种在对由含有硅和氧的低介电常数膜构成的绝缘膜进行蚀刻时，能在半导体晶片(下文简称为晶片)等基板上形成开口尺寸小的凹部，并能在基板上形成尺寸比形成于抗蚀剂掩模的开口部的开口尺寸还小的凹部的等离子体处理方法以及等离子体处理装置。另外，本发明的另一个目的在于提供一种储存有能实施该等离子体处理的计算机程序的存储介质。
本发明的等离子体处理方法，使用等离子体处理装置对基板进行处理，该等离子体处理装置具有与相互对置的上部电极和下部电极之一连接，向处理气氛供给第一高频，将处理气体等离子体化的第一高频电源，其特征在于，包括：将基板载置在下部电极上的工序，该基板是在由含有硅和氧的低介电常数膜构成的绝缘膜上叠层有抗蚀剂掩模的基板；向处理气氛供给含有作为含碳和氟的化合物的CF类气体和CHxFy(x、y是合计为4的自然数)气体的处理气体的工序；向处理气氛供给第一高频，将处理气体等离子体化，生成等离子体，使堆积物附着在抗蚀剂掩膜的开口部的侧壁上，减小开口尺寸的工序；和此后利用等离子体对上述绝缘膜进行蚀刻的工序。
优选为，上述第一高频电源与上部电极连接，一边从与下部电极连接的第二高频电源向处理气氛供给比第一高频的频率低的第二高频，向载置于下部电极上的基板供给偏置功率，一边进行减小上述开口尺寸的工序。
上述抗蚀剂掩模不限于直接形成于上述绝缘膜上，也可以在上述绝缘膜上隔着例如用于防止曝光时的反射的防反射膜、以及形成于上述绝缘膜和上述防反射膜之间的SiO2等氧化膜等而形成。上述绝缘膜优选为SiOC膜、SiOCH膜、SiO2膜等氧化膜。
供给上述上部电极或上述下部电极的第一高频的功率优选，其除以基板表面积的商值为1000W/70685.8mm2以上。另外，CHxFy气体与CF类气体的流量比优选为0.05以上。
本发明的另一种等离子体处理方法，使用等离子体处理装置对基板进行处理的方法，该等离子体处理装置具有：与相互对置的上部电极和下部电极之一连接，用于向处理气氛供给第一高频，将处理气体等离子体化的第一高频电源；和与上述下部电极连接，用于向处理气氛供给比第一高频的频率还低的第二高频，向载置于下部电极上的基板供给偏置功率的第二高频电源，其特征在于，包括：将基板载置在下部电极上的工序，该基板是在由含有硅和氧的低介电常数膜制成的绝缘膜上叠层有抗蚀剂掩模的基板；向处理气氛供给含有CF4气体、CHxFy(x、y是合计为4的自然数)气体和氮气的处理气体的工序；和向处理气氛供给第一高频，使得供给上述上部电极或下部电极的功率除以基板表面积的商值为1500W/70685.8mm2以上，将处理气体等离子体化，生成等离子体，并向处理气氛供给第二高频，利用等离子体对上述绝缘膜进行蚀刻的工序。
在上述减小抗蚀剂掩模开口尺寸的发明中，优选为对绝缘膜进行蚀刻的工序适用本发明所用的工艺条件，即，优选为将两发明组合。上述CHxFy气体与CF类气体的流量比优选为0.2以上、2以下。
本发明的等离子体处理装置，用于对基板上的绝缘膜进行蚀刻，该基板是在由含有硅和氧的低介电常数膜构成的绝缘膜上叠层有抗蚀剂掩模的基板，其特征在于，具有：处理室；设在处理室内，并相互对置的上部电极和下部电极；与上述上部电极和下部电极之一连接，用于向处理气氛供给第一高频，将处理气体等离子体化的第一高频电源；用于向处理室内供给含有作为含碳和氟的化合物的CF类气体和CHxFy(x、y是合计为4的自然数)气体的处理气体的单元；和用于执行等离子体处理方法的控制单元。
另外，本发明的等离子体处理装置的特征在于，具有用于向处理室内供给CF4气体的单元，上述控制单元以执行上述等离子体处理方法的方式构成。
另外，上述等离子体处理装置优选具有：与上述上部电极连接的上述第一高频电源；和与上述下部电极连接，用于向处理气氛供给比第一高频的频率低的第二高频，向载置于下部电极上的基板供给偏置功率的第二高频电源。
本发明的另一种等离子体处理装置，用于对基板上的绝缘膜进行蚀刻，该基板是在由含有硅和氧的低介电常数膜构成的绝缘膜上叠层有抗蚀剂掩模的基板，其特征在于，具有：处理室；设在处理室内，并相互对置的上部电极和下部电极；与上述上部电极和下部电极之一连接，用于向处理气氛供给第一高频，将处理气体等离子体化的第一高频电源；与上述下部电极连接，用于向处理气氛供给比第一高频的频率低的第二高频，向载置于下部电极上的基板供给偏置功率的第二高频电源；用于向处理室内供给含有CF4气体、CHxFy(x、y是合计为4的自然数)气体和氮气的处理气体的单元；和用于执行等离子体处理方法的控制单元。
本发明的存储介质应用于等离子体处理装置，该等离子体处理装置具有：与相互对置的上部电极和下部电极之一连接，用于向处理气氛供给第一高频，将处理气体等离子体化的第一高频电源；和与上述下部电极连接，用于向处理气氛供给比第一高频的频率低的第二高频，向载置于下部电极上的基板供给偏置功率的第二高频电源，其特征在于，储存有在计算机上运行的计算机程序。上述计算机程序的特征在于：以实施上述等离子体处理方法的方式组合步骤。上述计算机程序不仅包括由指令组成的步骤组，还包括数据库。
本发明对在由含有硅和氧的低介电常数膜构成的绝缘膜例如SiOC膜上叠层有抗蚀剂掩模的基板进行蚀刻时，在进行蚀刻之前，将含有CF类气体和CHxFy气体的处理气体等离子体化，利用该等离子体，仅行使堆积物附着在抗蚀剂掩模开口部的侧壁上，减小开口尺寸的前处理。因此，在对绝缘膜进行蚀刻时，即使凹部扩大，但由于抗蚀剂掩模的开口部狭小，所以，也能形成孔径小或线宽窄的凹部。因此，在抗蚀剂掩模的形成技术中，即使在作为图案的难以减小开口部的开口尺寸的微细图案的尺寸区域，也能达到符合设计的或非常接近设计的元件特性。并有可能在蚀刻对象膜上形成尺寸比抗蚀剂掩模的开口尺寸小的开口部，即使在互相邻接的凹部例如导通孔、接触孔的距离接近的情况下，也不必担心埋入该凹部的电极之间会发生短路。
另外，另一项发明是向处理气氛供给用于将含有CF4气体、CHxFy气体和氮气的处理气体等离子体化的第一高频，使供给上述上部电极或下部电极的功率除以基板表面积的商值为1500W/70685.8mm2以上，对绝缘膜进行蚀刻。因此，由该实验结果可知，能抑制因蚀刻形成的绝缘膜凹部的扩大，能达到符合设计的或非常接近设计的元件特性，另外，即使在相互邻接凹部的距离互相接近的情况下，也不必担心埋入该凹部的电极和/或配线之间会发生短路。
另外，在继上述前处理之后，进行上述蚀刻时，能得到尺寸比形成抗蚀剂掩模时的开口部的开口尺寸小的凹部，从而能相应地使图案变得更加微细。
附图说明
图1为本发明等离子体处理装置一例的平面示意图。
图2为本发明等离子体处理所用晶片W的构成示意图。
图3为本发明实验例所用晶片W的构成示意图。
图4为本发明实验例1的结果示意图。
图5为本发明实验例2的结果示意图。
图6为本发明实验例6的结果示意图。
图7为本发明实验例7的结果示意图。
符号说明
2：等离子体处理装置
21：处理室
3：载置台
31：下部电极
31a：高频电源
4：上部电极
4a：高频电源
51：抗蚀剂掩模
54：SiOC膜
55：孔
56：槽
具体实施方式
下面，用图1说明本发明中实施等离子体处理方法的等离子体处理装置的一例。图1所示等离子体处理装置2例如具有：由内部形成为密闭空间的真空腔室构成的处理室21；设在该处理室21内的底面中央的载置台3；和以与该载置台3对置的方式设置在载置台3上方的上部电极4。
上述处理室21电接地，且处理室21底面的排气口22经排气管24与排气装置23连接。该排气装置23连接有未图示的压力调整部，该压力调整部根据来自后述控制部2A的信号使处理室21内真空排气，以维持预期的真空度。处理室21的侧面设置有晶片W搬送口25，该搬送口25由闸阀26控制，可以开关。
载置台3包括下部电极31和从下方支撑下部电极31的支撑体32，隔着绝缘部件33设置在处理室21的底面。载置台3的上部设置有静电卡盘34，利用该静电卡盘34，将晶片W载置在载置台3上。静电卡盘34由绝缘材料制成，在该静电卡盘34的内部，设置有与高压直流电源35连接的电极箔36。构成为：通过高压直流电源35向该电极箔36施加电压，在静电卡盘34表面产生静电，将载置于载置台3上的晶片W静电吸附在静电卡盘34上。静电卡盘34设置有用于从该静电卡盘34的上部排放后述的背面气体的贯通孔34a。
在载置台3内，形成有流过预定致冷剂(例如，现有公知的氟类流体、水等)的致冷剂流通路径37，构成为：通过致冷剂流经该致冷剂流通路径37，将载置台3冷却，进而将通过载置台3而载置于载置台3上的晶片W冷却到预期温度。另外，下部电极31装配着未图示的温度传感器，利用该温度传感器，经常性地监视着下部电极31上的晶片W温度。
另外，载置台3的内部形成有作为背面气体(BackSideGas)供给He(氦气)气等导热性气体的气体流路38，该气体流路38在载置台3的上面多处设有开口。该开口部与设置在静电卡盘34上的上述贯通孔34a连通，当向气体流路38供给背面气体时，该背面气体经贯通孔34a向静电卡盘34的上部流出。该背面气体均匀扩散到静电卡盘34与载置在静电卡盘34上的晶片W之间的整个间隙中，这样，就能提高该间隙的导热性。
上述下部电极31经高通滤波器(HPF)3a接地，而下部电极31经匹配器31b连接第二高频电源例如13.56MHz的高频电源31a。另外，在下部电极31的外周边缘，围绕着静电卡盘34，配置有聚焦环39，构成为：在产生等离子体时，利用该聚焦环39，将等离子体集束到载置台3上的晶片W。
上部电极4形成为中空状，在其下面例如均匀分散地形成有用于向处理室21内分散供给处理气体的多个孔41，形成气体喷淋头。另外，在上部电极4的上面中央设置有气体导入管42，该气体导入管42通过绝缘部件27，贯通处理室21的上面中央。而且，当该气体导入管42向上流方向，被分成5股，形成支管42A～42E，经阀门43A～43E、流量控制部44A～44E，与气体供给源45A～45E连接。该阀门43A～43E、流量控制部44A～44E构成气体供给系统46，能利用发自后述控制部2A的控制信号控制各气体供给源45A～45E的气体流量和供给切断。
上部电极4经低通滤波器(LPF)47接地，而上部电极4经匹配器4b连接着发出比第二高频电源31a高的频率例如60MHz的作为第一高频电源的高频电源4a。由连接着上部电极4的高频电源4a发出的高频相当于第一高频，它用于将处理气体等离子体化，由连接着下部电极31的高频电源31a发出的高频相当于第二高频，通过向晶片W施加偏置功率，向晶片W表面引入等离子体中的离子。另外，高频电源4a和31a连接着控制部2A，根据控制信号，控制供给上部电极4和下部电极31的功率。
另外，该等离子体处理装置2设置有例如包括计算机的控制部2A，该控制部2A具有由程序、内存、CPU组成的数据处理部等，上述程序由控制部2A向等离子体处理装置2的各部分发送控制信号，组合指令来进行后述各步骤，对晶片W实施等离子体处理。另外，还具有例如向内存中写入处理压力、处理时间、气体流量、功率值等处理参数值的区域，CPU在执行程序的各指令时，读出这些处理参数，向该等离子体处理装置2的各部位输送与这些参数值相应的控制信号。该程序(包括与处理参数的输入操作、显示相关联的程序)存储在计算机存储介质例如软盘、光盘、MO(光磁盘)等的存储部2B中，安装在控制部2A。
下面说明使用上述等离子体处理装置2的本发明等离子体处理方法的实施方式。首先，打开闸阀26，用未图示的搬送机构将例如300mm(12英寸)晶片W搬入处理室21内。在将该晶片W水平载置在载置台3上之后，将晶片W静电吸附在载置台3上。然后，使搬送机构从处理室21中退出，关闭闸阀26。继而从气体流路38供给背面气体，将晶片W冷却到预定温度。然后进行下述步骤。
在本实施方式中，晶片W的表面部，在本例中，是在第n层电路上形成层间绝缘膜，并在其上形成以有机物为主成分的抗蚀剂掩模51，其结构如图2(a)所示。52为第n层的Cu配线，53是作为蚀刻阻挡层的SiC膜，54是作为层间绝缘膜的SiOC膜，51为抗蚀剂掩模。在抗蚀剂掩模51上，形成有用于在SiOC膜54上形成接触孔的开口部(孔55)，该孔55底部的口径为例如86nm。各膜的膜厚为，例如抗蚀剂掩模51为200nm、SiC膜53为50nm、SiOC膜54为250nm。
第一步：前处理
利用排气装置23，经排气管24排出处理室21内的气体，将处理室21内保持在预定真空度之后，在将CH3F气体与CF4气体的流量比CH3F/CF4控制在例如0.05～0.2的状态下，从气体供给系统46向处理室21内供给CF4气体和CH3F气体。然后，向上部电极4施加作为第一高频的60MHz、1000W以上功率，并向下部电极31施加作为第二高频的13.56MHz、300W功率，将上述气体的混合气体作为处理气体进行等离子体化。通过保持一定时间的该状态，如图2(b)所示，对晶片W进行前处理。
通过实施该前处理，根据后述实验例可知，在该例中，抗蚀剂掩模51开口部的开口尺寸，例如孔55的口径减小。CH3F气体主要使生成堆积物的等离子体产生，CF4气体主要使对生成的堆积物进行蚀刻的等离子体产生。发明人认为，根据这些气体的流量比、供给上部电极4的第一高频的功率的大小、偏置功率的大小(向下部电极31供给的第二高频的功率大小)等，就能控制堆积物的堆积速度与堆积物的蚀刻速度之比，且由于该比率在孔55内的铅直面和水平面之间存在差异，所以就能在孔55的侧壁上有选择地生成堆积物。例如，当增大偏置功率时，就能增强向晶片W引入作为含氟活性种的离子的效果，因此，对孔55底面的蚀刻作用变得强于对孔55侧壁的蚀刻作用，通过调节该偏置功率，就能控制向孔55底面即SiOC膜54表面的堆积物的堆积，并避免或控制SiOC膜54的蚀刻。即，通过将偏置功率设定在适当大小，换言之，通过将其大小设定在避免SiOC膜54被蚀刻的程度下(例如，对300mm晶片W设定在300W以下)，就能使堆积物堆积在孔55的侧壁上，以减小开口尺寸。
另一方面，在使用向下部电极31供给第一高频，使处理气体等离子体化的所谓下部2频率构成的装置的情况下，由于利用第一高频能向晶片W引入作为含氟活性种的离子，所以无需施加第二高频，通过控制施加在第一高频上的功率，就能控制孔55底面上的堆积物的堆积，并避免或控制对SiOC膜54的蚀刻。
用于前处理的气体种类并不限于CF4气体和CH3F气体，也可以采用能够有选择地对生成的堆积物进行蚀刻的气体，例如C2F6气体、C3F8气体、C4F8气体等CF类气体。另外，作为生成堆积物的气体可使用CH2F2气体、CHF3气体。另外，还可将例如N2气体用作稀释气体。
第二步：主蚀刻
在前处理完毕后，停止由高频电源4a、31a的供电，使处理室21内不再产生等离子体，然后，停止由气体供给系统46供给气体。再由排气装置23排出处理室21内的气体，除去残留的气体，将处理室21内保持在预定的真空度，然后，将CH3F气体与CF4气体的流量比CH3F/CF4控制在例如0.2～2的状态下，从气体供给系统46供给CF4气体、CH3F气体、N2气以及O2气。然后，向上部电极4施加作为第一高频的60MHz、1500W以上功率，并向下部电极31施加作为第二高频的13.56MHz、600W功率，将上述气体的混合气体作为处理气体进行等离子体化。
在该等离子体中，含有碳和氟的化合物的活性种(CFZ1)，碳、氢、氟的化合物的活性种(CHZ2FZ3)，氮的活性种和氧的活性种，如果SiOC膜54处于这些活性种气氛下，就会生成SiFZ4、CO、CHZ5和CNZ6，这样，就除去了SiOC膜54。另外，Z1～Z6为自然数。此时，由于O2气而使孔55的口径有某种程度的增加，增加了蚀刻率，即使不存在O2气，SiOC膜54的蚀刻(主蚀刻)也将继续进行。这样，如图2(c)所示，SiOC膜54被蚀刻，另一方面，根据CHZ2FZ3的活性种，对SiOC膜54的凹部壁面起到堆积物的堆积作用，利用蚀刻与堆积作用的平衡，不仅抑制凹部的扩大，而且使蚀刻继续进行。抑制该凹部扩大的效果由后述实验例可知，提供给上部电极4的功率为1500W以上时变大。发明人推断其理由是，CH3F气体的活化程度与堆积作用密切相关，如果不增大对第一高频的功率的设定，就不能抑制凹部的扩大。该SiOC膜54的蚀刻中的主蚀刻，以在例如衬底的蚀刻阻挡层的SiC膜53在晶片W的部分区域中稍微露出时或在到达SiC膜53前停止的方式，预先组合次序。另外，作为产生堆积物的气体使用CH3F气体，但也不限于此，还可以使用CH2F2气体、CHF3气体。
第3步：过蚀刻
在主蚀刻结束后，停止由高频电源4a、31a供电，停止在处理室21内产生等离子体后，停止由气体供给系统46供给气体。然后，再由排气装置23排出处理室21内的气体，除去残留的气体，将处理室21内保持在预定的真空度，此后进行被称为过蚀刻的蚀刻。
该过蚀刻是为使晶片W的中央部与周缘部之间具有相同深度而设置的蚀刻工序。即，在主蚀刻中，在下侧的SiOC膜54残留着若干量例如5nm的情况下停止蚀刻，然后用比主蚀刻中所用的气体在SiOC膜54和其下侧的SiC膜53之间的选择比高的气体进行蚀刻，能在所有图案中均匀地进行蚀刻直到SiC膜53的上表面为止。
在后续工序中，与现有工艺一样，对抗蚀剂掩模51进行抛光、清洗、外观检查等。
根据上述实施方式，如图2(b)所示，实施减小抗蚀剂掩模51的开口尺寸的前处理。此时，由于在作为抗蚀剂掩模51开口部的孔55的侧壁上生成的堆积物具有耐蚀刻性，在蚀刻进行时未被蚀刻，所以，就有可能在SiOC膜54上形成比设置在抗蚀剂掩模51上的图案尺寸更小的图案。
继而将CF4气体、CHF3气体、氮气、氧气的混合气体等离子体化，向处理气氛供给用于等离子体化的第一高频，使得施加在上部电极4或下部电极31上的功率除以基板表面积的商值为1500W/70685.8mm2以上，对SiOC膜54进行蚀刻。因此，不仅能确保将接触孔、导通孔等孔55蚀刻成优质的形状，而且能将其口径、配线的埋入槽等的宽度抑制在较小值，还能将凹部的尺寸(口径或槽宽的尺寸)缩小到比抗蚀剂掩模51形成时的开口部的开口尺寸小。因此，即使是在抗蚀剂掩模51的形成技术中图案开口部的开口尺寸难以减小的微细图案尺寸区域，也能确保符合设计的或非常接近设计的凹部尺寸，达到预定的元件特性。并有可能在蚀刻对象膜上形成尺寸比抗蚀剂掩模的开口尺寸小的开口部，即使在相互邻接的例如接触孔、导通孔等距离接近的情况下，也不必担心埋入该孔55的电极之间会发生短路。
在本发明中，通过对已经实施过上述前处理的晶片W进行蚀刻，与不经上述前处理进行蚀刻的情况相比，能在晶片W上形成尺寸较小的图案，因此SiOC膜54的蚀刻工艺按照现有工艺实施也可。在该蚀刻中，可使用例如C4F8气体、CO气体、N2气的混合气体。
另外，在使用CF4气体、CHF3气体、氮气、氧气的混合气体实施上述蚀刻时，也可不必对抗蚀剂掩模51实施本发明的前处理。
本发明中实施等离子体处理的晶片W，既可以直接在SiOC膜54等绝缘膜上形成抗蚀剂掩模51，也可以在SiOC膜54和抗蚀剂掩模51之间隔着例如用于避免在曝光时的反射的防反射膜、以及形成于绝缘膜与防反射膜之间的SiO2等氧化膜等而形成。另外，低介电常数的绝缘膜并不限于SiOC膜54，也可是形成于半导体晶片等上的膜例如SiOCH膜、SiO2膜等的氧化膜，SiON膜等的氮化膜等，能用本发明等离子体处理方法对能够蚀刻的膜进行蚀刻。
本发明所用的等离子体处理装置2也可以不是向上部电极4供给用于将处理气体等离子体化的第一高频，而是向下部电极31供给用于将处理气体等离子体化的第一高频，即可采用下部2频率结构的装置。
实施例
下面说明为确认本发明的效果而进行的实验。
在下述实验中，使用在直径300mm的裸硅上叠层有起到蚀刻阻挡层功能的膜厚50nm的SiC膜53，在此之上又叠层有膜厚250nm的SiOC膜54，还有，在此之上，使用膜厚200nm的抗蚀剂膜形成抗蚀剂掩模51的晶片W。如图3所示，在抗蚀剂掩模51上，形成用于埋入各绝缘层配线间的连接用电极的孔的图案55、和与围绕各片状元件区域的被称为护圈的槽对应的图案56。为便于说明，抗蚀剂掩模51的图案也被成为孔(55)和护圈的槽(56)。事先用SEM(扫描型电子显微镜)对用于该实验的晶片W的截面进行观察，测定抗蚀剂掩模51的孔55的底部(抗蚀剂掩模51与SiOC膜54的界面)口径d1和抗蚀剂掩模51的槽56底部宽度d2，结果，d1为86nm，d2为142nm。在下述实验例中，也采用相同方法测定d1和d2。另外，各实验中对晶片W进行等离子体处理的装置使用图1所示装置。
实验例1：前处理的评价试验
按照下面的工艺条件，对晶片W实施前处理。
上部电极4的频率：60MHz
上部电极4的功率：另行描述
下部电极31的频率：13.56MHz
下部电极31的功率：300W
处理压力：6.7Pa(50mTorr)
处理气体：CF4/CH3F＝200/10sccm
处理时间：15sec
上部电极4的功率每一例的设定如下所示
实施例1-1
在上述工艺条件下，上部电极4的功率设为1000W。
实施例1-2
在上述工艺条件下，上部电极4的功率设为1500W。
实施例1-3
在上述工艺条件下，上部电极4的功率设为2000W。
实施例1-4
在上述工艺条件下，上部电极4的功率设为2500W。
实施例1-5
在上述工艺条件下，上部电极4的功率设为3000W。
比较例1
在上述工艺条件下，上部电极4的功率设为500W。
实验结果
测定实施了上述前处理之后的各晶片W中抗蚀剂掩模51的孔55的底部口径d3和抗蚀剂掩模51的槽56的底部宽度d4。
结果如图4所示。结果确认，在该实验中，在所有条件下都不会引发对SiOC膜54的蚀刻，在孔55的侧壁和槽56的侧壁上形成堆积物，具有减小孔55的底部口径d1和槽56的底部宽度d2的效果。在上部电极4的功率为1000W的条件下，几乎未发现孔55的底部口径d3有何变化，槽56的底部宽度d4则从实施前处理之前的142nm减小到127nm，因此，可以说在1000W以上有显著的效果。另外，尽管实施前处理之前的SEM照片的晶片W与实施前处理之后的SEM照片的晶片W不同，但由于晶片W内以及晶片W之间的抗蚀剂掩模51的图案的均匀性极高，因此不会在评价上造成影响。发明人认为，在孔55侧壁和槽56侧壁上生成的堆积物也会在孔55的底部和槽56的底部生成，但在孔55的底部和槽56的底部，生成堆积物的速度与对该堆积物进行蚀刻的速度有很好的平衡，故推断在孔55的底部和槽56的底部上生成的堆积物被去除。该前处理将下部电极31的功率设定为不能进行SiOC膜54的蚀刻程度的弱功率，另外，由于不使用蚀刻效果高的O2气等，因此，发明人认为SiOC膜54未被蚀刻。孔55的底部口径d3和槽56的底部宽度d4均随着上部电极4的功率增加而减小，在上部电极4的功率为1000W以上时，该结果十分明显。另外，在该实验中，在设置于抗蚀剂掩模51上的孔55和槽56的侧壁上，在抗蚀剂掩模51的表面与SiOC膜54之间，均匀地生成堆积物，与实施前处理之前贯穿的形状一样，形成垂直于晶片W的孔55和槽56。
实验例2：前处理的评价实验
然后，除了将上部电极4的功率设定在2000W，并将CF4气体的流量设定在200sccm，改变CH3F气体的流量，使CH3F气体与CF4气体的流量比CH3F/CF4为0～0.2之外，按照与实验1相同的条件对晶片W进行前处理。在本例中，将CH3F气体与CF4气体的流量比CH3F/CF4用作参数的理由如下。发明人认为，这是因为，如上所述，CF4气体主要是用于对在设置于抗蚀剂掩模51上的孔55和槽56的侧壁上生成的堆积物进行蚀刻的蚀刻剂，CH3F气体主要是用于生成保护上述侧壁免于CF4气体的蚀刻作用的堆积物的气体，它们的流量比将会影响堆积物的形成作用。
实施例2-1
CH3F的流量为10sccm，使CH3F/CF4为0.05。
实施例2-2
CH3F的流量为20sccm，使CH3F/CF4为0.1。
实施例2-3
CH3F的流量为30sccm，使CH3F/CF4为0.15。
实施例2-4
CH3F的流量为40sccm，使CH3F/CF4为0.2。
比较例2
CH3F的流量为0sccm，使CH3F/CF4为0。
实验结果
测定在各工艺条件下实施了前处理之后的抗蚀剂掩模51的孔55底部口径d3和抗蚀剂掩模51的槽56底部宽度d4。结果如图5所示。结果确认，在该实验中，在增加CH3F气体的流量，使CH3F气体与CF4气体的流量比CH3F/CF4在0.05(CH3F的流量为10sccm)以上时，孔55底部口径d3和槽56底部宽度d4均减小；而在将流量比CH3F/CF4在孔55的处理中增加到0.2(CH3F气体的流量为40sccm)，在槽56的处理中增加到0.15(CH3F气体的流量为30sccm)的情况下，则不仅在孔55和槽56的侧壁，就是在孔55的底部和槽56的底部也生成了堆积物。发明人认为，这是由于在孔55的底部和槽56的底部，堆积物的生成速度要高于对堆积物进行蚀刻的速度。由此亦可知，CF4气体主要是用作蚀刻剂，起到对堆积物进行蚀刻的作用，而CH3F气体主要是用于生成堆积物的气体。发明人预测：在孔55的底部和槽56的底部生成堆积物的情况下，此后对SiOC膜54进行蚀刻时，堆积物会造成对SiOC膜54的蚀刻的停止，或阻碍其进行，以致生成形状粗劣的图案。在该数据中，流量比CH3F/CF4的可用范围，对于孔55而言，是在0.15(CH3F气体的流量为30sccm)以下，对槽56而言，是在0.1(CH3F的流量为20sccm)以下。
实验例3：前处理的评价实验
继上述前处理之后，对SiOC膜54进行蚀刻，研究因用于前处理中的处理气体的改变会使蚀刻状态如何变化。工艺条件如下所述。
前处理
上部电极4的频率：60MHz
上部电极4的功率：2000W
下部电极31的频率：13.56MHz
下部电极31的功率：300W
处理压力：6.7Pa(50mTorr)
处理气体：另行描述
主蚀刻
上部电极4的频率：60MHz
上部电极4的功率：2000W
下部电极31的频率：13.56MHz
下部电极31的功率：600W
处理压力：4.0Pa(30mTorr)
处理气体：CF4/CH3F/N2/O2＝50/40/330/10sccm
过蚀刻
上部电极4、下部电极31的频率：与主蚀刻相同
上部电极4的功率：400W
下部电极31的功率：1700W
处理压力：6.7Pa(50mTorr)
处理气体：C4F8/Ar/N2＝10/1000/120sccm
实施例3
前处理的处理气体：CF4/CH3F＝200/10sccm
比较例3
前处理的处理气体：C4F8/N2＝10/300sccm
实验结果
用SEM观察形成于蚀刻后的SiOC膜54上的孔55和槽56的剖面形状。
结果是，在实施例3的工艺条件下进行前处理，再经蚀刻后的SiOC膜54的孔和槽的剖面形成良好形状，但在比较例3的工艺条件下进行前处理，再经蚀刻后的SiOC膜54的孔和槽的剖面会有阶梯差。即，发明人认为，孔(或槽)的上部侧宽，而向下的中间部分会产生阶梯差而变窄。在比较例3的工艺条件中，由于抗蚀剂掩模51的孔55和槽56的侧壁未生成堆积物，所以，在SiOC膜54蚀刻时，抗蚀剂掩模51也被蚀刻，为此，使得SiOC膜54的蚀刻形状不规整。
实验例4：蚀刻的评价实验
使用经前处理之前的晶片W，在下述工艺条件下对SiOC膜54进行蚀刻。
主蚀刻
处理气体：另行描述
其它条件：同实验3
过蚀刻
各条件：同实验3
实施例4-1
主蚀刻的处理气体：CF4/CH2F2/N2/O2＝50/40/330/10sccm
实施例4-2
主蚀刻的处理气体：CF4/CH3F/N2/O2＝50/40/330/10sccm
比较例4
主蚀刻的处理气体：C4F8/CO/N2＝10/90/330sccm
实验结果
晶片W蚀刻后，利用抛光处理除去抗蚀剂掩模51，用SEM观察形成于SiOC膜54上的孔和槽的剖面形状，如图3(c)所示，测定SiOC膜54的孔57的上端口径d5和SiOC膜54的槽58的上端宽度d6。此时由于不能确定形成的距SiOC膜54的孔57表面的深度和距SiOC膜54的槽58表面的深度因各工艺条件造成的差异，所以，如后所述，在未使孔57的口径增加量和槽58的宽度增加量规格化的情况下进行了评价。
在比较例4的工艺条件下进行了蚀刻的晶片W的SiOC膜54的孔57上端口径d5为143nm，SiOC膜54的槽58上端宽度d6为207nm。另一方面，在实施例4-1的工艺条件下对SiOC膜54进行蚀刻时，SiOC膜54的孔57上端口径d5为123nm，SiOC膜54的槽58上端宽度d6为188nm，确认孔57和槽58的尺寸变小。在实施例4-2的工艺条件下进行蚀刻时，SiOC膜54的孔57上端口径d5变成114nm，SiOC膜54的槽58上端宽度d6变为188nm，也确认了孔57和槽58的尺寸变小。用于实施例4-1和实施例4-2的工艺条件中的处理气体，含有会带来腐蚀抗蚀剂掩模51的作用的氧气，但在该实施例中，由于确认存在使孔57和槽58变小的作用，所以，发明人推断，在主蚀刻时，处理气体中所含气体等离子体化，形成保护抗蚀剂掩模51表面、抗蚀剂掩模51的孔55侧壁和抗蚀剂掩模51的槽56侧壁的堆积物。
实验例5：前处理+蚀刻评价试验
在实验例4的实施例4-2中，在对SiOC膜54进行蚀刻之前，在实验例1中的实验例1-3的条件下，对抗蚀剂掩模51进行前处理。其结果与前处理和蚀刻的效果重叠，蚀刻后的SiOC膜54的孔57上端口径为91nm，SiOC膜54的槽58上端宽度为165nm。因此，就不会妨碍该前处理与该蚀刻的相互作用，能作为连续工艺对晶片W进行处理。
实验例6：蚀刻的评价试验
使用前处理之前的晶片W，在与实验例4中的实施例4-2同样的条件下，对SiOC膜54进行主蚀刻，并将上部电极4的功率作出如下种种变更，研究上部电极4的功率对SiOC膜54的凹部扩大化的抑制方面的影响。
实施例6-1
上部电极4的功率设为1000W。
实施例6-2
上部电极4的功率设为1500W。
实施例6-3
上部电极4的功率设为2000W。
实施例6-4
上部电极4的功率设为2500W。
实施例6-5
上部电极4的功率设为3000W。
比较例6-1
上部电极4的功率设为0W。通常，在0W下，不产生等离子体，但在该例下，由于下部电极31上施加了600W的功率，所以，在该条件下，也会产生等离子体，对SiOC膜54进行蚀刻。
比较例6-2
上部电极4的功率设为500W。
实验结果
在对SiOC膜54进行蚀刻后，使用SEM观察SiOC膜54的孔57和槽58的剖面形状，测定孔57的上端口径d5和槽58的上端宽度d6，以及距孔57表面的深度h1和距槽58的表面的深度h2。在该实验例6中，上部电极4的功率增加越高，SiOC膜54被蚀刻得越深，发明人对仅通过单纯比较各工艺中SiOC膜54的孔57上端口径d5、SiOC膜54的槽58上端宽度d6是否能得到恰当的评价心存疑虑。在本例中，为对各工艺条件下所得蚀刻结果进行相对比较，用蚀刻增加的孔57的口径和槽58的宽度分别除以其蚀刻后的深度，将每单位深度的孔57的口径增加量r1(r1＝(d5-d1)/h1)、每单位深度的槽58的宽度增加量r2(r2＝(d6-d2)/h2)规格化，进行了评价。即，该值表示形成在SiOC膜54上的孔57、槽58的坡度(teper)状况值，该值越小，对扩大化的抑制效果越大。
该结果如图6所示。每单位深度的孔57的口径增加量r1和每单位深度的槽58的宽度增加量r2均随着上部电极4的功率的增加而越减小，该减少量在上部电极4的功率增加到1500W以上的情况下变得显著。另外，在3000W下，每单位深度的孔57的口径增加量r1和每单位深度的槽58的宽度的增加量r2几乎变成0，即表示蚀刻后，孔57的口径和槽58的宽度没有增加。由于晶片W的直径为300mm，晶片W的每单位面积的由上部电极4施加的功率在0.021W/mm2(1500W/70685.8mm2)以上时，在对SiOC膜54蚀刻时，可以说对凹部(孔57、槽58等)的扩大有很大的抑制效果。
实验例7：蚀刻评价实验
使用与实验例6一样的经前处理之前的晶片W，在与实验例6的实施例6-3同样的条件下，对SiOC膜54进行主蚀刻，同时，改变CH3F气体的流量，使CH3F气体与CF4气体的流量比CH3F/CF4为0～1.2，进行各种变化，研究流量比CH3F/CF4对SiOC膜54的凹部窄小化的影响。
实施例7-1
CH3F的流量设为10sccm，使流量比CH3F/CF4为0.2。
实施例7-2
CH3F的流量设为20sccm，使流量比CH3F/CF4为0.4。
实施例7-3
CH3F的流量设为30sccm，使流量比CH3F/CF4为0.6。
实施例7-4
CH3F的流量设为40sccm，使流量比CH3F/CF4为0.8。
实施例7-5
CH3F的流量设为50sccm，使流量比CH3F/CF4为1。
实施例7-6
CH3F的流量设为60sccm，使流量比CH3F/CF4为1.2。
比较例7
CH3F的流量设为0sccm，使流量比CH3F/CF4为0。
实验结果
与实验6一样，对SiOC膜54进行蚀刻，求得每单位深度的孔57的口径增加量r1和每单位深度的槽58的宽度增加量r2。
该结果如图7所示。每单位深度的孔57的口径增加量r1和每单位深度槽58的宽度增加量r2均在增加CH3F气体流量、使CH3F气体与CF4气体的流量比CH3F/CF4在0.2(CH3F气体的流量10sccm)以上的情况下减小，但在流量比CH3F/CF4为0.4(CH3F气的流量20sccm)左右时，不再减小，流量比CH3F/CF4在1(CH3F气的流量50sccm)以上的情况下，显示稍微增加的趋势。在该蚀刻中，由于在抗蚀剂掩模51的孔55的侧壁和抗蚀剂掩模51的槽56的侧壁上形成具有耐蚀刻性的堆积物、和对SiOC膜54的蚀刻同时进行，因此，该反应机理很复杂，还未找到正确的原因，但发明人推测，可能是因为在CH3F气体量增加的情况下，SiOC膜54的孔57的上部和SiOC膜54的槽58的上部，形成与SiOC膜54的密合强度弱、耐蚀刻性低的堆积物。但是，与该生成量很小、未使用CH3F气体的比较例7相比，确认具有抑制SiOC膜54的孔57和槽58扩大的效果。因为关于孔57和槽58两者，流量比CH3F/CF4达到2(CH3F气流量为100sccm)左右，均确认具有该效果，由此可知，流量比CH3F/CF4的可用范围上限为2。
实验例8：前处理+蚀刻的评价试验
在实验例1的实施例1-1、实施例1-3、实施例1-5的工艺条件下进行了前处理的各晶片W，按照实验例6的实施例6-1、实施例6-3、实施例6-5的工艺条件进行蚀刻。即，在前处理和蚀刻中，分别对上部电极4的功率作出各种改变，实施实验。下面表示前处理的工艺条件和蚀刻的工艺条件的组合。
实施例8-1
按照实施例1-1的工艺条件(上部电极4的功率1000W)进行前处理后，按照实施例6-1的工艺条件(上部电极4的功率1000W)进行蚀刻。
实施例8-2
按照实施例1-1的工艺条件(上部电极4的功率1000W)进行前处理后，按照实施例6-3的工艺条件(上部电极4的功率2000W)进行蚀刻。
实施例8-3
按照实施例1-1的工艺条件(上部电极4的功率1000W)进行前处理后，按照实施例6-5的工艺条件(上部电极4的功率3000W)进行蚀刻。
实施例8-4
按照实施例1-3的工艺条件(上部电极4的功率2000W)进行前处理后，按照实施例6-1的工艺条件(上部电极4的功率1000W)进行蚀刻。
实施例8-5
按照实施例1-3的工艺条件(上部电极4的功率2000W)进行前处理后，按照实施例6-3的工艺条件(上部电极4的功率2000W)进行蚀刻。
实施例8-6
按照实施例1-3的工艺条件(上部电极4的功率2000W)进行前处理后，按照实施例6-5的工艺条件(上部电极4的功率3000W)进行蚀刻。
实施例8-7
按照实施例1-5的工艺条件(上部电极4的功率3000W)进行前处理后，按照实施例6-1的工艺条件(上部电极4的功率1000W)进行蚀刻。
实施例8-8
按照实施例1-5的工艺条件(上部电极4的功率3000W)进行前处理后，按照实施例6-3的工艺条件(上部电极4的功率2000W)进行蚀刻。
实施例8-9
按照实施例1-5的工艺条件(上部电极4的功率3000W)进行前处理后，按照实施例6-5的工艺条件(上部电极4的功率3000W)进行蚀刻。
实验结果
如上所述，对各例的SiOC膜54进行前处理和蚀刻，求得每单位深度的孔57的口径增加量r1和每单位深度的槽58的宽度增加量r2。
结果如表1所示。根据结果可知，实验例1中所确认的效果(前处理中的上部电极4的功率增加，则抗蚀剂掩模51的孔55的底部口径d1和抗蚀剂掩模51的槽56底部的宽度d2减小)，与实施例6中所确认的效果(蚀刻中，上部电极4的功率增加，则每单位深度的孔57的口径增加量r1和每单位深度的槽58的宽度增加量r2减小)不会互相阻碍各自效果的实现，而是相互叠加，SiOC膜54的孔57的口径d5和槽58的宽度d6减小。由此可知，蚀刻在因前处理而减小的孔55的口径d3和槽56的宽度d4，在此后的蚀刻中也能够维持，进行蚀刻。另外，该表中的数据表示为负值，这是表示与进行前处理之前的抗蚀剂掩模51的图案(孔55或槽56)的底部尺寸(d1或d2)相比，实施了蚀刻后的SiOC膜54的图案(孔57或槽58)的尺寸(d5或d6)减小。
表1：(a)每单位深度的孔57的口径增加量r1(-)
前处理时的上部电极4的功率(W)100020003000主蚀刻时的上部电极4的功率(W)1000-0.05-0.17-0.232000-0.05-0.21-0.263000-0.14-0.23-0.29
(b)每单位深度的槽58的宽度增加量r2(-)
前处理时的上部电极4的功率(W)100020003000主蚀刻时的上部电极4的功率(W)1000-0.13-0.44-0.442000-0.29-0.44-0.523000-0.31-0.50-0.53