用于等离子氮化栅极介电层的氮化后二阶段退火的方法

专利名称：用于等离子氮化栅极介电层的氮化后二阶段退火的方法
技术领域：
本发明的实施例涉及半导体制造的领域，特别是一种利用等离子氮化
及等离子氮化后的二阶段退火(PNA)制程而形成一氮氧化硅(SiOxNy) 栅极介电层，并将其并入栅极堆迭(gate stack)的方法。
背景技术：
集成电路是由数百万个主动及被动装置所组成，而这些主动及被动装 置是作为基础构件，例如电晶体、电容器及电阻器。电晶体通常包括源 极(source)、漏极(drain)以及栅极堆迭，而栅极堆迭的组成是于基板 (硅)上方形成一介电层(通常为二氧化硅；SiO2)，且介电层上覆盖有 一电极(如多晶硅)。
随着集成电路及其上方的电晶体的尺寸日益减小，用以增加电晶体速 度的栅极驱动电流亦已增加。由于驱动电流随着栅极电容的增加而增加， 且电容与栅极介电层的厚度成反比，因此降低栅极介电层厚度为增加驱动
电ifu的一种方法。
已尝试将二氧化硅栅极介电层的厚度降低至低于20 A (埃)，然而， 却发现使用厚度低于20 A的薄二氧化硅栅极介电层会造成栅极效能及耐 久性的不良效应。举例来说，硼掺杂(boron doped)的栅极电极中的硼会 渗透通过薄二氧化硅栅极介电层而至下方的硅基板；另外，在薄介电层存 在下，通常亦出现栅极漏电流(gate leakage)升高的情形，亦称的为穿 隧(tunneling),因而增加了栅极所消耗的电量。二氧化硅栅极介电层容 易受到热载子伤害(hot carrier damage)的影响，移动穿过介电层的高能 载子则会伤害或破坏栅极。二氧化硅栅极介电层亦容易受到负偏压温度不 稳定性(NBTI)所影响，其中临界电压或驱动电流则随着栅极的操作过程 而漂移。
因此，需要一种替代的栅极介电层材料，不但可使用够厚的实际厚度
而降低漏电流密度，亦能提供高栅极电容。为了达到上述目的，替代的栅 极介电层材料所具有的介电常数需高于二氧化硅的介电常数。 一般来说， 上述的替代的栅极介电质材料层的厚度是以等效氧化层厚度(EOT)来表
示，因此，若一特定电容器中的一替代栅极介电层的EOT等于该替代栅极 介电层具有的厚度，则栅极介电层的介电常数亦即为二氧化硅的介电常数。
已针对薄二氧化硅栅极介电层的问题提出一方法来解决的，亦即将氮 并入二氧化硅层中以形成氮氧化硅(SiOxNy)栅极介电层。将氮并入二氧 化硅层阻绝硼渗透至下方的硅基板中，并提高了栅极介电层的介电常数， 进而允许使用较厚的介电层。
自0.2卩m至0.13 ijm的装置世代，使用热生长(thermally grown) 氮氧化硅而作为栅极介电层已有数年的时间。当装置技术由0.2 nm进展至 0.1 |jm,栅极氧化层则由〉25 A变薄为< 12 A。为了阻绝硼并降低栅极漏 电流的情形，则将薄膜中氮的含量由25 A氮氧化硅层含〈3。/。增加至12 A 氮氧化硅层含5~10%。当使用一氧化氮(NO)以及二氧化氮(N20)以 形成氮氧化硅栅极介电层时，氮并入介电薄膜而氮氧化物亦同时生成，因 此氮是均匀地分布在薄膜中。若一氧化氮以及氧化亚氮是用于在一升温状 态下对 一 既存的二氧化硅层进行退火以形成氮氧化硅，则氮的并入是藉由 在硅基板/氧化层介面形成SiON。后述实例的氮含量(<2% )低于前述实 例的氮含量(4 ~ 5 % )。
近年来，等离子氮化(PN)是用以氮化(将氮并入)栅极氧化层，此 技术于多晶硅栅极/氧化层介面获得高氮含量，而预防硼渗透至氧化物介电 层中。同时，于等离子氮化制程中，氧化物介电层的主体掺杂些许未解离 氮，藉此减少起始氧化层的等效氧化层厚度(EOT)。此允许在相同的EOT 下，相对于传统热制程而可达到较佳的栅极漏电流降低情形。如何将介电 层的EOT限定于〈12 A范围，并保存良好的通道迁移率(channel mobility) 及驱动电流(ldsat;饱和电流)已成为工业上的一大挑战。
于高温下进行的氮氧化硅的氮化后的退火(PNA)制程为一于EOT增 力口的情况下而改善跨导(peak transconductance;其取代通道迁移率)的 消耗的方法，此结果证实于美国专利申请第2004/0175961号，申请曰为 2004年3月4曰，专利名称为r Two-Step Post Nitridation Annealing For Lower EOT Plasma Nitrided Gate Dielectrics」，其是受让给应用材剩-7> 司(Applied Materials, Inc.),于此处将其并入以作为参考，并不与本发 明呈现沖突。
于低压及高温下，二氧化硅分解为一氧化硅(SiO)， 一氧化硅会自 硅表面去吸附(desorb)而造成一种点蚀(pitting)的现象。
因此，仍须一改良的后退火方法，而用以沉积一氮氧化硅栅极介电层， 而使其具有较薄的EOT及较佳的迁移率，并解决一氧化硅去吸附的问题。

发明内容
本发明的实施例通常提供一形成一 SiOxNy栅极介电层的方法。该方 法包括利用 一 等离子氮化制程而将氮并入 一 介电薄膜中以形成 一 氮氧化硅 薄膜。氮氧化硅薄膜接着进行一等离子后的二阶段退火制程；第一阶段包 含氮氧化硅薄膜于一第一环境下进行退火，且第一环境包括于一第一温度 下而氧具有一第一分压的惰性环境；第二阶段包含氮氧化硅薄膜于一第二 环境下进行退火，且第二环境包括于一第二温度下而氧具有一第二分压， 其中氧的第二分压大于氧的第一分压。于一实施例中，氧的第一分压介于 1-100毫托，而氧的第二分压介于0.1 ~ 100托。
于另一实施例中，在等离子后的二阶段退火制程之后， 一栅极电极沉 积于氮氧化硅薄膜上。于一实施例中，栅极电极包括一多晶硅薄膜；于另 一实施例中，栅极电极包括一非晶硅薄膜；又另一实施例中，栅极电极包 括一金属电极。
本发明的实施例亦提供于一整合式制程系统中形成一 SiOxNy栅极介 电层的方法。 一硅基板导入整合式制程系统的第一制程室，则二氧化硅薄 膜形成于基板上；基板转移至整合式制程系统的一第二制程室，则基板暴 露于一包含氮源的等离子；基板接着转移至整合式制程系统的一第三制程 室，使基板进行一等离子后的二阶段退火制程第一阶段包含氮氧化硅薄 膜于一第一环境下进行退火，且第一环境包括于一第一温度下而氧具有一 第一分压的惰性环境；第二阶段包含氮氧化硅薄膜于一第二环境下进行退
火，且第二环境包括于一第二温度下而氧具有一第二分压，其中氧的第二 分压大于氧的第一分压。于另一实施例中，等离子氮化制程包括去耦等离 子氮化。
于另一实施例中，形成一 SiOxNy栅极介电层的方法包括于一包括 氨的空气中加热一结构，该结构包括一上方含有一氧化硅薄膜的硅基板， 而使氮并入氧化硅薄膜中，接着将该结构暴露于一包含氮源的等离子，以 于基板上形成SiOxNy栅极介电层。


本发明上方所详述的特征皆可详细地被了解，而有关于本发明更进一 步的描述可参阅实施例，并摘录于上方的发明内容中，而部分特征亦绘示 于附图当中。然而，值得注意的是，附图仅绘示本发明的一般实施例，但 并非限制本发明的技术范畴，其他等效的实施例亦应属于本发明。
图1,绘示一整合式制程系统的上视图。
图2，绘示本发明的 一 实施例的流程图。
图3,绘示根据本发明的实施例而形成一栅极堆迭的范例顺序。 图4，绘示包括SiOxNy栅极介电层的栅极堆迭的负通道金属氧化物 半导体(NMOS)驱动电流相对于NMOS栅极漏电流的图表。
主要元件符号说明
100 整合式制程系统 102 转移室
103 转移用机械手臂 104、 106 真空隔绝室
108 冷却室 110沉积室(或CVD制程室)
114 等离子制程室(或DPN室)116 RTP制程室
118 RTP制程室 302 基板
304 二氧化硅薄膜、氮氧化硅薄膜
306 多晶硅薄膜
具体实施例方式
本发明的实施例包括利用一氮等离子(或是等离子氮化)制程而形成
一包含氮的介电层(如SiON或SiOxNy氮氧化硅)的方法。氮氧化 硅接着进行一等离子氮化后的二阶段退火制程，本实施例可允许控制EOT 及氮氧化硅薄膜中的氮浓度曲线。
为便于说明，于下方叙述中是提出多个明确细节以提供对本发明全盘 的了解，然而对于熟习该领域的人，可明确得知本发明在缺乏该些明确细 节下亦可实施。另外，本发明中并未描述明确的装置结构及方法，但却不 会使本发明变得无法理解。下方的叙述及图示是用以说明本发明，而并非 限定本发明。
于一实施例中，是提供一利用等离子氮化制程(如去耦等离子氮化； DPN)而形成氮氧化硅介电膜层的方法。于等离子氮化之后，氮氧化硅则 进行一等离子氮化后的二阶段退火(PNA)制程。第一 PNA阶段是利用一 惰性试剂与一微量的氧的结合而加密(densify)氮氧化硅；第二 PNA阶 段则使用一氧化剂而修改氮浓度曲线。二阶段PNA制程使氮朝氮氧化硅的 表面移动，因此基板可更有效阻绝硼。另外，氮浓度曲线则倾向于氮氧化 硅的表面具有一最高值。
于另 一 实施例中，是提供一将利用等离子氮化制程及接续的二阶段 PNA制程所形成的氮氧化硅薄膜并入一栅极堆迭以形成一半导体装置(如 电晶体)的方法。
于另一实施例中， 一在其上方具有二氧化硅薄膜的基板是进行一等离 子氮化制程，以将二氧化硅薄膜转变为氮氧化硅薄膜。于一实施例中，所 采用的等离子氮化制程为去耦等离子氮化(DPN)，其为一习知技术。DPN 为利用感应耦合(inductive coupling)以产生氮等离子，并将大量氮并入 氧化薄膜的技术。于DPN中，氮离子轰击一表面薄膜(例如二氧化硅薄 膜)，并破坏二氧化硅薄膜而形成一氮氧化硅薄膜。于一实施例中，DPN 于一具有压力介于5-20毫托(mTorr)或10-20毫托，而等离子功率为 200-800瓦(Watt)的腔室中进行，且氮气流入腔室的流速为100-200 sccm。于一实施例中，DPN利用于约10 20 MHz的脉冲射频等离子制 程，并于5 ~ 15 kHz进行脉冲。DPN制程参数可依照腔室尺寸与空间，以 及介电薄膜的期望厚度而做修改。
有关去耦等离子氮化腔室的其他细节是描述于美国专利申请公开第
2004/0242021号，专利名称为r Method And Apparatus For Plasma Nitridation Of Gate Dielectrics Using Amplitude Modulated Radio Frequency Energy J ,是受让给应用材泮牛7>司(Applied Materials, Inc.),
实例包括DPN Centura ,其是购自加州圣克拉拉的应用材料公司。
于一实施例中，氮氧化硅薄膜是进行两次退火。于第一退火阶段中， 氮氧化硅是退火以加密氮浓度，而第一退火阶段是于一惰性环境中进行， 利用一惰性气体如氮、氦、氩或其混合物与一微量氧气的组合。于一实 施例中，第一退火阶段是于等离子氮化制程之后立即进行。于一实施例中， 第一 PNA阶段于约700- 1100 。C之间的温度下进行，举例来说于100 毫托 800托的压力下，在温度介于950 ~ 1100 。C进行1 ~ 120秒，并伴 随分压为1 ~ 100毫托(如1毫托~50托)的微量氧气，而于另一实施 例中，微量氧气的分压范围为1~30毫托。第二 PNA阶段是接着在第一 PNA阶段之后进行。于一实施例中，在第一PNA阶段之后，进行退火的 环境改变为一含有氧化剂(或一含氧试剂)的环境，而氧化剂为如氧、氧/ 氮、氧/氩、氧/氦、氧化亚氮或是一氧化氮。第二 PNA阶段是于一 10毫 托~100托的减压下进行，而温度则介于900 - 1100。C或是1000 -1050°C，而第二 PNA阶段可进行约1 ~ 120秒。于一实施例中，第二PNA 阶段的温度、时间及压力是经过控制而可达到氮氧化硅的EOT增加0.1 ~ 2A。
于一实施例中，第一 PNA阶段与第二 PNA阶段两者皆于单一晶片快 速热处理(RTP)制程室中进行，而用以执行快速热退火(RTA)制程。 减压RTP腔室设备是可购自应用材料公司所制造的XE、 XE Plus或是 Radiance,其可用于进行第一及第二 PNA制程。
较佳的，此处所述的SiOxNy栅极介电层包括至少5% (原子百分比； atomic percent)的氮。于一实施例中，SiOxNy栅极介电层包括5 ~ 15% (原子百分比)的氮。
于结构暴露于等离子并进行退火之后， 一栅极电极(如 一多晶硅层、 一非晶硅层或是一金属层)沉积于SiOxNy栅极介电层上方而完成一栅极 堆迭。
整合式制程顺序
又一实施例中，SiOxNy栅极介电层可于一整合式制程系统(如整合式 半导体制程系统)中而形成于基板上。于上述方法中，基板须待SiOxNy 栅极介电层形成之后才可自整合式制程系统中移出。 一可使用的整合式制 程系统100的实例为Gate Stack Centura 系统(购自加州圣克拉拉的应 用材料公司)，如「图1 J所示。整合式制程系统100包括一中央转移室 102、 一转移用机械手臂103、真空隔绝室104、 106、 一冷却室108、 一 沉积室110、 一等离子制程室114以及二快速热处理(RTP)制程室116、 118。沉积室110可以为习知的一传统化学或物理气相沉积室而用以形成 一薄膜或一层。于一实施例中，CVD制程室110为一低压化学气相沉积室 (LPCVD),如购自应用材料公司的POL丫gen。 RTP制程室116、 118 是于一减压或超低压力下(如等于或小于10托)而进行一快速热退火 (RTA)制程的腔室。
于另一实施例中， 一基板是导入一整合式制程系统中，而一氧化硅薄 膜、一 SiOxNy栅极介电层及一栅极电极则沉积于基板上，而不需将基板 自整合式制程系统中移出。本实施例是参照「第1及2图J而描述如下。
于整合式制程系统中形成SiOxNy栅极介电层的实施例的制程条件是 与上述形成氧化硅薄膜与SiOxNy栅极介电层的制程条件相同。r图2J 所示的步骤200及202中，是经由真空隔绝室104或106而将一硅基板导 入整合式制程系统100,并置于RTP制程室116中，而在RTP制程室116 中，氧化硅薄膜则形成于一硅基板上。包括基板及氧化硅薄膜的结构则转 移至等离子制程室114，该结构于此处暴露于包含一氮源的等离子，以将 氮并入氧化硅薄膜而形成SiOxNy栅极介电层(步骤204及206 ) 该结 构再转移至RTP制程室116(步骤208)中以进行退火(步骤210及212)。 该结构接着转移至CVD制程室110 (步骤214 ), —栅极电极(如多晶
硅层或非晶硅层)则沉积于该结构上(步骤216)。该结构接着又经由真 空隔绝室104或106而移出整合式制程系统100。
上述关于「图1、 2」的实施例，氧化硅薄膜是于一阶段中而在RTP 制程室116内形成于基板上，而该结构于另一阶段中则在RTP制程室118 中进行退火。于一替代实施例中，可采用单一 RTP制程室而用以形成氧化 硅薄膜，并进行等离子后的二阶段退火。
于另一实施例中， 一结构包括一硅基板及其上方的二氧化硅薄膜，并 于整合式制程系统的第一制程室中，在包括氨(NH3)的空气中进行加热， 以将氮并入氧化硅薄膜。由于基板于一封闭的整合式制程系统中暴露于一 包含氨的空气中，则会造成污染的氧气不会在包含氨的空气下加热的过程 中并入该结构。该结构接着转移至整合式制程系统的第二制程室，并于第 二制程室中暴露于一包含氮源的等离子。将该结构暴露于等离子之后，再 将该结构转移至整合式制程系统的第三制程室，并于第三制程室中进行退 火。
在该结构以一含氮等离子处理之前，将该结构于一含氨空气中加热的
的效能及可靠度。另外，在该结构以等离子处理之前，先将基板于一含氨 空气中进行加热所形成的稍厚氧化薄膜，认为其可增进一 PMOS装置的效 能特性。
r图3」是绘示根据本发明的实施例而形成一栅极堆迭的范例顺序图。 基板302可为一单晶硅或是一通常用于制造半导体装置的半导体晶片。于 一实施例中，二氧化硅薄膜304具有约4 ~ 15 A的实际厚度。
于一实施例中，利用一减压RTP制程室(如r图1」的整合式制程系 统100的RTP制程室116 )而形成二氧化硅薄膜304。 二氧化硅薄膜304 是以一快速热氧化反应所形成，其中快速热氧化反应为一氧化制程，而制 程中的腔室利用照射器而快速加热并干燥基板表面，以在氧气存在下形成 一氧化层。硅基板(或晶片)的快速热氧化反应是利用一伴随有氧、氧+ 氮、氧+氩、氧化亚氮或是氧化亚氮+氮的气体混合物的干式快速热氧化制 程而进行。气体或是气体混合物具有约1 ~ 5 slm的总流速。另外，硅基板
的快速热氧化反应亦可利用一湿式制程进行，如原位蒸气产生技术 (ln-Situ Steam Generation; ISSG )，并伴随有例如总流速为1 ~ 5 slm 及含1~13%氢的氧+氢、氧+氢+氮或是氧化亚氮+氬。于一实施例中，用 以形成二氧化硅薄膜的快速热氧化制程是于约750- 1000 。C的制程温度 及0.5 ~ 50托的制程压力下进行约5 ~ 90秒，而所得的二氧化硅介电薄膜 的厚度范围为4~ 15 A。
于一实施例中，在二氧化硅薄膜304于RTP制程室116形成之后， 基板302则转移至整合式制程系统100中于一惰性(如氮或氩)环境下 的DPN室114，且转移室102的压力与等离子氮化制程的压力大致相同。 等离子氮化制程将二氧化硅薄膜304暴露于氮等离子，以将氮并入二氧化 硅薄膜304而形成一氮氧化硅薄膜304。于一实施例中，DPN腔室114为 一减压感应耦合RF等离子反应器，其是能够容纳一惰性等离子，如氮、 氦或氩。
氮氧化硅薄膜304接着于一 RTP制程室(例如整合式制程系统100 的RTP制程室118)进行氮化后的二阶段退火(PNA)制程。RTP制程室 118可为一减压腔室反应器，如应用材料公司的反应器XE、 XEPIus或 是Radiance。 PNA的进行首先于一温和的氧化环境(惰性环境)，以及 约大于或等于700。C的温度下，以加密氮等离子处理后的膜层(氮氧化硅 膜层304);接着于一氧化环境以及约大于或等于900。C的温度下进行第 二次退火。第一PNA阶段中，伴有微量氧气的惰性气体(如氮或氩)流入 RTP制程室中以加密氮氧化硅薄膜304。于一实施例中，第一 PNA阶段 包括于总压力小于或等于5托下，加热具有氮氧化硅薄膜304的基板至一 适当退火温度，约大于或等于700°C。于一实施例中，如氮气的惰性气体 以1 slm的流速流入RTP制程室约60- 120秒；而微量的氧气则以30 sccm的流速流入腔室中，且压力为5托。在第一 PNA阶段之后，RTP制 程室将惰性气体排出，而供给第二 PNA阶段的氧化气体(如氧气)则流入 RTP制程室中。温度则切换至大于或等于900°C。氧化气体以约1 slm的 总流速流入RTP制程室约15秒。必须了解此处所提及的范例流速仅针对 特定的反应器或制程室尺寸(如200 mm反应器)，流速可根据拥有不
同体积的其他尺寸的反应器而成比例地调整的(增加或减少)。
于一实施例中，在二阶段PNA制程之后，氮氧化硅薄膜304接着覆 盖一导电层，如多晶硅薄膜306。多晶硅薄膜306可于一沉积室中形成， 如r图1 J整合式制程系统100的沉积室110。除了多晶硅，薄膜306亦 可为非晶硅薄膜或是其他适合的导电材料。再者，如钛、氮化钛、钽、 氮化钽、鴒、氮化鴒及其他耐火金属或是其他适合的电极材料皆可沉积于 其上。沉积室110可为一低压化学气相沉积室(LPCVD)而并入整合式制 程系统100。在多晶硅薄膜306形成之后，栅极堆迭则转移至冷却室108， 再接着转移至一储存区域，如真空隔绝室104、 106,以进行进一步的加 工、测试或是其他该领域所熟悉的制程。
必须了解的是，包括栅极介电薄膜以及多晶硅覆盖薄膜的栅极堆迭可 于多个制程室中形成，而并非一定要并入上述的整合式制程系统100中。 举例来说，二氧化硅薄膜可先于一腔室中形成，二氧化硅薄膜再于一等离 子氮化腔室中转变为氮氧化硅，氮氧化硅再接着于一 RTP制程室中以二阶 段PNA制程进行退火，而多晶硅薄膜则于相同的RTP制程室中形成于 SiON或是SiOxNy薄膜上方。
后退火SJOyNy栅极介电层的效能
如r图4J所示，氮氧化硅的二阶段后退火过程的第一阶段中包括微 量的氧可改善NMOS驱动电流相对于NMOS栅极漏电流的关是。于「图4J 中，x轴代表NMOS栅极漏电流，而y轴代表NMOS驱动电流。举例来说， 约10 A的二氧化硅薄膜作为基底氧化层，在等离子氮化之后，采用多种后 退火条件以对薄膜进行退火，比如第一阶段包含在氮气存在下，氧气分 压为15毫托，于1000。C下进行30秒的退火，接着，第二阶段的氧气分压 为10托，而于100(TC下进行15秒的退火；于另一例中，第一阶段包括在 氮气存在下，于15毫托及100(TC下进行15秒的退火，接着，第二阶段的 氧气分压为1.5托，而于1050。C下进行15秒的退火。于另一例中，第一 阶段包括在氮气存在下，于15毫托及105(TC下进行30秒的退火，接着， 第二阶段于0.5托及105CTC下进行15秒的退火。于另一例中，第一阶段包括在氮气存在下，于0.015毫托及100(TC下进行30秒的退火，接着， 第二阶段于0.05托及1100。C下进行5秒的退火。如r图1 J所示，于第 一阶段包括微量氧气的二阶段后退火相对于第一阶段不包括微量氧气的二 阶段后退火在NMOS ldsat (饱和电流)上改善了 4%。
在不限定本发明特定理论之前提下，确信于等离子氮化后的二阶段退 火的第一阶段添加微量的氧，可防止会蚀刻及伤害介电层的一氧化硅(SiO) 的形成。
惟本发明虽以较佳实施例说明如上，然其并非用以限定本发明，任何 熟习此技术人员，在不脱离本发明的精神和范围内所作的更动与润饰，仍 应属本发明的技术范畴。
权利要求
1.一种形成氮氧化硅栅极介电层的方法，包括利用等离子氮化制程而将氮并入介电薄膜以形成氮氧化硅薄膜；该氮氧化硅薄膜于第一环境下进行退火，该第一环境包括于第一温度下而氧气具有第一分压的惰性环境；以及该氮氧化硅薄膜于第二环境下进行退火，该第二环境包括于第二温度下而氧气具有第二分压，其中氧气的该第二分压大于氧气的该第一分压。
2. 如权利要求1所述的方法，其中该第一温度的范围为约700 ~iioo°c，而该第二温度的范围为约900~ iioo°c。
3. 如权利要求2所述的方法，其中氧气的该第一分压介于1 ~100毫 托，而氧气的该第二分压介于0.1 ~ 100托。
4. 如权利要求3所述的方法，其中该氮氧化硅薄膜于该第一环境进行 退火的步骤是发生于该第一温度为约105CTC,而氧气的该第一分压为约 15毫托下进行第一时间长度约30秒，该氮氧化硅薄膜于该第二环境进行 退火的步骤是发生于该第二温度为约1050°C，而氧气的该第二分压为约 0.5托下进行第二时间长度约15秒。
5. 如权利要求1所述的方法，其中该氮氧化硅薄膜于该第二环境进行 退火的步骤包括以氧气或是含氧气体对该氮氧化硅薄膜进行退火。
6. 如权利要求1所述的方法，其中该介电薄膜为二氧化硅。
7. 如权利要求1所述的方法，其中该氮并入该介电薄膜而形成氮浓度 最高值，而该最高值发生于该氮氧化硅栅极介电层的顶表面。
8. 如权利要求1所述的方法，其中该氮并入该介电薄膜而具有氮浓度 等于或大于5%。
9. 一种形成氮氧化硅栅极介电层的方法，包括 提供一结构，该结构包括形成于硅基板上的二氧化硅薄膜； 将该结构暴露于包括氮源的等离子，而于该基板上形成氮氧化硅薄膜； 该氮氧化硅薄膜于第一环境下进行退火，该第一环境包括在温度介于700- 1100。C之间，而氧气具有第一分压的惰性环境；该氮氧化硅薄膜于第二环境下进行退火，该第二环境包括在介于 900~ 1100。C之间的温度，而氧气具有第二分压，其中该第二分压大于该 第一分压；以及沉积;嫩极电极于该氮氧化硅薄膜上。
10. 如权利要求9所述的方法，其中氧气的该第一分压介于1-100 毫托，而氧气的该第二分压介于0.1 ~ 100托。
11. 如权利要求10所述的方法，其中该氮氧化硅薄膜于该第一环境进 行退火的步骤是发生于第一温度为约105(TC，而氧气的该第一分压为约 15毫托下进行第一时间长度约30秒，而该氮氧化硅薄膜于该第二环境进 行退火的步骤是发生于第二温度为约1050°C,而氧气的该第二分压为约 0.5托下进行第二时间长度约15秒。
12. 如权利要求9所述的方法，其中于该结构暴露于该等离子的步骤 中，氮被并入而使之具有等于或大于5%的氮浓度。
13. 如权利要求9所述的方法，其中该氮氧化硅薄膜于该第一环境而 进行退火的步骤包括该氮氧化硅薄膜于惰性气体或是惰性气体的混合物下 进行退火。
14. 如权利要求9所述的方法，其中于氧气具有该第二分压的该第二 环境中进行的退火步骤包括该氮氧化硅以氧气或是含氧气体而进行退火。
15. 如权利要求9所述的方法，其中该氮氧化硅栅极介电层的厚度等 于或小于9 A。
16. 如权利要求9所述的方法，其中该栅极电极为多晶硅薄膜、非晶 硅薄膜或是金属电极其中之一 。
17. —种于整合式制程系统中形成氮氧化硅栅极介电层的方法，包括 将包含硅的基板导入该整合式制程系统的第 一制程室； 于该硅基板上形成二氧化硅薄膜； 该基板转移至该整合式制程系统的第二制程室； 该基板暴露于包含氮源的等离子； 该基板转移至该整合式制程系统的第三制程室； 该基板于第一环境下进行退火，该第一环境包括在温度介于700 ~110(TC之间，而氧气具有第一分压的惰性环境；以及该基板于第二环境下进行退火，该第二环境包括在温度介于900-1100。C之间，而氧气具有第二分压，其中氧气的该第二分压大于氧气的该 第一分压。
18. 如权利要求17所述的方法，更包括 该基板转移至该整合式制程系统的第四制程室；以及 沉积多晶硅层于该基板上。
19. 如权利要求17所述的方法，更包括于该基板暴露于第二等离子后，该基板转移至位于该整合式制程系统 外的第四制程室；以及沉积多晶硅层于该基板上。
20.如权利要求1所述的方法，其中该等离子氮化制程包括去耦等离 子氮化。
全文摘要
本发明为一种形成氮氧化硅栅极介电层的方法，该方法包括利用一等离子氮化制程而将氮并入一介电薄膜中以形成一氮氧化硅薄膜；氮氧化硅薄膜于一第一环境下进行退火，且第一环境包括一于一第一温度下而氧气具有一第一分压的惰性环境；氮氧化硅薄膜于一第二环境下进行退火，且第二环境包括于一第二温度下而氧气具有一第二分压，并且氧气的第二分压大于氧气的第一分压。
文档编号H01L21/31GK101208782SQ200680022981
公开日2008年6月25日 申请日期2006年5月26日 优先权日2005年6月27日
发明者C·S·奥利森 申请人:应用材料股份有限公司