专利名称：带气腔的倒装片封装的制作方法
技术领域：
本发明涉及集成电路(ic)封装。具体地讲，本发明涉及在IC裸片附近形成气腔，用以改善器件性能。
背景技术：
电子工业继续依赖半导体技术的发展以在更紧凑的面积上实现 更高的功能。对于很多实现了更高功能的应用而言，器件要求在单个 硅晶片上集成大量的电子器件。由于每个给定面积的硅晶片上集成的 电子器件的数量上升，制造工艺变得更加困难。利用多个学科中的多种应用，已制造出各种各样的半导体器件。这样的硅基半导体器件通常包括诸如p沟道MOS (PMOS) 、 n沟道 MOS(NMOS)、互补型MOS(CMOS)晶体管、双极晶体管、BiCMOS 晶体管之类的金属氧化物半导体场效应晶体管(MOSFET)。这样的 MOSFET器件包括导电门和类硅基片之间的绝缘材料，因此，这些 器件通常被称为IGFET(insulated-gate FET,绝缘门FET)。这些半导体器件的每一种通常都包括一个半导体基片，在该基 片上形成多个有源器件。给定有源器件的特定结构可能会随器件类型 变化。例如，在MOS晶体管中，有源器件通常包括源极区域、漏极 区域以及调制源极区域与漏极区域之间电流的门电极。而且，这样的器件可以是在很多晶片制造工艺中生产的数字或 模拟器件，例如，CMOS器件、BiCOMS器件、双极器件等等。基片 可以是硅、镓砷(GaAs)或其他适合在其上构造微电子电路的基片。在经历了制造工艺之后，硅晶片具有预定数目的器件。测试这 些器件。合格的器件被搜集和被封装。复杂IC器件的封装在器件的最终性能中扮演日益重要的角色。 在高频RF电路中，电容显著地影响器件的性能。例如，对于1980年代的电路(用lpm技术制造)，互联时间常数比MOS开关时间快 得多，对于100nm技术而言，铜和低K电介质互联(sdielectric=2.0) 的RC延迟在lmm长的互联情况下大约是30ps。这和改变晶体管状 态所只需的5ps大致相当。由于技术在进步，情况变得更加令人担忧。 例如，在35nm技术中，MOSFET开关延迟降低到大约2.5ps，而lmm 长全局互联的RC延迟增加到大约250ps。封装必须适应现代科技的需要。可以在PCT (2008年7月23日 申请日期2006年7月24日 优先权日2005年7月25日
发明者保罗·戴克斯特拉, 吉尔特·斯蒂恩布鲁吉恩 申请人:Nxp股份有限公司