专利名称：使用配置于层积板上导线的垂直电子组件封装结构的制作方法
技术领域：
本发明公开一种封装集成电路的制程与结构，例如功率金属氧化物半导体场效应晶体管(MOSFET)。特别涉及一种可以简化与流线型化金属氧化物 半导体场效应晶体管封装程序来达成更低的生产成本、更高的封装生产量以 及增加封装的可靠性。2. 背景技术传统的技术以及结构通常用来封装垂直半导体装置，如功率金属氧化物 半导体场效应晶体管装置，仍然面临需要使用导线架的问题。其中常会发生 铁线和支撑电子装置的印刷电路板(PCB)以及导线架间的热度不能匹配，已 导致更高的焊点失败率。此外，传统的机械架构有许多缺点，例如晶粒导线 统的不均、芯片大小因导线架的限制而有所限制以及在基板安装上所能承受 的压力也有限。目前的组装技术更进一步有组装难易的接受度限制并时常导 致更高的组装成本，同时让人难以取代传统高容量的封装如SO、TO与TSSOP 等封装家族来减少构装成本。此类困难的原因是因为高容量封装不能完全的 被导线架型封装技术或正常表面安装技术所封装。传统的构装在基板组装前 以及基板测试阶段更进一步的含有另一缺陷，因为在封装与印刷电路板间的 焊点范围在运作处理上是不可见的。导线架更限制了对于单芯片结构的封装， 因为导线架没有可调整由单个或多个模块来组装芯片的弹性。在美国专利6,133,634中，Joshi公开了一种半导体封装如图1A所示。 一个晶硅芯片102附着在一个载体106，该载体106含有一个空穴以便把大 部分的芯片102给包起来。该空穴的大小跟芯片102加上结合线104的大小 是一致的。硅芯片的作用面到印刷电路板的直接连接包含了电子终端接触数 组散布在芯片底表面层的焊锡凸块以及包围芯片102的载体底层的106球栅 阵列(BGA)108。载体106可由铜或陶所制成。即使这个封装拥有减少封装阻力以及提供更好的散热效果，但是该封装为了需要在载体106挖个空穴则需要庞大的制造成本。此外，由于载体106的几何形状，Joshi所公开的封装还 是缺乏接受不同封装结构的弹性包括多芯片模块(MCM)结构。在另一个名称为圆柱球栅阵列封装(Column Ball Grid Array)的美国专利 6,391,687中，Cabahug等公开一种半导体装置包含了一个平坦的导线架，该 导线架的表面并附着一个芯片。放置的芯片上以包含焊锡凸块，该封装更进 一步包含了若干个圆柱包围了芯片附着区外围的至少一部份。芯片被放置在 芯片附着区内，该圆柱列的高度与焊锡凸块加上导线架上的芯片为一致如图 1B与图1C所示。在美国专利6,624,522中，Standing等公开了一种有芯片尺寸封装(CSP)， 该封装有一个半导体金属氧化物半导体场效应晶体管芯片，该芯片顶部则有 一个被一层感旋光性的液态环氧化物所覆盖的电极表面，该环氧化物是微影 成像所成图案用于暴露电极表面之一部份并扮演了钝态层以及焊锡掩膜的角 色。然后一个直焊的接触层就在钝态层上形成。独立的芯片安装在一个金属 夹或金属罐内的漏极端，其中该漏极电极在同一个平面上布置了一个从罐底 所延伸出的凸缘。在另一个美国专利6,661,082中，Granada等公开了一种芯片装置，其包 含了一个有芯片附着空穴的导线架。该记忆装置更进一步包含一个芯片容置 在该芯片附着空穴。芯片附着空穴的厚度与芯片是一致的。该芯片在于空穴 的附着则使用 一般的附着程序。JosW在另一个美国专利6,469,384中公开了一种半导体装置，其包含了 一个附着芯片的基底。耦合在基底的金属氧化物半导体场效应晶体管芯片， 该金属氧化物半导体场效应晶体管芯片的源极与栅极区也一并耦合在基底。 贴近芯片的邻近并设有锡球，所以当半导体装置耦合到印刷电路板，曝露的 表面可充当漏极连结，而锡球则可被当为源极与栅极的连结。如图1D所示， 该基底包含了一个底层20以及一个金属层21。该底层20与该金属层21则 由一个绝缘层22所隔绝，该绝缘层22可为一个绝缘环氧树脂用于结合底层 20与金属层21。该底层材质可由金属处理过的式样所组成而该金属层可同时 用来做为散热。但是既然至少该多层的基底是由金属所组成，金属层与支撑 封装的印刷电路板间的热膨胀不匹配仍然会造成热应力。该封装在高温的环境下仍然受于稳定性的限制。此外基底的制造仍是透过特别设计的程序为的 就是要形成金属层。因此该发明的制造成本相对的会比较高。以上的专利并没有提供一个实际的解决方案来克服拥有相关技术的专业 人士在设计半导体装置封装与生产上所遇到的限制及难度。因此，本发明提 出了一个改良的新结构与方法来封装垂直半导体装置以解决以上所提过的问 题点。发明内容为了克服背景技术所遇到的难处，本发明的主要目的在于提供一种封装 垂直半导体装置的改良结构如金属氧化物半导体场效应晶体管装置，其在层 积板层上形成互相连结的导线。该层积板层的材质则由与印刷电路板类似的 热膨胀数所组成以减少热能的不匹配问题。本发明的另一目的在提供一种使多层层积板层载体如印刷电路板或挠性 印刷电路版由互相连结的导线所组成可同时改善封装过程并使封装有更长久 的稳定性。该封装结构可同时有更高的变动弹性并可调整芯片大小，而且不 受由特别空穴或延伸的边缘与形状如的前所提的特制芯片附着载体所限制。 搭配现有存于半导体封装过程的印刷电路板技术，本发明所公开的结构另一方面能是个方便导入的表面安装技术(SMT)。基于结构的弹性与适应性，本 发明可以方便的取代传统封装如SO、 TSSOP与TO等家族。本发明的另一 目的是在制作过程中改善焊点间的盲点问题，从而改善封装过程的方便性与 制造性。本发明的另一目的在于提供一种封装金属氧化物半导体场效应晶体管装 置的改善结构，其可在同层制作多芯片封装以解决背景技术所提到的限制与 困难。本发明的另一目的在于提供一种可以由迭晶或封装多层的封装结构，因 为层积板层内所分布的互相连结导线可成为封装的其中一部份。比起导入导 线架的封装，使用本发明来导入封装结构时，集成电路(IC)芯片间的排列 与互相连结可以拥有更高的自由空间。 一个可做模范的实施例可包含多芯片 模块，其中该模块的源极与栅极全都朝下的排列或是综合一些漏极朝下与一 些源极和栅极也是配置朝下。在一较佳实施例中本发明公开一种包含金属氧化物半导体场效应晶体管 装置的封装。该封装更进一步的包含一个电子封装，以能容纳垂直半导体芯 片。该封装包含了一个设有导孔接头的层积板，导线则分布在该层积板的不 同层并搭接到该导孔接头。该半导体芯片设有至少一个电极连接到分布的导 线使不同层的导线可以有电气性连接，导孔接头并同时具有消散由垂直半导 体所产出的热能。在另一较佳实施例中，该封装更包含了一个球栅阵列连接 到该导孔接头并作为一个在封装底部表面的接触，其中该层层积板设有一热 膨胀数并大致上与印刷电路板范围值相同，以让球栅阵列与电子终端有更可 靠的电性接触。在另一较佳实施例中，垂直半导体芯片包含从半导体芯片所 延伸出的焊锡凸块，该焊锡凸块与球栅阵列并设在同样的平面上使该垂直半 导体芯片能方便黏着于散布在印刷电路板上的终端。在另一较佳实施例中， 垂直半导体芯片包含连结到导孔接头的焊锡凸块来与球栅阵列做为电性搭 接，依附在该层积板的垂直半导体芯片如一个覆晶接合持有一个底层电极依 附到半导体芯片的背表面并且与球栅阵列并设在同样的平面上使该垂直半导 体芯片能方便黏着于散布在印刷电路板上的终端。在另一较佳实施例中，该 垂直半导体芯片是一个金属氧化物半导体场效应晶体管芯片。在另一较佳实 施例中，该金属氧化物半导体场效应晶体管芯片持有一个漏极电极连接到导 线来作为电性搭接到层积板的顶层，导孔接头并同时驱散金属氧化物半导体 场效应晶体管芯片所产出的热能。在另一较佳实施例中，该封装进一步包含 了球栅阵列搭接到导孔接头并在该封装的底面作为金属氧化物半导体场效应 晶体管芯片的漏极接触。在另一较佳实施例中，该金属氧化物半导体场效应 晶体管芯片进一步包含了从金属氧化物半导体场效应晶体管芯片所延伸出的 焊锡凸块，该焊锡凸块与球栅阵列并设在同样的平面上使该垂直半导体芯片 能方便黏着于散布在印刷电路板上的终端。在另一较佳实施例中，该金属氧 化物半导体场效应晶体管芯片进一步包含连结到导孔接头的焊锡凸块来与球 栅阵列做为电性搭接，依附在该层积板的垂直半导体芯片如一个覆晶接合持 有一个底层电极依附到半导体芯片的背表面并且与球栅阵列并设在同样的平 面上使该垂直半导体芯片能方便黏着于散布在印刷电路板上的终端。本发明更进一步的公开一种提高驱散金属氧化物半导体场效应晶体管封 装热能的方法。其中该方法包含分布若干个导线于层积板的多层，并利用一个导孔接头透过贯穿来搭接不同层的导线。该方法更进一步包含设置至少一 个金属氧化物半导体场效应晶体管装置的电极连接到分布的导线使不同层的 导线可以有电气性连接，并同时具有消散由导孔接头与导线所产出的热能。 在一较佳实施例中，该方法包含了一个球栅阵列连接到该导孔接头并作为在 金属氧化物半导体场效应晶体管封装底部表面的接触。在另一较佳实施例中， 该封装进一步包含了一个球栅阵列连接到该导孔接头并作为在封装底部表面 的接触。该方法更进一步包含了附着金属氧化物半导体场效应晶体管封装于 球栅阵列，而该球栅阵列则附着分布于印刷电路板的电子终端，其中该层层 积板设有一热膨胀数并大致上与印刷电路板范围值相同以让球栅阵列与电子 终端有更可靠的电性接触。在另一较佳实施例中，该方法更进一步包含形成 焊锡凸块于金属氧化物半导体场效应晶体管芯片的步骤，该焊锡凸块则由半 导体芯片所延伸出并与球栅阵列设在同样的平面上使该垂直半导体芯片能方 便黏着于散布在印刷电路板上的终端。在另一较佳实施例中，该方法更进一 步包含形成焊锡凸块于金属氧化物半导体场效应晶体管芯片的步骤，使金属 氧化物半导体场效应晶体管芯片能连结到导孔接头的焊锡凸块来与球栅阵列 做为电性搭接。该方法更包含将金属氧化物半导体场效应晶体管芯片附着于 层积板，如一个覆晶接合持有一个底层电极依附到金属氧化物半导体场效应 晶体管芯片的背表面并且与球栅阵列并设在同样的平面上使该垂直半导体芯 片能方便黏着于散布在印刷电路板上的终端。在另一较佳实施例中，该方法 更进一步包含搭接金属氧化物半导体场效应晶体管芯片的漏极电极于导线的 步骤以让层积板的顶层能与导线有电性搭接，导孔接头并同时具有消散由金 属氧化物半导体场效应晶体管芯片所产出的热能。在另一较佳实施例中，该 方法更进一步包含连结球栅阵列到该导孔接头并在封装的底面运作如同金属 氧化物半导体场效应晶体管芯片漏极的步骤。在另一较佳实施例中，该方法 更进一步包含形成焊锡凸块于金属氧化物半导体场效应晶体管芯片的步骤， 其中该焊锡凸块则从金属氧化物半导体场效应晶体管芯片所延伸出并与球栅 阵列设在同样的平面上使该金属氧化物半导体场效应晶体管芯片能方便黏着 于散布在印刷电路板上的终端。在另一较佳实施例中，该方法更进一步包含 形成焊锡凸块于金属氧化物半导体场效应晶体管芯片的步骤，其步骤让焊锡 凸块成为源极与栅极的接触连结到导孔接头来与球栅阵列作为电性搭接，金属氧化物半导体场效应晶体管芯片附着于该层积板如一个覆晶接合持有一个 底层电极依附到金属氧化物半导体场效应晶体管芯片的背表面并且与球栅阵 列并设在同样的平面上使该金属氧化物半导体场效应晶体管芯片能方便黏着 于散布在印刷电路板上的终端。以下由具体实施例配合附图进行详细说明，更容易了解本发明的目的、 技术内容、特点及其作用和效果。
图1A 图1D为传统封装结构的剖面示意图；图2A 图2D为本发明的改良的金属氧化物半导体场效应晶体管装置的 封装结构的剖面、顶部与底部示意图；图3A 图3D为本发明的另一种改良的金属氧化物半导体场效应晶体管 装置的封装结构的剖面、顶部与底部示意图。
具体实施方式
图2A与图2B为本发明的新型金属氧化物半导体场效应晶体管封装100 的剖面图和底面图。该金属氧化物半导体场效应晶体管封装100包含了一个 金属氧化物半导体场效应晶体管半导体芯片110，该金属氧化物半导体场效 应晶体管晶110还设有若干个焊锡凸块120。该焊锡凸块120与分布于金属 氧化物半导体场效应晶体管晶110的顶面的栅极脚位与源极脚位有着电性接 触。若干个铜导线125搭接到分布在金属氧化物半导体场效应晶体管芯片110 底表层的漏极接触。 一个铜片125'电镀到一个层积板，例如一个印刷电路板 130，该印刷电路板130有若干个填满铜的导孔接头135。一个顶部的铜片140 也同时电镀到该层积板，例如电路板130的顶面。 一个包含若干个锡球150 的球栅阵列布置在该电路板130的底面。该球栅阵列的锡球150与该填满铜 的导孔接头135并有着电性接触。图2C与图2D为该电路板130的底面图，沿着A-A线走如图2A所示。 该电路板130的底部有一个电镀的铜片125'并附着在该金属氧化物半导体场 效应晶体管110的漏极。电路板130的剩余底部面则被焊锡掩膜125"所覆盖 来形成铜导线125，为了要将该球栅阵列的锡球150焊在上面，该铜导线125并从铜片125'延伸到球栅阵列脚位150'。该球栅阵列的锡球150的脚位更进 一步跟该导孔接头有电性电性搭接，该导孔接头的开口并由电路板130所形 成的铜所填满。如图2D所示，为该封装的底面图，其中可以看到该封装有 个铜片，该铜片的中间有一小部分被蚀刻掉。图3A与图3B为本发明的新型金属氧化物半导体场效应晶体管封装200 的剖面图和底面图。该金属氧化物半导体场效应晶体管封装200设有一个金 属氧化物半导体场效应晶体管半导体芯片210被封装如同一个覆晶接合，其 中他的封装结构有若干个焊锡凸块220附着在一个层积多层基板载具底面所 形成的的焊接区，例如印刷电路板载具230。焊锡凸块220-G与焊接到栅极 锡球250-G的栅极脚位225-GP有着电性接触。该焊锡凸块220-S与源极脚 位225-SP有着电性接触，其中每一个源极脚位225-SP都被焊接到源极锡球 250-S。 一个漏极接触245形成在金属氧化物半导体场效应晶体管芯片210 的底面，该漏极的底面接触245并对准到与栅极和源极锡球250-G与250-S 有着同样的仰角。该封装200因此可以准备好接受更进一步的安装如SMT 封装，通常由一个印刷电路板载体250连接到也被该印刷电路板载具250所 支持的电子装置(未在图中显示)如同一个多芯片模块(MCM)。既然该层 积多层基板载具230与该印刷电路板载具有着接近一样的热膨胀，所以该封 装200有更改善的焊点可靠性。图3C为该印刷电路板230的底面图，沿着A-A线走如图3A所示。该 印刷电路板230的底面有一个焊锡掩膜，该焊锡掩膜设有焊锡凸块开口 215-S 和215-S并电镀到该印刷电路板230的底面来使该金属氧化物半导体场效应 晶体管210的焊锡凸块220-G与220-S附着到铜片225-S与225-G'。印刷电 路板230剩余的底部面则被焊锡掩膜225"来形成铜导线225并从铜片225-G' 与225-S'延伸到该球栅阵列栅极脚位225-G'与该源极栅极脚位225-S'使球栅 阵列栅极球250-G与250-S能焊上去。该球栅阵列脚位150'更进一步电性搭 接到该源极球导孔接头235，其中该该导孔接头235的开口并由电路板230 所形成的铜所填满。如第2D图的该封装的顶面图，该封装设有一个铜层240-S 与240-G形成在该封装的顶部如源极与栅极给予外部搭接用的接触脚位。根据以上的描述，本发明更进一步公开了一种减少一个封装与印刷电路 板间热应力的方法，其中该封装设有一个垂直半导体芯片，并且安装在印刷电路板上。该方法包括将若干个导线分布在一个层积板里的至少一层，并同 时在该层积板上设有一导孔接头，该导线则透过该导孔接头互相搭接，并搭 接该垂直半导体芯片的电极到该导线使分布在不同层积板层的导线可以互相 电性搭接，并同时电性搭接到球栅阵列与焊锡凸块，其中该球栅阵列与该焊 锡凸块安装在该印刷电路板上，同时该层层积板设有一热膨胀数并大致上与 印刷电路板范围值相同以让热应力减少。以上所述，仅为本发明的较佳实施例而已，并非用来限定本发明的保护 范围。因此，只要是依照本发明所述的形状、构造、特征及精神所做出的同 等变化或修饰，均应包括于本发明的权利要求范围之内。
权利要求
1.一种容纳垂直半导体芯片的电子封装，其特征在于，包括一层积板，该层积板并设有一导孔接头以及导线分布在该层积板至少一层并透过该导孔接头互相搭接；和该半导体芯片设有至少一个电极连接到分布的导线使不同层的导线可以有电气性连接，导孔接头并同时具有消散由垂直半导体所产出的热能。
2. 如权利要求l所述的容纳垂直半导体芯片的电子封装，其特征在于，进一 步包含一个球栅阵列，其连接到该导孔接头并作为在该封装底部表面的接 触。
3. 如权利要求l所述的容纳垂直半导体芯片的电子封装，其特征在于，所述 的球栅阵列连接到该导孔接头并作为在封装底部表面的接触，其中该层层 积板设有一热膨胀数，该系数与印刷电路板范围值相同以让球栅阵列与电 子终端有更可靠的电性接触。
4. 如权利要求l所述的容纳垂直半导体芯片的电子封装，其特征在于，该垂 直半导体芯片包含从半导体芯片所延伸出的焊锡凸块，该焊锡凸块与球栅 阵列并设在同样的平面上使该垂直半导体芯片能方便黏着于散布在印刷 电路板上的终端。
5. 如权利要求l所述的容纳垂直半导体芯片的电子封装，其特征在于，该垂 直半导体芯片包含连结到导孔接头的焊锡凸块来与球栅阵列做为电性搭 接，依附在该层积板的垂直半导体芯片如一个覆晶接合持有一个底层电极 依附到半导体芯片的背表面并且与球栅阵列并设在同样的平面上使该垂 直半导体芯片能方便黏着于散布在印刷电路板上的终端。
6. 如权利要求l所述的容纳垂直半导体芯片的电子封装，其特征在于，该垂直半导体芯片进一步包含一金属氧化物半导体场效应晶体管芯片。
7. 如权利要求6所述的容纳垂直半导体芯片的电子封装，其特征在于，所述 的金属氧化物半导体场效应晶体管芯片持有一个漏极电极连接到导线来 作为电性搭接到层积板的顶层，导孔接头并同时驱散金属氧化物半导体场 效应晶体管芯片所产出的热能。
8. 如权利要求7所述的容纳垂直半导体芯片的电子封装，其特征在于，进一 步包含一个球栅阵列，其搭接到导孔接头并在该封装的底面作为金属氧化 物半导体场效应晶体管芯片的漏极接触。
9. 如权利要求6所述的容纳垂直半导体芯片的电子封装，其特征在于，所述 的金属氧化物半导体场效应晶体管芯片包含了从金属氧化物半导体场效 应晶体管芯片所延伸出的焊锡凸块，该焊锡凸块与球栅阵列并设在同样的 平面上使该垂直半导体芯片能方便黏着于散布在印刷电路板上的终端。
10. 如权利要求6所述的容纳垂直半导体芯片的电子封装，其特征在于，所述 的金属氧化物半导体场效应晶体管芯片进一步包含焊锡凸块使其成为源 极与栅极的接触连结到导孔接头来与球栅阵列做为电性搭接，该垂直半导 体芯片附着于该层积板如一个覆晶接合持有一个底层电极依附到金属氧 化物半导体场效应晶体管芯片的背表面并且与球栅阵列并设在同样的平 面上使该金属氧化物半导体场效应晶体管芯片能方便黏着于散布在印刷 电路板上的终端。
11. 一种加强金属氧化物半导体场效应晶体管封装散热的方法，其特征在于， 包括由在层积板上设有一导孔接头以及将导线分布在该层积板至少一层 以上并透过该导孔接头互相搭接；该金属氧化物半导体场效应晶体管装置设有至少一个电极连接到分 布的导线使不同层的导线可以有电气性连接，该导孔接头与该导线同时具
12. 如权利要求11所述的加强金属氧化物半导体场效应晶体管封装散热的方 法，其特征在于，进一步包含连接球栅阵列到该导孔接头并作为该金属 氧化物半导体场效应晶体管封装底部表面的接触。
13. 如权利要求11所述的加强金属氧化物半导体场效应晶体管封装散热的方 法，其特征在于，进一步包含连接球栅阵列到该导孔接头并作为在该封装底部表面的接触的步骤；以及附着金属氧化物半导体场效应晶体管封装于球栅阵列的步骤;该球栅 阵列则附着分布于印刷电路板的电子终端，其中该层层积板设有一热膨胀 数并大致上与印刷电路板范围值相同以让球栅阵列与电子终端有更可靠 的电性接触。
14. 如权利要求11所述的加强金属氧化物半导体场效应晶体管封装散热的方 法，其特征在于，进一步包含形成焊锡凸块于金属氧化物半导体场效应 晶体管芯片的步骤，该焊锡凸块则由半导体芯片所延伸出并与球栅阵列设 在同样的平面上使该垂直半导体芯片能方便黏着于散布在印刷电路板上 的终端。
15. 如权利要求11所述的加强金属氧化物半导体场效应晶体管封装散热的方 法，其特征在于，进一步包含形成焊锡凸块于金属氧化物半导体场效应晶体管芯片的步骤，使金属 氧化物半导体场效应晶体管芯片能连结到导孔接头的焊锡凸块来与球栅 阵列做为电性搭接；以及将金属氧化物半导体场效应晶体管芯片附着于层积板如一个覆晶接 合持有一个底层电极依附到金属氧化物半导体场效应晶体管芯片的背表 面，并且与球栅阵列并设在同样的平面上使该垂直半导体芯片能方便黏着 于散布在印刷电路板上的终端。
16.如权利要求11所述的加强金属氧化物半导体场效应晶体管封装散热的方 法，其特征在于，进一步包含搭接该金属氧化物半导体场效应晶体管芯 片的漏极电极于导线的步骤以让层积板的顶层能与导线有电性搭接，导孔 接头并同时具有消散由金属氧化物半导体场效应晶体管芯片所产出的热
17. 如权利要求11所述的加强金属氧化物半导体场效应晶体管封装散热的方 法，其特征在于，进一步包含连结球栅阵列到该导孔接头并在封装的底 面作为金属氧化物半导体场效应晶体管芯片漏极的步骤。
18. 如权利要求17所述的加强金属氧化物半导体场效应晶体管封装散热的方 法，其特征在于，进一步包含形成焊锡凸块于金属氧化物半导体场效应 晶体管芯片的步骤，其中该焊锡凸块则从金属氧化物半导体场效应晶体管 芯片所延伸出并与球栅阵列设在同样的平面上使该金属氧化物半导体场 效应晶体管芯片能方便黏着于散布在印刷电路板上的终端。
19. 如权利要求11所述的加强金属氧化物半导体场效应晶体管封装散热的方 法，其特征在于，进一步包含形成焊锡凸块于金属氧化物半导体场效应 晶体管芯片的步骤，其步骤让焊锡凸块成为源极与栅极的接触连结到导孔 接头来与球栅阵列做为电性搭接，金属氧化物半导体场效应晶体管芯片附 着于该层积板如一个覆晶接合持有一个底层电极依附到金属氧化物半导 体场效应晶体管芯片的背表面并且与球栅阵列并设在同样的平面上使该 金属氧化物半导体场效应晶体管芯片能方便黏着于散布在印刷电路板上 的终端。
20. —种减少封装与印刷电路板间热应力的方法，其特征在于，该封装设有一 垂直半导体芯片并附着在该印刷电路板上，该方法包含将复数个导线分布在一个层积板里的至少一层，并同时在该层积板上 设有一导孔接头，该导线则透过该导孔接头互相搭接；搭接该垂直半导体芯片的电极到该导线使分布在不同层积板层的导 线可以电性搭接，并同时电性搭接到球栅阵列与焊锡凸块，其中该球栅阵 列与该焊锡凸块安装在该印刷电路板上，同时该层层积板设有一热膨胀数 并大致上与印刷电路板范围值相同以让热应力减少。
全文摘要
本发明公开了一种含有垂直半导体芯片的电子封装，其是由在多层层积板上分布导线并透过导孔接头互相搭接。该半导体芯片设有至少一个电极连接到分布的导线使不同层的导线可以有电气性连接，导孔接头并同时具有消散由垂直半导体所产出的热能。为了要安装镶埋在印刷电路板上所布置的电子终端，一个球栅数组连接到该导孔接头并作为在封装底部表面的接触，其中该层层积板设有一热膨胀系数，该系数大致上与印刷电路板范围值相同，以让球栅数组与电子终端有更可靠的电性接触。
文档编号H01L31/0288GK101258609SQ200680032413
公开日2008年9月3日 申请日期2006年9月7日 优先权日2005年9月7日
发明者何约瑟, 明 孙 申请人:万国半导体股份有限公司