专利名称：形成器件隔离区的方法
技术领域：
本发明涉及一种形成器件隔离区的方法，特别涉及浅沟槽隔离半导体器 件的制作方法。
背景技术：
随着集成电路尺寸的减小，构成电路的器件必须更密集地^:置，以适应 芯片上可用的有限空间。由于目前的研究致力于增大半导体衬底的单位面积 上有源器件的密度，所以电路间的有效绝缘隔离变得更加重要。现有技术中 形成隔离区域的方法主要有局部氧化隔离(LOCOS)工艺或浅沟槽隔离(STI) 工艺。LOCOS工艺是在晶片表面淀积一层氮化硅，然后再进行刻蚀，对部分 凹进区域进行氧化生长氧化硅，有源器件在氮化硅所确定的区域生成。对于 隔离技术来说，LOCOS工艺在电路中的有效局部氧化隔离仍然存在问题，其 中一个问题就是在氮化硅边缘生长的"鸟嘴"现象，这是由于在氧化的过程 中氮化硅和硅之间的热膨胀性能不同造成的。这个"鸟嘴"占用了实际的空 间，增大了电路的体积，并在氧化过程中，对晶片产生应力破坏。因此LOCOS 工艺只适用于大尺寸器件的设计和制造。浅沟槽隔离(STI)技术比局部氧化隔离(LOCOS)工艺拥有多项的制程 及电性隔离优点，包括可减少占用硅晶圓表面的面积同时增加器件的集成度， 保持表面平坦度及较少通道宽度侵蚀等。因此，目前0.18pm以下的元件例如 MOS电^各的有源区隔离层已大多采用浅沟槽隔离工艺来制作。图1A至图1D为现有制造浅沟槽隔离的过程。半导体集成电路通常包含有 源区和位于有源区之间的隔离区，器件通常是在有源区中形成。在衬底表面 的某些有源区域用于数据的存储，这里称之为存储单元区；而某些有源区域 用于周边控制电路，这里称之为周边电路区。通常在存储单元区和周边电路 区的有源区之间都形成浅沟槽隔离结构以起到有源区之间的绝缘和隔离作用。如图1A所示，硅衬底100和110的表面区域分别对应周边电路区10和存储 单元区ll，通过热氧化法，在硅衬底100和110表面形成垫氧化^圭层102;在氧 化硅层102表面沉积氮化硅层103;然后，在氮化硅层103上形成图案化的光阻 层104定义隔离区。如图1B所示，以光阻层104为掩膜，蚀刻氮化硅层103,垫 氧化硅层102，硅衬底IOO、 110;在周边电^各区10的珪衬底100中形成浅沟槽 108，在存储单元区11的硅衬底110中形成浅沟槽105,由于周边电路区10是有 源器件非密集区，存储单元区ll是有源器件密集区，因此，周边电路区10的 浅沟槽108比存储单元区11的浅沟槽105宽。如图1C所示，用热氧化法在浅沟 槽108、 105的底部与侧壁形成衬氧化硅层107;通过用高密度等离子体化学汽 相淀积法(HDP^CVD)在氮化硅层103上形成绝缘氧化层106，并将绝缘氧化层 106填满浅沟槽108、 105。如图1D所示，利用化学机械研磨(CMP)方法对绝 缘氧化层106进行研磨，直至氮化硅层103表面露出，在浅沟槽108中的绝缘氧 化层106出现凹陷111。如图1E所示，湿法蚀刻去除氮化硅层103和垫氧化硅层 102，形成浅沟槽隔离结构109。现有浅沟槽隔离的制作方法具体请参考申请号为200410057166的中国专 利申请所公开的技术方案中所描述的。图2是现有技术用光学显翁L镜在放大倍数为150倍时拍摄的周边电路区照 片。如图2所示，用光学显微镜在放大倍数为150倍时，对用上述方法形成的 周边电路区浅沟槽隔离结构进行观察，发现有凹陷及多晶硅残留现象。这是 由于周边电路区是有源器件非密集区，因此在周边电路区用于隔离有源器件 的浅沟槽宽度比较大，有些周边电路区的浅沟槽宽度达到20um以上，对浅沟 槽内所填充的绝缘氧化层进行研磨后，绝缘氧化层会出现很严重的凹陷。例 如，当对宽度为100um的浅沟槽内所填充的绝缘氧化层进行研磨后，绝缘氧化
层会出现深度大于700埃的凹陷。现有制作浅沟槽隔离结构的过程中，由于沉积完绝缘氧化层后，浅沟槽 内的绝缘氧化层低于氮化硅层上的绝缘氧化层，对绝缘氧化层进行研磨至氮 化硅层时，会对氮化硅层进行过研磨以确保氮化硅层上的绝缘氧化层被全部 清除干净，在对氮化硅层进行过研磨时，也会对浅沟槽内的绝缘氧化层也进 行研磨，由于研磨氮化硅层的速率小于研磨绝缘氧化层的速率，浅沟槽内的 绝缘氧化层会出现凹陷现象。由于存储单元区是器件密集区，用于有源器件 隔离的浅沟槽宽度一般都在lum以下，因此凹陷深度很小，对后续制程不会造 成任何不良影响。但是周边电路区是有源器件非密集区，有些浅沟槽宽度大 于20um,对这样宽度的浅沟槽内绝缘氧化层进行研磨后会出现严重的凹陷现 象，导致漏电流，进而在后续制程中产生多晶硅的残留而造成有源器件间短 路。发明内容本发明解决的问题是提供 一 种形成器件隔离区的方法，防止由于周边电 路区的浅沟槽宽度较大，在对浅沟槽内的绝缘氧化层进行研磨后会产生严重 的凹陷现象，导致漏电流，进而在后续制程中产生多晶硅的残留而造成有源 器件间短路。为解决上述问题，本发明4是供一种形成器件隔离区的方法，包括下列步 骤在硅衬底上依次形成垫氧化层和第一氮化硅层；蚀刻垫氧化层、第一氮 化硅层及硅村底，形成沟槽；在第一氮化硅层上形成绝缘氧化层，并将绝缘 氧化层填充满沟槽；在绝缘氧化层上形成第二氮化硅层；研磨第二氮化硅层 及绝缘氧化层至第一氮化硅层；去除第一氮化硅层和垫氧化硅层，形成浅沟 槽隔离结构。可选的，所述第二氮化硅层的厚度为20埃至80埃，具体厚度例如20埃、30埃、40埃、50埃、60埃、70埃或80埃。可选的，在炉管中通入气体SiH2Cl2和NH3进行反应形成第二氮化硅层，所述SiH2Cl2和NH3的比例关系为SiH2Cl2:丽3等于3: 4,形成第二氮化硅层的温度为60(TC至700°C,沉积时间为4小时至6小时。可选的，用高密度等离子体化学气相沉积法形成氧化硅层。可选的，对第二氮化硅层及氧化硅层进行化学机械研磨，研磨第二氮化硅层的速度为20埃/分至100埃/分，研磨绝缘氧化层的速度为1500埃/分至3000埃/分。可选的，用湿法蚀刻法去除第一氮化硅层和垫氧化硅层。与现有技术相比，本发明具有以下优点由于在绝缘氧化层上沉积了一 层氮化硅层，在对绝缘氧化层和氮化硅层进行研磨时，研磨氮化硅的速率比 研磨绝缘氧化层的速率慢，因此在研磨结束后，周边电路区的浅沟槽内绝缘 氧化层凹陷情况得以改善，漏电流现象不会产生，进而在后续制程中不会产 生多晶硅的残留而造成有源器件间短路。
图1A至图1E是现有技术制造浅沟槽隔离结构的示意图； 图2是现有技术用光学显微镜在放大150倍时拍摄的周边电路区照片； 图3是本发明用光学显微镜在放大150倍时拍摄的周边电路区照片； 图4是本发明制造浅沟槽隔离结构的流程图； 图5A至图5F是本发明制造浅沟槽隔离结构的示意图。
具体实施方式
随着半导体工艺进入深亚微米时代，0.18pm以下的器件有源区隔离已大 多釆用浅沟槽隔离工艺来制作。浅沟槽隔离工艺是在MOS电路中解决局部氧 化隔离造成的"乌嘴，，问题的有效方法。但是，由于深亚微米元件的浅沟槽的深宽比比较高，同时高密度等离子体化学气相沉积(HDP—CVD)法具备有 "蚀刻"与"沉积"两个功能，因此在进行沉积的同时，也会进4亍将沉积物 剥落的蚀刻反应，使得高密度等离子体化学气相沉积法具有良好的填沟能力， 因此应用在形成浅沟槽隔离结构中的绝缘氧化层。用高密度等离子体化学气相沉积法对周边电路区的浅沟槽进行绝缘氧化 物填充，由于周边电路区是有源器件非密集区，因此周边电路区用于隔离有 源器件的浅沟槽宽度比较大，有些浅沟槽宽度达到20um以上，在对这样宽度 的浅沟槽内绝缘氧化层进行研磨后，绝缘氧化层中会产生严重的凹陷，导致 漏电流，并且会在后续制程中产生多晶硅的残留而造成有源器件间短路。本 发明为改善周边电路区浅沟槽内绝缘氧化层的凹陷情况，在绝缘氧化层表面 沉积一层氮化硅层，然后再对绝缘氧化层和氮化硅层进行化学机械研磨。为 使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发 明的具体实施方式
啦支详细的说明。图4是本发明制造浅沟槽隔离结构的流程图。如图4所示，执行步骤S201, 在硅衬底上依次向上形成垫氧化层和第一氮化硅层；执行步骤S202,蚀刻垫 氧化层、第一氮化硅层及硅衬底，形成沟槽；执行步骤S203,在第一氮化硅 层上形成绝缘氧化层，并将绝缘氧化层填充满沟槽；执行步骤S204，在绝缘 氧化层上形成第二氮化硅层；执行步骤S205,研磨第二氮化硅层及绝缘氧化 层至第一氮化硅层；执行步骤S206,去除第一氮化硅层和垫氧化硅层，形成 浅沟槽隔离结构。图5A至图5F是本发明制造浅沟槽隔离结构的示意图。如图5A所示， 硅衬底200和210的表面区域分别对应周边电路区20和存储单元区21，通过 热氧化法，在硅衬底200和210表面形成垫氧化^圭层202;用化学气相沉积法 在垫氧化硅层202表面沉积第一氮化石圭层203;然后，在第一氮化石圭层203上 形成图案化的光阻层204定义浅沟槽图形209。如图5B所示，以光阻层204为掩膜，蚀刻第一氮化硅层203、垫氧化硅 层202及硅衬底200、 210;在周边电路区20的石圭衬底200中形成浅沟槽211, 在存储单元区21的硅衬底210中形成浅沟槽205，由于周边电路区20是有源 器件非密集区，存储单元区21是有源器件密集区，因此，周边电路区20的 浅沟槽211比存储单元区21的浅沟槽205宽。如图5C所示，用热氧化法在浅沟槽211、 205的底部与侧壁形成衬氧化 硅层207;通过用高密度等离子体化学汽相淀积法(HDP^CVD)在第一氮化硅 层203上形成绝缘氧化层206,并将绝缘氧化层206填充满浅沟槽211、 205, 所述绝缘氧化层材料优选氧化硅；在沉积完绝缘氧化层206后，绝缘氧化层 206不是平坦的，浅沟槽211、 205内的绝缘氧化层206比第一氮化硅层203 上的绝缘氧化层206低；浅沟槽211、 205宽度越大，浅沟槽211、 205内的 绝缘氧化层206与第一氮化硅层203上的绝缘氧化层206之间的高度差越大。如图5D所示，在绝缘氧化层206表面沉积第二氮化;圭层208,防止在对 浅沟槽211、 205内的绝缘氧化层206进行研磨后会产生严重的凹陷现象；在 不平坦的绝缘氧化层206上再沉积第二氧化硅层208，同样浅沟槽211、 205 内的绝缘氧化层206和第二氮化硅层208比第一氮化硅层203上的绝缘氧化 层206和第二氮化硅层208低。本实施例中，在炉管中通入气体SiH2Cl2和丽3反应形成第二氮化硅层 208,其中SiH2Cl2:丽3等于3: 4,除实施例外，还可用ALD原子层沉积方 法沉积第二氮化硅层208。其中SiHzCl2和雨3反应形成第二氮化硅层208的 温度为600。C至700°C,具体温度例如，600°C、 650。C或700°C。 8识2(312和NH3 反应形成第二氮化硅层208所用的时间为4小时至6小时，可采用例如4小 时、5小时或6小时。所述第二氮化硅层208的厚度为20埃至80埃，具体例 如20埃，30埃，40埃，50埃，65埃，70埃，80埃。
如图5E所示，利用化学机械研磨方法对绝缘氧化层206和第二氮化硅层 208进行研磨，直至第一氮化硅层203表面露出；由于第一氮化硅层203上的 绝缘氧化层206与第二氮化硅层208高于浅沟槽211 、 205内的绝缘氧化层206 与第二氮化硅层208,在研磨时先去除高的部分，也就是先将第一氮化硅层 203上的绝缘氧化层206与第二氮化硅层208研磨掉；当研磨至与浅沟槽211、 205内的第二氮化硅层208表面时，第一氮化硅层203上的第二氮化硅层已经 完全被研磨完，开始对绝缘氧化层206进行研磨，而此时浅沟槽211、 205部 分刚开始对第二氮化硅层208进行研磨；由于研磨第二氮化硅层208的速率 为20埃/分至100埃/分小于研磨绝缘氧化层206的速率1500埃/分至3000埃/ 分，当第一氮化硅层203上绝缘氧化层206被研磨至第一氮化硅层203并对 第一氮化硅层203进行过研磨时，在浅沟槽211、 205区刚开始对绝缘氧化层 206进行研磨，因此研磨完成后，存储单元区21的浅沟槽205内没有凹陷， 在周边电路区20的浅沟槽211内出现的凹陷213深度小于200埃。本实施例中，用化学机械研磨法对绝缘氧化层206和第二氮化硅层208 进行研磨，研磨绝缘氧化层206的速率为1500埃/分至3000埃/分，具体速率 例如1500埃/分、1700埃/分、2000埃/分、2200埃/分、2500埃/分、2800埃/ 分或3000埃/分。而研磨第二氮化硅层208的速率为20埃/分至100埃/分，具 体速率例如20埃/分、40埃/分、60埃/分、80埃/分或100埃/分。如图5F所示，湿法蚀刻去除第一氮化硅层203和垫氧化硅层202,形成 浅沟槽隔离结构212。本发明制造浅沟槽隔离结构的优选实施例。继续参考图5A至图5F,如 图5A所示，硅衬底200和210的表面区域分别对应周边电路区20和存储单 元区21，通过热氧化法，在硅衬底200和210表面形成垫氧化石圭层202;用 化学气相沉积法在垫氧化硅层202表面沉积第一氮化硅层203;然后，在第一 氮化硅层203上形成图案化的光阻层204定义浅沟槽图形209。 如图5B所示，以光阻层204为掩膜，蚀刻第一氮化硅层203、垫氧化硅 层202及硅衬底200、 210;在周边电路区20的硅村底200中形成浅沟槽211, 在存储单元区21的硅衬底210中形成浅沟槽205,由于周边电路区20是有源 器件非密集区，存储单元区21是有源器件密集区，因此，周边电路区20的 浅沟槽211比存储单元区21的浅沟槽205宽。如图5C所示，用热氧化法在浅沟槽211、 205的底部与侧壁形成衬氧化硅 层207;通过用高密度等离子体化学汽相淀积法(HDP^CVD)在浅沟槽204 205 内及第一氮化硅层203上形成绝缘氧化层206。如图5D所示，在炉管内通入气体SiH2Cl2和NH3，在温度为600。C至 700°C,时间为4小时至6小时的条件下反应形成厚度为60埃第二氮化硅层 208,其中SiH2Cl2: NH3等于3: 4,第二氮化硅层208在能防止在对浅沟槽 211、 205内的绝缘氧化层206进行研磨后会产生严重的凹陷现象；在不平坦 的绝》彖氧化层206上再沉积第二氧化硅层208,同样浅沟槽211、 205内的绝 缘氧化层206和第二氮化硅层208比第一氮化硅层203上的绝缘氧化层206 和第二氮化^^圭层208低。如图5E所示，利用化学机械研磨方法对绝缘氧化层206和第二氮化硅层 208进行研磨，直至第一氮化硅层203表面露出；由于第一氮化硅层203上的 绝缘氧化层206与第二氮化硅层208高于浅沟槽211、205内的绝缘氧化层206 与第二氮化硅层208,在研磨时先去除高的部分，也就是先将第一氮化硅层 203上的绝缘氧化层206与第二氮化硅层208研磨掉；当研磨至与浅沟槽211、 205内的第二氮化硅层208表面时，第一氮化硅层203上的第二氮化硅层已经 完全被研磨完，开始对绝缘氧化层206进行研磨，而此时浅沟槽211、 205部 分刚开始对第二氮化硅层208进行研磨；由于研磨第二氮化硅层208的速率 为20埃/分至100埃/分小于研磨绝缘氧化层206的速率1500埃/分至3000埃/ 分，当第一氮化硅层203上绝缘氧化层206被研磨至第一氮化硅层203并对 第一氮化硅层203进行过研磨时，在浅沟槽211、 205区刚开始对绝缘氧化层 206进行研磨，因此研磨完成后，存储单元区21的浅沟槽205内没有凹陷， 在周边电路区20的浅沟槽211内出现的凹陷213深度小于50埃，甚至只有 30埃。如图5F所示，湿法独刻去除第一氮化硅层203和垫氧化硅层202,形成浅 沟槽隔离结构212。图3是本发明用光学显微镜在放大150倍时拍摄的周边电路区域照片。 如图3所示，用高密度等离子体化学汽相沉积法(HDP^CVD)形成绝缘氧化 层，并且绝缘氧化层填满浅沟槽；在炉管中通入气体SiH2Cl2和NH3， SiH2Cl2: NH3等于3: 4，在温度为600。C至700°C，沉积时间为4小时至6 小时条件下SiH2Cl2和NH3反应，形成厚度为60埃的氮化硅层于绝缘氧化 层表面；对绝缘氧化层及第二氮化硅层进行化学机械研磨；形成浅沟槽隔离 结构后用光学显微镜在放大倍数为150倍时对周边电路区域进行观察，没有 任何凹陷及多晶硅残留出现。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何 本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和 修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种形成器件隔离区的方法，包括下列步骤在硅衬底上依次形成垫氧化层和第一氮化硅层；蚀刻垫氧化层、第一氮化硅层及硅衬底，形成沟槽；在第一氮化硅层上形成绝缘氧化层，并将绝缘氧化层填充满沟槽；在绝缘氧化层上形成第二氮化硅层；研磨第二氮化硅层及绝缘氧化层至第一氧化硅层；去除第一氮化硅层和垫氧化硅层，形成浅沟槽隔离结构。
2. 根据权利要求1所述的形成器件隔离区的方法，其特征在于所述第二氮 化硅层的厚度为20埃至80埃。
3. 根据权利要求2所述的形成器件隔离区的方法，其特征在于所述第二氮 化硅层的厚度为20埃、30埃、40埃、50埃、60埃、70埃或80埃。
4. 根据权利要求3所述的形成器件隔离区的方法，其特征在于在炉管中通 入气体SiH2Cl2和NH3进行反应形成第二氮化硅层，所述SiH2Cl2和NH3的比 例关系为SiH2Cl2:皿3等于3: 4。
5. 根据权利要求4所述的形成器件隔离区的方法，其特征在于在炉管中通 入气体SiH2Cl2和腿3进行反应形成第二氮化硅层的温度为60(TC至700°C, 时间为4小时至6小时。
6. 根据权利要求l所述的形成器件隔离区的方法，其特征在于用高密度等 离子体化学气相沉积法形成绝缘氧化层。
7. 根据权利要求1至6任一项所述的形成器件隔离区的方法，其特征在于 对第二氮化硅层及绝缘氧化层进行化学机械研磨。
8. 根据权利要求7所述的形成器件隔离区的方法，其特征在于研磨第二氮 化硅层的速度为20埃/分至100埃/分。
9. 根据权利要求7所述的形成器件隔离区的方法，其特征在于研磨绝缘氧 化层的速度为1500埃/分至3000埃/分。
10.根据权利要求1所述的形成器件隔离区的方法，其特征在于用湿法蚀 刻法去除第一氮化硅层和垫氧化硅层。
全文摘要
一种形成器件隔离区的方法，首先在硅衬底上依次形成垫氧化层和第一氮化硅层；蚀刻垫氧化层、第一氮化硅层及硅衬底，形成沟槽；在第一氮化硅层上形成绝缘氧化层，并将绝缘氧化层填充满沟槽；在绝缘氧化层上形成第二氮化硅层；研磨第二氮化硅层及绝缘氧化层至第一氮化硅层；去除第一氮化硅层和垫氧化硅层，形成浅沟槽隔离结构。经过上述步骤后，由于在氧化硅层上沉积了一层氮化硅层，在对氧化硅层和氮化硅层进行研磨时，对氮化硅的研磨速度比对氧化硅的研磨速度慢，因此在研磨结束后，浅沟槽内氧化硅凹陷情况得以改善。
文档编号H01L21/70GK101154618SQ200710126588
公开日2008年4月2日 申请日期2007年6月22日 优先权日2006年9月30日
发明者吴佳特, 李绍彬, 莉 蒋, 邹陆军 申请人:中芯国际集成电路制造(上海)有限公司