专利名称：光电二极管的制作方法
技术领域：
本发明涉及接受光、特别是接受紫外线而产生电流的光电二极管。
背景技术：
以往的光电二极管，在SOI ( Silicon On Insulator)衬底的低浓度 扩散了 N型杂质的硅半导体层中，使高浓度扩散N型杂质而形成为"E" 字形的梳子形状的N+扩散层、和高浓度扩散P型杂质而形成为"7t"字 形的梳子形状的P+扩散层的梳齿部啮合而使它们横向相对配置，通过 对与N+扩散层和P+扩散层电连接的金属布线施加规定的电压，来检测 紫外线的强度(例如参照专利文献1)，该SOI衬底是在硅衬底上隔着 嵌入氧化膜形成了厚度150nm左右的硅半导体层的衬底。
图13是表示实施例2的光电二极管的剖面的说明图，图14至图17 是表示实施例2的光电IC的制造方法的说明图.
另夕卜，图13是以与实施例1的图2同样的剖面进行表示的剖视图， 其上表面与实施例1的图l相同。另外，对于与上述实施例l相同的部 分，标记相同的符号并省略说明。
如图14至图17所示，本实施例的厚度薄的第2硅半导体层4b只 形成在第2P-扩散层25的第2P-形成区域61(图1所示的第2 二极管形 成区域6b的被夹在"7T"字形的第2P+扩散层22、和"E"字形的第2N+ 扩散层24之间的区域)。
因此，如图13所示，本实施例的第2P+扩散层22和第2N+扩散层 24形成为与第l硅半导体层4a相同的厚度。
在这种情况下，第2珪半导体层4b被i殳定为3nm以上、并小于30nm 的厚度，笫1硅半导体层4a被设定为30nm以上、36nm以下。
把珪半导体层4的厚度设定为3nm以上、36nm以下的理由与上述 实施例l相同。
在把第2硅半导体层4b设定为小于30nm时，把第2P+扩散层22 和第2N+扩散层24的厚度设定为30nm以上的理由是，如果把第2P+ 扩散层22和第2N+扩散层24的厚度分别设定为小于30nm，则无论是 在图18所示的P+扩散层的情况下，还是在图19所示的N+扩散层的情 况下，薄膜电阻都将极度上升，使得来自第2感光元件21的输出下降。
另外，图18、图19中的横轴分别是P+扩散层、N+扩散层的栅极 长度方向的宽度，即图13所示的剖面方向的各自的宽度。
下面，按照图14至图17中用PA表示的工序，对本实施例的光电 IC的制造方法进行说明。
本实施例的半导体晶片的硅半导体层4，与上述实施例1同样地形 成为具有与第l硅半导体层4a的厚度相同的35nm。
在PA1(图14)中，与实施例1的工序P1同样地，在硅半导体层 4的各个元件隔离区域IO中形成元件隔离层9，在硅半导体层4上，采 用CVD法形成由氮化硅构成的硅氮化膜53，通过光刻，在硅氮化膜53 上形成露出了第2 二极管形成区域6b的第2P-形成区域61的抗蚀剂掩 模51，把其作为掩模，通过各向异性蚀刻来除去硅氮化膜53，露出笫 2P-形成区域61的硅半导体层4。
在PA2(图14)中，除去在工序P1中形成的抗蚀剂掩模51，采用 热氧化法在第2P-形成区域61的硅半导体层4上形成牺牲氧化膜54。
在PA3 (图14)中，通过湿式蚀刻除去牺牲氧化膜54，并浸渍在 热磷酸中除去硅氮化膜53，形成使笫2P-形成区域61的硅半导体层4 的厚度成为10nm的第2硅半导体层4b。
由此，被硅氮化膜53覆盖的第2P-形成区域61以外的区域的硅半 导体层4形成为第1硅半导体层4a。
在PA4 (图14 )中，通过光刻，形成露出了第1硅半导体层4a的 笫1 二极管形成区域6a和晶体管形成区域8a、以及包含第2硅半导体 层4b的第2二极管形成区域6b的抗蚀剂掩模51，把其作为掩模，与 实施例1的工序P4同样地，形成第1感光元件11的笫1P-扩散层15 和nMOS元件31的沟道区域38，并且在包含第2珪半导体层4b的第 2 二极管形成区域6b中形成以比较低的浓度扩散了 P型杂质的第2感 光元件21的第2P-扩散层25。
在PA5(图15)中，除去在工序PA4中形成的抗蚀剂掩模51，与 实施例1的工序P5同样地形成pMOS元件41的沟道区域48。
在PA6(图15)中，与实施例l的工序P6同样地形成硅氧化膜55， 并在其上形成多晶硅层56。
在PA7 (图15)中，与实施例1的工序7同样地隔着栅极氧化膜 32、 42，形成与第1硅半导体层4a的沟道区域38、 48相对的栅电极33、 43。
在PA8 (图15 )中，通过光刻，形成露出了第1及第2 二极管形成 区域6a、 6b的第1及笫2N+扩散层14、 24的形成区域(图1中所示的 "E"字形的部位)、和晶体管形成区域8a的抗蚀剂掩模51，把其作为 掩模，向露出的第l硅半导体层4a和栅电极33的多晶硅注入N型杂质 离子，形成在栅电极33两侧的第l半导体层4a中，中浓度扩散了 N型 杂质的nMOS元件31的延展部37,并且向栅电极33和第1及第2N+ 扩散层14、 24的形成区域的第1硅半导体层4a中扩散中浓度的N型杂 质.
在PA9 (图16)中，除去在工序PA8中形成的抗蚀剂掩模51，通 过光刻，形成露出了第1及笫2 二极管形成区域6a、 6b的第1及第2P+ 扩散层12、 22的形成区域(图1所示的"7T"字形的部位)、和晶体管 形成区域8b的抗蚀剂掩模51，把其作为掩模，向露出的第l硅半导体 层4a和栅电极43的多晶珪注入P型杂质离子，形成在栅电极43两侧 的第l半导体层4a中，中浓度扩散了 P型杂质的pMOS元件41的延 展部47，并且向栅电极43和第1及第2P+扩散层12、 22的形成区域的 笫l硅半导体层4a中扩散中浓度的P型杂质。
在PA10(图16)中，与实施例1的工序P10同样地，在栅电极33、 43的侧面形成侧壁34。
在PA11(图16)中，通过光刻，形成与上述工序PA8同样的抗蚀 剂掩模51，把其作为掩模，向露出的第1硅半导体层4a和栅电极33 的多晶硅注入N型杂质离子，在侧壁34两侧的第l硅半导体层4a中形 成以比较高的浓度扩散了 N型杂质的nMOS元件31的源极层35、漏极 层36，并且在第1硅半导体层4a中形成第1及第2感光元件11、 12 的第1及第2N+扩散层14、 24,并向栅电极33扩散浓度比较高的N型 杂质。
在PA12 (图16)中，除去在工序PA11中形成的抗蚀剂掩模51， 通过光刻，形成与上述工序PA9同样的抗蚀剂掩模51,把其作为掩模， 向露出的笫l硅半导体层4a和栅电极43的多晶硅中注入P型杂质离子， 在侧壁34两侧的第l硅半导体层4a中形成以比较高的浓度扩散了 P型 杂质的pMOS元件41的源极层45、漏极层46，并且在第1珪半导体 层4a中形成笫1及第2感光元件11、 21的第l及笫2P+扩散层12、 22，
并向栅电极43中扩散浓度比较高的P型杂质.
在PA13(图17)中，除去在工序PA12中形成的抗蚀剂掩模51， 实施用于使各个扩散层活性化的热处理，形成本实施例的第l及第2感 光元件ll、 12，以及nMOS元件31、和pMOS元件41。
然后，与上述实施例1同样地形成层间绝缘膜，通过光刻，在层间 绝缘膜上形成具有开口部的抗蚀剂掩模(未图示)，该开口部露出了第1 及第2P+扩散层12、 22、第1及第2N+扩散层14、 24、源极层35、 45、 和漏极层36、 46上的接触孔形成区域的层间绝缘膜，然后与上述实施 例1同样地形成到达各个扩散层的接触插塞，通过对其上表面实施平坦 化处理，露出层间绝缘膜的上表面。
然后，与上述同样地通过在到达栅电极33、 43的接触孔中嵌入导 电材料，形成接触插塞，通过实施平坦化处理，形成本实施例的光电 IC58。
这样形成的第1及第2感光元件11、 21，由于与上述实施例1同样 地，在各自的扩散层中以相同浓度扩散了与nMOS元件31和pMOS元 件41的各个扩散层相同型的相同杂质，所以在各个形成工序中，能够 使用相同的抗蚀剂掩模51同时形成，从而可简化光电IC58的制造工序。
如上所述，本实施例的第2感光元件21的第2P-扩散层25尽管是 小于30nm的厚度，但是，由于笫2P+扩散层22和第2N+扩散层25形 成在具有30nm以上的厚度的第1硅半导体层4a中，所以薄膜电阻不 会过大，来自第2感光元件21的输出也不会下降。
另外，由于在形成nMOS元件31和pMOS元件41的笫1硅半导 体层4a中形成第2P+扩散层22和第2N+扩散层25，所以能够使接触孔 的深度与形成在其它源极层等的扩散层中的接触孔的深度相同，从而可 简化形成接触插塞时的工序，进一步简化光电IC58的制造工序。
另外，在本实施例中，举例说明了把第2P-扩散层25的厚度设定为 小于30nm的情况，但是，即使是把第2P-扩散层25的厚度设定为30nm 以上的情况，只要把第2P+扩散层22和第2N+扩散层25形成在第1硅 半导体层4a中，也可获得与上述同样的简化形成接触插塞时的工序的效果。
如以上说明的那样，本实施例不仅具有与上述实施例l同样的效果,
而且在使形成第2P-扩散层的第2硅半导体层的厚度小于30nm的情况 下，通过使第2P+扩散层和笫2N+扩散层的厚度为30nm以上，可防止 第2感光元件的高浓度扩散层的薄膜电阻变得过大，可防止来自第2感 光元件的输出下降。
另外，通过把第2P+扩散层和笫2N+扩散层形成在第1半导体层中， 能够使第2P+扩散层和第2N+扩散层的上表面与MOSFET的源极层、 漏极层的上表面成为相同的高度，从而可简化形成接触插塞时的工序， 简化光电IC的制造工序。
另夕卜，在上述各个实施例中，说明了光电二极管的感光元件的低浓 度扩散层分别形成在2种厚度不同的珪半导体层中的情况，但也可以形 成在具有3种以上的不同厚度的硅半导体层中。
另外，在上述各个实施例中，说明了扩散P型杂质来形成低浓度扩 散层的情况，但是，即使以比较低的浓度扩散N型杂质来形成，也可以 获得与上述同样的效果。
并且，在上述各个实施例中，说明了 P+扩散层为"7t"字形、N+ 扩散层为"E"字形的情况，但也可以将它们的形状倒换，或进一步增 加梳齿部数量。
另外，在上述各个实施例中，说明了在P+扩散层和N+扩散层中设 置多个梳齿部，并使它们啮合进行配置的情况，但也可以不设置梳齿部， 而只使峰部隔着低浓度扩散层相对配置。
并且，在上述各个实施例中，说明了硅半导体层是形成在作为SOI 衬底的绝缘层的嵌入氧化膜上的硅半导体层的情况，但也可以是形成在 作为绝缘层的蓝宝石衬底上的SOS ( Silicon On Sapphire )衬底的珪半 导体层，也可以是形成在作为绝缘层的石英衬底上的SOQ (Silicon On Quartz)衬底的硅半导体层等。
权利要求
1.一种光电二极管，其特征在于，具有形成在绝缘层上的厚度不同的多个硅半导体层，各种厚度的上述硅半导体层具有低浓度扩散P型和N型中的任意一种型的杂质而形成的低浓度扩散层，隔着各个上述低浓度扩散层，高浓度扩散P型杂质而形成的P型高浓度扩散层、与高浓度扩散N型杂质而形成的N型高浓度扩散层相对配置。
2. 根据权利要求l所述的光电二极管，其特征在于，隔着上述低浓度扩散层相对配置的上述P型高浓度扩散层、和上述 N型高浓度扩散层形成于相同厚度的硅半导体层。
3. 根据权利要求1或2所述的光电二极管，其特征在于，上述厚度不同的硅半导体层分别具有3nm以上、36nm以下的范围 的厚度。
4. 根据权利要求l所述的光电二极管，其特征在于，在把上述低浓度扩散层形成在小于30nm的硅半导体层中的情况 下，使隔着该低浓度扩散层相对配置的上述P型高浓度扩散层和N型 高浓度扩散层的厚度为30nm以上、36nm以下。
5. —种光电二极管，其特征在于，具有 形成在绝缘层上的第1硅半导体层；第2硅半导体层，具有比形成在上述绝缘层上的上述第l硅半导体 层薄的厚度；第1感光元件，具有第1低浓度扩散层，该第1低浓度扩散层形成 于上述第1硅半导体层，低浓度扩散了与P型和N型中的任意一种型 相同型的杂质，隔着该第l低浓度扩散层相对配置了高浓度扩散了 P型 杂质的笫1P型高浓度扩散层、和高浓度扩散了 N型杂质的第1N型高 浓度扩散层；以及第2感光元件，具有第2低浓度扩散层，该第2低浓度扩散层低浓 度扩散了与P型和N型中的任意一种型相同型的杂质，隔着该第2低浓度扩散层相对配置了高浓度扩散了P型杂质的第2P型高浓度扩散层、 和高浓度扩散了 N型杂质的第2N型高浓度扩散层，在上述第2硅半导体层中形成了上述第2低浓度扩散层。
6. 根据权利要求5所述的光电二极管，其特征在于，上述第2P型高浓度扩散层和第2N型高浓度扩散层形成在上述第2 硅半导体层中。
7. 根据权利要求5所述的光电二极管，其特征在于，上述第2P型高浓度扩散层和第2N型高浓度扩散层形成在上述第1 硅半导体层中。
8. 根据权利要求5至7中任意一项所述的光电二极管，其特征在于，上述第l及第2珪半导体层分别具有3nm以上、36nm以下的范围 的厚度。
9. 根据权利要求5至7中任意一项所述的光电二极管，其特征在于，上述第1硅半导体层具有30nm以上、36nm以下的范围的厚度， 上述第2硅半导体层具有3nm以上、小于30nm的范围的厚度。
全文摘要
本发明提供一种光电二极管，其能够将紫外线的3个波长区域分开来检测其强度。该光电二极管具有形成在绝缘层上的厚度不同的多个硅半导体层，各种厚度的硅半导体层具有低浓度扩散了P型和N型中的任意一种型的杂质而形成的低浓度扩散层，隔着各个低浓度扩散层，相对配置高浓度扩散P型杂质而形成的P型高浓度扩散层、与高浓度扩散N型杂质而形成的N型高浓度扩散层。
文档编号H01L31/102GK101183692SQ20071016335
公开日2008年5月21日 申请日期2007年10月19日 优先权日2006年11月14日
发明者三浦规之 申请人:冲电气工业株式会社