拥有具有交错光电二极管的像素单元的图像传感器的制造方法
【技术领域】
[0001]本发明大体来说涉及图像传感器，且特定来说但非排他地涉及互补金属氧化物半导体(CMOS)图像传感器的布局。
【背景技术】
[0002]图像传感器已变得无所不在。其广泛用于数码静态相机、蜂窝式电话、安全相机以及医学、汽车及其它应用中。用于制造图像传感器且特定来说互补金属氧化物半导体(“CMOS”)图像传感器的技术已不断快速地发展。举例来说，对较高分辨率及较低电力消耗的需求已促进这些图像传感器的进一步小型化及集成。
[0003]常规CMOS图像传感器通常具有其中多个像素布置成二维阵列的配置，其中每一像素包含光电二极管及相关联像素晶体管。最近，随着图像传感器的继续小型化，为减小每一像素所占据的面积，已实施共享结构的像素，其中在数个光电二极管当中共享像素晶体管。然而，共享结构的像素的典型布局通常由于像素晶体管的各种部分紧邻近于彼此而遭受其之间的泄漏问题。
【发明内容】
[0004]本发明的方面涉及一种图像传感器，其包括布置成行及列的阵列的多个光电二极管，其中所述多个光电二极管分组成像素单元，每一像素单元包含第一、第二、第三及第四光电二极管以及耦合到所述第一、第二、第三及第四光电二极管中的每一者的共享像素单元电路，其中所述第一及第二光电二极管处于所述阵列的第一列中且所述第三及第四光电二极管处于所述阵列的第二列中，且其中所述第三光电二极管处于介于所述第一光电二极管的行与所述第二光电二极管的行之间的行中。
[0005]本发明的另一方面涉及一种互补金属氧化物半导体CMOS图像传感器，其包括布置成行及列的阵列的多个光电二极管，其中所述多个光电二极管分组成像素单元，所述像素单元包含:第一、第二、第三及第四光电二极管的第一像素单元以及耦合到所述第一、第二、第三及第四光电二极管中的每一者的第一共享像素单元电路，其中所述第一及第二光电二极管处于所述阵列的第一列中且所述第三及第四光电二极管处于所述阵列的第二列中；及邻近于所述第一像素单元的第二像素单元，其中所述第二像素单元包含第五、第六、第七及第八光电二极管以及耦合到所述第五、第六、第七及第八光电二极管中的每一者的第二共享像素单元电路，其中所述第五及第六光电二极管处于所述阵列的所述第二列中且所述第七及第八光电二极管处于所述阵列的第三列中，且其中所述第六光电二极管处于插置于所述第三光电二极管的行与所述第四光电二极管的行之间的行中。
【附图说明】
[0006]参考以下各图描述本发明的非限制性及非穷尽性实施例，其中除非另有规定，否则贯穿各种视图的相似参考元件指代相似部件。
[0007]图1是图解说明根据本发明的一实施例的图像传感器的框图。
[0008]图2A是根据本发明的一实施例的具有图像传感器的单个经突出显示二光电二极管像素单元的阵列的图式。
[0009]图2B是突出显示图2A的图像传感器阵列的两个二光电二极管像素单元的图式。
[0010]图2C是突出显示图2A的图像传感器阵列的三个二光电二极管像素单元的图式。
[0011]图2D是突出显示图2A的图像传感器阵列的五个二光电二极管像素单元的图式。
[0012]图3A是根据本发明的一实施例的具有图像传感器的单个经突出显示四光电二极管像素单元的阵列的图式。
[0013]图3B是突出显示图3A的图像传感器阵列的两个四光电二极管像素单元的图式。
[0014]图3C是突出显示图3A的图像传感器阵列的三个四光电二极管像素单元的图式。
[0015]图3D是突出显示图3A的图像传感器阵列的四个四光电二极管像素单元的图式。
[0016]图3E是突出显示图3A的图像传感器阵列的五个四光电二极管像素单元的图式。
[0017]图3F是突出显示图3A的图像传感器阵列的第七及第八像素单元的图式。
[0018]图4A是根据本发明的一实施例的具有图像传感器的单个经突出显示八光电二极管像素单元的阵列的图式。
[0019]图4B是突出显示图4A的图像传感器阵列的两个八光电二极管像素单元的图式。
[0020]图5是根据本发明的一实施例的具有除所共享像素单元电路以外的两个经突出显示四光电二极管像素单元的阵列的图式。
[0021]图6是图解说明根据本发明的一实施例的图像传感器内的四光电二极管像素单元的像素电路的电路图。
[0022]图7是图解说明根据本发明的一实施例的列切换电路的功能性框图。
【具体实施方式】
[0023]本文中描述拥有具有镜像晶体管布局的像素单元的图像传感器的实施例。在以下说明中，陈述众多特定细节以便提供对所述实施例的透彻理解。然而，所属领域的技术人员将认识到，本文中所描述的技术可在不具有特定细节中的一或多者的情况下或借助其它方法、组件、材料等来实践。在其它实例中，未详细展示或描述众所周知的结构、材料或操作以避免使特定方面模糊。
[0024]贯穿本说明书所提及的“一个实施例”或“实施例”意指结合所述实施例描述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，贯穿本说明书的各处中出现的短语“在一个实施例中”或“在实施例中”未必全部指代同一实施例。此外，在一或多个实施例中，可以任何适合方式组合所述特定特征、结构或特性。
[0025]图1是图解说明根据本发明的一实施例的图像传感器100的框图。所图解说明的图像传感器100的实施例包含有源区域(即，像素阵列105)、读出电路110、功能逻辑115及控制电路120。
[0026]举例来说，像素阵列105可为背侧或前侧照射成像像素(例如，像素HH、…、Pn)的二维阵列。在一个实施例中，每一像素为有源像素传感器(“APS”)，例如互补金属氧化物半导体(“CMOS”)成像像素。如所图解说明，每一像素布置成行(例如，行Rl到Ry)及列(例如，列Cl到Cx)以获取人、地方或对象的图像数据，接着可使用所述图像数据来再现所述人、地方或对象的图像。
[0027]在每一像素已获取其图像数据或图像电荷之后，所述图像数据由读出电路110读出并传送到功能逻辑115。读出电路110可包含放大电路、模/数转换电路或其它。如将在下文进行讨论，阵列105的像素可分组成共享共同的所共享像素单元电路的数个像素单元。所述像素可分组成像素单元使得每一像素单元包含来自不同行及来自不同列的像素。在一个实施例中，每一像素单元耦合到不超过一个列位线。因此，读出电路110可包含任选列切换电路112以在读出期间当需要时将图像信号从一个列移位到邻近列。
[0028]功能逻辑115可仅存储所述图像数据或甚至通过应用后图像效应(例如，剪裁、旋转、移除红眼、调整亮度、调整对比度或其它)来操纵所述图像数据。在一个实施例中，读出电路110可沿着列位线一次读出一行图像数据或可使用例如串行读出或同时对所有像素的全并行读出的多种其它技术读出所述图像数据。
[0029]控制电路120耦合到像素阵列105以控制像素阵列105的操作特性。举例来说，控制电路120可产生全局快门信号以用于控制图像获取。
[0030]图2A是根据本发明的一实施例的具有图像传感器的第一经突出显示二光电二极管像素单元(Ul)202的阵列200的图式。在一个方面中，“像素单元”为一或多个成像像素(例如图1中的图像传感器100中的像素阵列105的成像像素)的分组。像素单元可包含各自与像素单元的单独像素对应的数个光电二极管，且还可包含在像素单元的光电二极管当中共享的至少一个像素晶体管。
[0031 ] 如所图解说明，阵列200的像素布置成列(例如，列CO到Cx)及行(例如，行RO到R9)。本文中出于讨论的目的，每一像素可由包含列编号及行编号两者(例如，[Cx，Ry])的唯一坐标参考来指代。因此，像素单元202包含两个像素(像素[0，()]及像素[0,3])。在一个实施例中，像素单元202确切地包含两个像素且因此包含两个光电二极管。如将在下文进行讨论，像素单元202可包含耦合到像素单元202的两个像素的共享像素电路。所述共享像素电路可包含共享放大电路(例如，共享源极跟随器晶体管)，及/或可包含共享复位电路(例如，共享复位晶体管)。在一个实施例中，像素单元202还包含共享电荷/电压转换区(例如，浮动扩散区)。
[0032]如图2A中所展示，像素单元202的光电二极管均在同一列CO中，但却在不同行(例如，RO及R3)中。因此，在实例性阵列200中，像素单元202包含在同一列中的两个光电二极管，其中两个单独行(例如，Rl及R2)插置于所述两个光电二极管之间。这些经插置行Rl及R2可包含单独像素单元的像素。
[0033]在以下图2B到2D中描述同一阵列200的数个额外像素单元的布局。举例来说，图2B是突出显示图像传感器阵列200的两个二光电二极管像素单元(例如，像素单元Ul及像素单元(U2)204)的图式。如所展示，第二像素单元204安置得紧邻近于像素单元Ul。像素单元204包含两个像素且因此包含两个光电二极管(例如，像素[1，0]及像素[1，3])。像素单元204还包含耦合到像素单元20