一种基于BDJ的可数字化波长检测集成电路的制作方法

本发明涉及的可数字化波长检测集成电路，可以作为掩埋cmos双pn结光电二极管(bdj)传感单元的信号处理电路，并且可与传感单元bdj单片集成，实现波长探测功能的微型化、便携化。该检测电路可直接与单片机、计算机等处理器连接，实现波长探测的智能化、自动化。

背景技术：

掩埋cmos双pn结光电二极管，由两个垂直堆叠的不同深度的二极管构成。这种器件的层叠式结构使得以硅材料作为滤光片时，光在硅晶体中的透射深度与波长有强烈的依赖关系，两个pn结的光电流比值与波长成良好的单调递增关系，因此可以用于单色光的波长测量。

目前商业化的分立bdj波长探测器已经广泛使用，而相关信号处理电路则使用分立元件搭建，其缺点是电路复杂、体积大，尤其对于弱信号的探测灵敏度低、可靠性差。基于微电子技术的bdj集成信号处理电路可提高弱信号的检测和处理时的灵敏度，同时大大缩小了电路的体积，使波长探测系统微型化、智能化成为可能。

技术实现要素：

本发明将光波长检测技术与微电子集成技术相结合，设计了一种基于cmos工艺的双pn结光电二极管传感单元的可数字化波长检测集成电路，可与光电传感单元bdj单片集成，实现了光波长探测系统的微型化。该检测电路将两pn结的光电流模拟量经处理后转换成相应频率的方波信号，可直接输入单片机、计算机等处理器，无需通过adc等数模转换单元再与处理器相连接，实现了波长探测的简单化、自动化和智能化。

本发明阐述的基于bdj的可数字化波长检测集成电路，由光电流提取电路一1、光电流提取电路二2、电流支路选择电路3、电流输出放大电路4、电流电压转换电路5、电压比较电路一6、电压比较电路二7、sr锁存器8，共8个模块组成。

掩埋cmos双pn结光电二极管包含2个不同深度位置的pn结，且两pn结共用一个n结，即由浅pn结二极管d1和深pn结二极管d2组成，d1与d2共阴极连接；其中，深pn结d2阳极接地，输出光电流i2，浅pn结d1阳极输出光电流i1，d1与d2阴极输出两个pn结的光电流之和i1+i2；

所述光电流提取电路一1输入端1a与浅pn结d1阳极相连，输出端1b与电流支路选择电路3的第一输入端31a相连；

光电流提取电路一1由pmos管p0、p1、p2、p3和nmos管n0组成；所述pmos管p0源端接电源vdd，栅漏短接，漏端接所述pmos管p1源端，所述pmos管p1栅漏短接，漏极与所述pmos管p2源端相连，所述pmos管p2栅极与所述pmos管p3源极相连，所述pmos管p2漏端连所述nmos管n0漏极，所述pmos管p3源极和漏极分别为该光电流提取电路一1的输入端1a和输出端1b，所述nmos管n0源极接地，栅漏短接，栅极与所述pmos管p3栅极连接；

所述光电流提取电路二2的输入端2a与d1和d2的阴极相连，光电流提取电路二2的输出端2b与电流支路选择电路3的第二输入端32a相连；

光电流提取电路二2由pmos管p4、p5、p6、p7、p8、p9以及nmos管n1、n2组成；所述pmos管p4源端接电源vdd，栅漏短接，漏端接所述pmos管p5源端，所述pmos管p5栅漏短接，漏端连所述nmos管n1漏端，所述nmos管n1源极接地，栅极与所述nmos管n2源端连接，该光电流提取电路二2的输入端2a为所述nmos管n2源极，所述nmos管n2栅极接所述nmos管n1漏端，所述nmos管n2漏极接所述pmos管p7漏端，所述pmos管p7栅漏短接，源端接所述pmos管p6漏极，所述pmos管p6栅漏短接，源极接电源vdd，所述pmos管p8源极接电源vdd，栅极接所述pmos管p6栅极，而漏极接所述pmos管p9源极，所述pmos管p9栅极接所述pmos管p7栅极，漏极为该光电流提取电路二2的输出端2b；

所述电流支路选择电路3的控制输入端外接控制信号ctrl，电流支路选择电路3的第一输入端31a与光电流提取电路一1的输出端1b相连，电流支路选择电路3的第二输入端32a与光电流提取电路二2的输出端2b相连，电流支路选择电路3的输出端3b与电流输出放大电路4的输入端4a相连；

电流支路选择电路3由pmos管p10、p11、p12和nmos管n3、n4、n5组成；所述pmos管p10源端接电源vdd，漏极接所述nmos管n3漏极，所述nmos管n3源极接地，栅极接所述pmos管p10栅极并接输入控制信号ctrl输入端，所述pmos管p11栅极接控制信号ctrl输入端，所述pmos管p11源极与所述nmos管n4漏极相连，并作为电流支路选择电路3的输入端31a，所述pmos管p11漏极与所述nmos管n4源极相连，所述nmos管n4栅极连接所述pmos管p12栅极，并连接至所述pmos管p10和所述nmos管n3漏端，所述pmos管p12漏端连所述nmos管n5源端，源极接所述nmos管n5漏极，并作为电流支路选择电路3的第二输入端32a，所述nmos管n5栅极连控制信号ctrl输入端，所述pmos管p11和p12的漏极以及所述nmos管n4和n5的源极相连并作为该电流支路选择电路3的输出端3b；

所述电流输出放大电路4的输入端4a与电流支路选择电路3的输出端3b相连，电流输出放大电路4的第一输出端41b、第二输出端42b、第三输出端43b、第四输出端44b分别与电流电压转换电路5的第一输入端51a、第二输入端52a、第三输入端53a、第四输入端54a相连；

电流输出放大电路4由pmos管p13、p14和nmos管n6、n7、n8、n9组成；所述pmos管p13源极接电源vdd，栅漏短接，漏极接所述pmos管p14源端，所述pmos管p14栅漏短接，漏端接所述nmos管n8漏极，所述nmos管n8栅极接所述nmos管n6栅极，所述nmos管n8源极接所述nmos管n9漏极，所述nmos管n9栅极接所述nmos管n7栅极，所述nmos管n9源极接地，所述nmos管n6栅漏短接，且漏端作为该电流输出放大电路4的输入端4a，所述nmos管n6源极接所述nmos管n7漏极，所述nmos管n7栅漏短接，源极接地，所述pmos管p13、p14和所述nmos管n8、n9栅极分别作为该电流输出放大电路4的第一输出端41b、第二输出端42b、第三输出端43b、第四输出端44b；

所述电流电压转换电路5的第一输入端51a、第二输入端52a、第三输入端53a、第四输入端54a分别与电流输出放大电路4的第一输出端41b、第二输出端42b、第三输出端43b、第四输出端44b相连，电流电压转换电路5的第五输入端55a和第六输入端56a分别与sr锁存器8的第二输出端82b和第一输出端81b相连，电流电压转换电路5的第一输出端51b、第二输出端52b分别连电压比较电路一6的第一输入端61a、电压比较电路二7的第二输入端72a；

电流电压转换电路5由pmos管p15、p16、p17、p18和nmos管n10、n11、n12、n13以及电容c0组成；所述pmos管p15源极接电源vdd，漏极接所述pmos管p16源端，所述pmos管p16漏极接所述nmos管n12漏端和所述pmos管p17源端，所述nmos管n10漏极接所述nmos管n13源极和所述pmos管p18漏极，所述nmos管n10源极接所述nmos管n11漏极，所述nmos管n11源极接地，所述nmos管n12源极与所述pmos管p17漏极相连，所述nmos管n12漏极与所述pmos管p17源极相连，所述nmos管n13源极与所述pmos管p18漏极连接，所述nmos管n13漏极与所述pmos管p18源极连接，所述nmos管n12源极、nmos管n13漏极、pmos管p17漏极、pmos管p18源极共连且连接至电容c0一端，且该端口分成两个支路分别作为该电流电压转换电路5的两个输出端口51b和52b，所述电容c0另一端接地，所述pmos管p18栅极与所述nmos管n12栅极相连，所述pmos管p17栅极与所述nmos管n13栅极相连，所述pmos管p15、p16、p17、p18栅极和所述nmos管n10、n11栅极分别为该电流电压转换电路5的第一输入端51a、第二输入端52a、第五输入端55a、第六输入端56a、第三输入端53a、第四输入端54a；

所述电压比较电路一6的第一输入端61a连电流电压转换电路(5)的第一输出端51b，电压比较电路一6的第二输入端62a输入参考电压highvoltage，电压比较电路一6的输出端6b连sr锁存器8的第一输入端81a；

电压比较电路一6由pmos管p19、p20、p21、p22和nmos管n14、n15、n16、n17、n18组成；所述pmos管p19源极接电源vdd，栅漏短接，漏极接所述nmos管n16漏极，所述nmos管n16源极接地，栅极接所述nmos管n17栅极，所述nmos管n17源极接地，栅极接所述nmos管n18栅极，漏端接所述nmos管n14、n15源极，所述nmos管n18源极接地，漏极接所述pmos管p22漏极，所述pmos管p22源极接电源vdd，栅极接所述nmos管n15和所述pmos管p21的漏端，所述nmos管n14漏极接所述pmos管p20漏端，源极与所述nmos管n15源极互接，所述nmos管n15漏端接所述pmos管p21漏端，所述pmos管p21栅极接所述pmos管p20栅极，源极接电源vdd，所述pmos管p20源极接电源，栅源短接，从所述pmos管p22和所述nmos管n18漏端相连处引出端口作为该电压比较电路一(6)的输出端6b，所述nmos管n14、n15栅极分别为该电压比较电路一6第一输入端61a、第二输入端62a；

所述电压比较电路二7的第一输入端71a输入参考电压lowvoltage，第二输入端72a连电流电压转换电路5输出端，输出端7b连sr锁存器8的第二输入端82a；

电压比较电路二7由pmos管p23、p24、p25、p26和nmos管n19、n20、n21、n22、n23组成；所述pmos管p23源极接电源vdd，栅漏短接，漏极接所述nmos管n21漏极，所述nmos管n21源极接地，栅极接所述nmos管n22栅极，所述nmos管n22源极接地，栅极接nmos管n23栅极，漏端接所述nmos管n19、n20源极，所述nmos管n23源极接地，漏极接所述pmos管p26漏极，所述pmos管p26源极接电源vdd，栅极接所述nmos管n20和所述pmos管p25的漏端，所述nmos管n20漏极接所述pmos管p25漏端，源极与所述nmos管n19源极互接，所述nmos管n19漏端接所述pmos管p24漏端，所述pmos管p24栅极接所述pmos管p25栅极，栅漏短接，源极接电源vdd，所述pmos管p25源极接电源，从所述pmos管p26和所述nmos管n23漏端相连处引出端口作为该电路模块的输出端7b，所述nmos管n20、n19栅极分别为该电压比较电路二7第一输入端71a、第二输入端72a；

所述sr锁存器8的第一输入端81a、第二输入端82a分别与电压比较电路一6的输出端6b、电压比较电路二7的输出端7b相连，sr锁存器8的第一输出端81b、第二输出端82b分别与电流电压转换电路5第六输入端56a、第五输入端55a相连；

sr锁存器8由pmos管p27、p28、p29、p30和nmos管n24、n25、n26、n27组成；所述pmos管p27源极接电源vdd，栅极为该sr锁存器8的第一输入端81a，漏极接所述pmos管p28漏极，所述pmos管p28漏极接所述nmos管n25漏极并作为该sr锁存器8的第一输出端81b，所述nmos管n25源极接地，栅极接所述pmos管p28栅极，所述nmos管n24源极接地，漏极接所述pmos管p28漏端，栅极接所述pmos管p27栅极，所述pmos管p29源极接电源vdd，栅极接所述nmos管n25漏端和所述nmos管n26栅端，所述pmos管p29漏端接所述pmos管p30源极，所述pmos管p30栅极为该sr锁存器8的第二输入端82a，漏极连所述nmos管n27漏端，所述nmos管n27源极接地，栅极接所述pmos管p30栅端，所述nmos管n26源极接地、漏端接所述pmos管p30漏端，所述pmos管p30与所述nmos管n27漏端引出端口作为该sr锁存器8的第二输出端82b，同时也为本电路输出端output端。

本发明的优点是：本发明提出的可与bdj波长探测器兼容的片上信号处理电路，将光电流转换成一定脉宽和频率的方波输出，且该方波信号脉宽和频率与光电流大小成线性关系，误差小、检测范围宽；本发明实现了从模拟量到数字量的间接转换，输出方波信号可直接输入单片机、微机等控制处理系统，不需要经模数转换单元处理后再输入相应处理器，因此可避免模数转换中因转换精度限制存在的误差。

附图说明

图1是本发明结构的单元框图

图2是本发明设计的原理图

图3是图2的s1部的局部放大图。

图4是图2的s2部的局部放大图。

图5是图2的s3部的局部放大图。

具体实施方式

下面结合附图进一步说明本发明。

光电流提取电路一1中的pmos管p0、p1、p2以及nmos管n0为bdj中的浅二极管d1阳极和pmos管p3提供合适的电压偏置，pmos管p3给浅二极管d1的光电流i1提供电流路径并提取电流；

光电流提取电路二2中的pmos管p4、p5以及nmos管n1为bdj中的浅二极管d1和深二极管d2的阴极提供合适的偏置电压，使得浅二极管d1和深二极管d2工作在反偏状态，p4、p5、n1同时也为nmos管n2提供合适的偏置点，nmos管n2为浅二极管d1和深二极管d2的光电流之和i1+i2提供电流路径并提取电流，pmos管p6、p7、p8、p9构成cascode电流镜结构，实现电流的精确复制和转向；

电流支路选择电路3可实现流过电流i1与i1+i2的选择，由两个传输门和一个反相器组成，在控制信号作用下，在一个传输门导通时，另一路传输门关断，当控制信号ctrl为低电平的时候，由p11和n4组成的传输门导通，由p12和n5组成的传输门关断，该电流支路选择电路只允许电流i1通过，当控制信号ctrl为高电平的时候，由p11和n4组成的传输门关断，由p12和n5组成的传输门导通，该电流支路选择电路只允许电流i1+i2通过；

电流输出放大电路4中的nmos管构成cascode电流镜结构，可实现弱电流的放大，同时也为电流电压转换电路5中的nmos管n10、n11提供合适的电压偏置，可实现放大后电流的精确复制，pmos管根据放大后的电流大小，自适应调整栅极电压，为电流电压转换电路5中的pmos管p15、p16提供合适的电压偏置，以便实现电流的精确复制和转向；

电流电压转换电路5利用电流对电容的充放电实现电流-电压的转换，nmos管n12和pmos管p17构成一个传输门，nmos管n13和pmos管p18构成另一个传输门，在后续电路控制信号作用下，同一时间段只有一个传输门导通，当由nmos管n12和pmos管p17构成的传输门导通时，由nmos管n13和pmos管p18构成的传输门关断，电流从p15、p16流出经该传输门后为电容c0充电，电容电压上升当由nmos管n13和pmos管p18构成的传输门导通时，由nmos管n12和pmos管p17构成的传输门关断，电容放电且电压下降，电流从电容c0流出后经该传输门流向nmos管n10、n11；

电压比较电路一6实现输入电压与参考电压highvoltage的比较，由两级放大电路组成，第一级放大器为带有源电流镜的差动放大器，第二级放大器为以电流源作负载的共源放大器，通过调节pmos管p19的宽长比，为第一、二级放大器提供合适的电流偏置，通过调节mos管参数为该放大电路设置合适的共模电平等电路参数，从而该电路构成一个比较器，当输入电压大于参考电压highvoltage时，该比较器输出高电平，当输入电压小于参考电压highvoltage时，该比较器输出低电平；

电压比较电路二7实现输入电压与参考电压lowvoltage的比较，该电压比较电路由两级放大电路组成，第一级放大器为带有源电流镜的差动放大器，第二级放大器为以电流源作负载的共源放大器，通过调节pmos管p23的宽长比，为第一、二级放大器提供合适的电流偏置，该放大器负向输入端输入电流电压转换电路的输出电压，而正向输入端外接比较电压lowvoltage，通过调节mos管参数为该放大电路设置合适的共模电平等电路参数，从而该电路构成一个比较器，当输入电压大于参考电压lowvoltage时，该比较器输出低电平，当输入电压小于参考电压lowvoltage时，该比较器输出高电平；

sr锁存器8是一个由或非门构成的基本rs锁存器，兼具方波信号输出和对电流电压转换电路5的电压反馈控制，当sr锁存器8的第一输入端81a、第二输入端82a分别检测到高、低电平时，第一输出端81b输出低电平，第二输出端82b输出高电平，当第一输入端81a、第二输入端82a分别检测到低、高电平时，第一输出端81b输出高电平，第二输出端82b输出低电平，当第一输入端81a、第二输入端82a分别检测到低、低电平时，两个输出端状态保持不变，当第一输入端81a、第二输入端82a分别检测到高、高电平时，两个输出端都输出低电平，该锁存器输出端通过电压反馈环路控制电流电压转换电路5中传输门的导通关断，而第二输出端82b即output端则输出经转换后的方波信号。

通过该集成电路可将bdj两个输出端电流转换为成线性关系的方波频率输出，开关切换后两个频率值可送与单片机或微机处理后直接得到与波长相关的电流比值。

本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举，本发明的保护范围不应该视为仅限于实施例所陈述的具体形式，本发明的保护范围也及于本领域技术人员根据本发明构思所能想到的等同技术手段。